[go: up one dir, main page]

TWI742009B - 用於壓縮應變的氮化鎵（ＧａＮ）Ｐ通道的施加應力物 - Google Patents

用於壓縮應變的氮化鎵（ＧａＮ）Ｐ通道的施加應力物 Download PDF

Info

Publication number
TWI742009B
TWI742009B TW105135569A TW105135569A TWI742009B TW I742009 B TWI742009 B TW I742009B TW 105135569 A TW105135569 A TW 105135569A TW 105135569 A TW105135569 A TW 105135569A TW I742009 B TWI742009 B TW I742009B
Authority
TW
Taiwan
Prior art keywords
source
gan
drain
channel region
patent application
Prior art date
Application number
TW105135569A
Other languages
English (en)
Other versions
TW201730975A (zh
Inventor
山薩塔克 達斯古塔
馬可 拉多撒福傑維克
漢威 陳
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201730975A publication Critical patent/TW201730975A/zh
Application granted granted Critical
Publication of TWI742009B publication Critical patent/TWI742009B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

揭示了用於增加III-N的p通道裝置，例如GaN的p通道電晶體，的表現的技術。增加的表現由對GaN的p通道施加壓縮應變得到。由磊晶生長源極/汲極材料在GaN上或中，壓縮應變施加於GaN的p通道。源極/汲極材料具有比GaN所具有的晶格常數大的晶格常數且使p通道於壓縮應變。可使用許多III-N材料系統。

Description

用於壓縮應變的氮化鎵(GaN)P通道的施加應力物
此處所述的實施方式係於半導體技術領域，且特別是用於壓縮應變的氮化鎵(GaN)P通道的施加應力物。
氮化鎵(GaN)材料及它們的III-N類似物顯出作為積體電路材料的前途。因為它們的大帶隙及高移動率，這些材料顯出對於電源管理積體電路(PMIC)、高頻及高功率應用特別有前途。
502‧‧‧GaN基板
504‧‧‧源極及汲極
506‧‧‧閘極
508‧‧‧間隔物
520‧‧‧摻雜連接層
602‧‧‧程序
604‧‧‧程序
605‧‧‧程序
606‧‧‧程序
608‧‧‧程序
610‧‧‧程序
1000‧‧‧電腦裝置
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1A及1B提供圖示結果，顯示設計以決定從單軸壓縮應變造成的輕電洞及重電洞帶效應的模擬研究。
圖2提供簡化的圖以描述二不同的結晶材料之間的晶格常數的差異。
圖3示意地描述應變如何分佈於二不匹配的 結晶材料之間。
圖4提供理論圖，描述於GaN的p通道裝置的實施方式的不同部分中的應變，根據本發明的一實施方式。
圖5為條圖，描述多樣的結晶材料的帶隙。
圖6A至6C提供p通道裝置的三不同的實施方式的截面圖，根據本發明。
圖7提供包含摻雜連接層的p通道裝置的實施方式的截面圖。
圖8為流程圖，描述製作壓縮應變GaN的p通道裝置的方法的一實施方式，根據本發明。
圖9描述以一或更多電晶體結構實施的電腦裝置，根據本發明的範例實施方式。
可理解的，圖式不需要為實際尺寸或有意的限制本發明為特定的所示的組態。例如，雖然一些圖式一般地示出直線、直角及平滑表面，電晶體結構的實際實施例可具有不是完美直線、直角，且一些特徵可具有表面拓墣或為非平滑，因為真實世界的使用的製程設備及技術的限制。簡而言之，提供的圖式僅用以顯示範例結構。
【發明內容及實施方式】
揭示了結構、技術及裝置，其利用改變的III-N(例如，GaN、InN、AlN及其化合物)p通道裝置的特性，其中移動率由揚程III-N材料的重電洞/輕電洞簡併而 提高，且藉由輕電洞谷允許轉移進行。需要邏輯及控制器電路的應用，例如，當高表現時的最佳工作，低洩漏p通道裝置被設置，但雖然GaN的n通道表現非常好，p通道表現相對的差，因為，例如，差的導電率及可縮放性。於一組實施方式，III-N材料中的重電洞/輕電洞簡併由施加壓縮應變於III-N材料而促進。此壓縮應變可被達成，例如，由併入具有大於III-N材料的晶格常數的源極/汲極材料。較大的晶格常數的源極/汲極材料從相對側對p通道施加應力，對p通道施加單軸的壓縮應變。造成的通道中的壓縮應變增進電洞移動率，且因此，增進通道的表現。壓縮應變可增加移動率為大於10倍、大於100倍或大於1000倍，根據一些實施方式。此處所述的p通道III-N裝置可用於半導體中，例如化合物半導體、金屬氧化物半導體(MOS)、RF功率放大器、電晶體及電壓調節器。
整體綜述
氮化鎵(GaN)會用於此處的例子，但應可理解的是其它的III-氮(III-N)族材料，例如氮化鋁(AlN)及氮化銦(InN)可使用相同或相似的構造或程序實現相似的優點。如此處所用的，III-N材料亦包含結晶合金，其將另一者替代為一後過渡金屬(post-transition metal)的片段(特別是週期表的13欄)。這些材料包含，例如，AlxGa(1-x)N，雖然許多的其它適合的III-N化合物參照本說明書會被顯明。於一些實施方式，III-N材 料展現纖鋅礦結晶結構。如之前所說明的，因為它們展現差的表現及高洩漏，GaN的p通道會在高表現應用中有受限的應用，其包含，例如，邏輯及/或控制電路。p通道轉移電洞，與電子相對，且此處的增進的移動率表示增進的電洞的移動率。電洞本質地代表沒有電子，且電洞展現質量。如此處所述的，GaN的p通道的表現由藉由改變於GaN結晶(或其它III-N化合物)的電洞帶的形狀(例如，陡峭化)而增進電洞的移動率而增加。因為導電率與電洞的有效質量呈反比，若在較低能量的電洞帶的斜率可被提升，被移動化的電洞的有效質量降低且在低能階的半導體的導電率可顯著地增進。
根據此處的實施方式，由對於GaN的p通道裝置施加單軸的壓縮應變，已被理論上地決定的是二低能量重電洞帶可改變形狀以有效地降低質量且本質地成為輕電洞帶。當重電洞的有效質量被認定為輕電洞的有效質量的5至10倍，於最低能階偏移至較少質量(較陡峭的)電洞帶表示較大數量的電洞可被移動化，造成在較低能階的較佳表現。於一些例子，由壓縮應變GaN基板的p通道部分，導電率可被提升為大於10倍或大於100倍或更多。應變可於GaN的p通道中被測量，使用方法，例如拉曼散射(Raman scattering)。應變可被測量且報告，作為沿著應變軸的材料的長度的改變的百分比。長度的減少表示材料為壓縮應變，而長度的增加表示材料為伸張應變。除非特別指出，否則在區域中的應變為整個區域的平 均應變。應變可沿著一、二或三個軸被施加。此處所述的一些實施方式利用單軸的應變的效應，雖然雙軸應變亦可被設置，根據其它實施方式。
壓縮應變GaN的p通道裝置的一方法為利用具有大於GaN的p通道材料的本身的晶格常數的源極/汲極(SD)材料。由直接生長源極/汲極材料在GaN上，二材料的結晶結構互動到因為晶格不匹配而各會彼此施加應力的程度。因為晶格不匹配及GaN結晶及SD結晶之間的強的連結，SD材料會對GaN施加擴張力且GaN會對SD材料施加緊縮力。裝置的架構可利用這些力提供永久壓縮應變的GaN的p通道區。在GaN中的壓縮應變的量為由SD材料施加的應力的函數，且可由一些因素控制，包含SD材料的成分及結晶結構、SD材料的晶格常數對於GaN的晶格常數的比、以及源極及汲極的長度對於閘極的長度的比。例如，較長的源極或汲極或較小的p通道長度會造成較大的應變在p通道中。SD材料的晶格常數及GaN的晶格常數不應有使得缺陷發生到顯著降低SD/GaN介面的導電率的程度的差異。藉由二材料之間的晶格常數的變化，一定程度的缺陷是不可避免且是可預期的。GaN的晶格常數(3.189Å(a)及5.185Å(c))小於許多結晶SD候選材料的晶格常數，所以基於晶格常數本身，許多SD材料的選擇是可得的。
除了展現晶格常數為大於GaN的晶格常數，SD材料可具有帶隙，其接近GaN的帶隙，且於一些實施 方式可具有價帶，其延伸到GaN的價帶之下。SD材料可為導電的或半導體的，如情況允許。在可用於作為SD材料的成分之中，為過渡金屬的氧化物及後過渡金屬的氧化物，根據一些實施方式。這些包含，例如，氧化銦錫(ITO)、二氧化鈦(TiO2)、二氧化鉿(HfO2)、二氧化鋯(ZrO2)、氧化錫(SnO2)、氧化銦(In2O3)及這些的混合物。於一些實施方式，使用的SD材料為導電氧化物，例如ITO及TiO2。於許多實施方式，SD材料具有的晶格常數為可量測地大於GaN的晶格常數。例如，SD材料的晶格常數(a)可為大於4.0Å、大於5.0Å、大於6.0Å、大於7.0Å或大於8.0Å。於一些實施方式，其晶格常數為大於10%、大於20%、大於50%、大於100%或大於200%地大於GaN(或其它III-N材料)的晶格常數。SD材料可生長於GaN基板上，使用磊晶技術，其可與微影製程一起使用以產生III-N半導體裝置。
在沉積之前SD材料可被摻雜，在沉積期間(原位地)或在沉積之後(離子植入)以提供想要的極性。在SD材料中，摻雜可為漸變。於一組實施方式中，摻雜的連接材料可被設置於壓縮的GaN的p通道區及SD材料之間，例如，ITO及/或TiO2。SD材料本身可為未摻雜。於特定的實施方式，摻雜的連接材料可幫助連接相對低導電率的SD材料至壓縮應變GaN的p通道區。摻雜的材料可提供載子源，其致能電洞從SD材料移動至摻雜的材料，且之後至p通道，且之後出來，經由在應變的GaN 的p通道區的相對側上的類似結構。於許多例子，摻雜的連接材料選自與未摻雜的GaN磊晶地相容的材料。例如，摻雜的連接材料可具有晶格常數，其與GaN相同，或與GaN的晶格常數有改變，例如，小於20%、小於10%或小於5%。於特定的實施方式，摻雜的連接材料亦與SD材料磊晶地相容。於特定的實施方式，摻雜的連接材料可為p摻雜的GaN，且可被摻雜有，例如，鹼土金屬，例如鎂或過渡金屬，例如鋅。摻雜的連接材料可被摻雜為任意有效的程度，例如，於一些實施方式，從1019cm-3至5×1020cm-3。對於摻雜的連接材料的摻雜物類型及濃度以及摻雜物特性可被客製化為對於給定目標應用或後端使用為想要的。
摻雜的連接材料可磊晶地生長於未摻雜的GaN上且SD材料可之後生長於摻雜的連接材料的層上。此處所述的用於GaN的相同的沉積技術可用於多樣的實施方式。摻雜的連接材料可為連接應變GaN至SD材料的薄層，且可具有平均厚度為，例如，小於或等於20nm、小於或等於10nm或小於或等於5nm。於一些實施方式，摻雜的連接物可作為一或更多其它目的，例如從載子源解耦合誘發SD材料的應變。雖然壓縮應變GaN可被有效地由摻雜的連接材料從SD材料解耦合，造成GaN及SD材料之間的晶格常數的差異的應變仍可藉由摻雜的連接材料被誘發。使用摻雜的連接材料作為GaN及SD材料之間的橋可提供增進的電洞的移動同時可利用相對低導電 率材料以對GaN的p通道區施加應變。
雖然此處提供的多樣的範例實施方式使用GaN的p通道討論，其它III-N的p通道裝置亦可被實施，其中SD材料展現以下兩者：晶格常數為大於III-N的p通道材料的晶格常數，且帶隙接近III-N的p通道材料的帶隙。此外，於一些範例實施方式，SD材料可具有價帶，其延伸至III-N的p通道材料的價帶之下。許多的此種組態及變化參照本說明書會被顯明。
架構及方法
圖1A及1B圖式地顯示纖鋅礦GaN單量子井的子價帶結構。圖1A顯示有沿著kx方向的1.0%單軸的伸張應變的子帶結構，而圖1B顯示有沿著ky方向的1.0%單軸的伸張應變的子帶結構。因為應變在x方向為伸張，且因為在z方向為固定(因為量子井的尺寸)，在y方向的應變必須為壓縮。因此，帶結構在kx方向係對於單軸的伸張應變，且在ky方向係對於單軸的壓縮應變。電流在ky方流過，且在GaN中的應變僅當它與電流的方向共線時展現效應。因此，當單軸的應變為在kx方向(圖1A)，沒有效應，且模擬為與未應變的材料的情況相同。當有壓縮的單軸的應變在ky方向時(圖1B)，增強的移動率效應被實現。因此，二圖的壓縮提供被沿著ky方向施加的1.0%壓縮應變影響相對於未應變(或非沿著ky的應變)系統的改變的準確的描述。
當電洞帶(非電子帶)被檢視，最低能階在圖的頂部。圖1A中的二最低能帶為HH1及HH2，二重電洞，緩和地傾斜，拋物線帶在75及50meV於k=0。於圖1B，二最低能帶在k=0極小，具有陡峭得多的斜率且被認為是輕電洞帶，此處標示為LH1及LH2。這描述1.0%單軸的壓縮應變的施加於電流的方向造成二電洞帶的重塑形，從重(極小斜率)成為輕(陡峭斜率)。在圖1A的功能地未應變的模擬，二最低能帶會為重電洞帶HH1及HH2。當輕電洞具有對於重電洞的有效質量而言顯著較低的有效質量，在相同能階的移動化的電洞的數量，在應變條件(圖1B)下比未應變條件下(圖1A)可大很多。若p通道裝置可使用在此單軸的壓縮應變下的GaN建構，較低的有效質量及降低的散射可提供較佳的移動率及較高的驅動電流，用於進步很多的表現。於此處所述的許多實施方式，III-N材料應變為在ky方向為壓縮的且單軸的。雙軸應變一般不需要，但一些架構可展現至少一些雙軸應變。於其它實施方式，有任意的應變的缺少，壓縮或伸張，於非沿著單一軸的其它任意方向。
在III-N材料中的應變的量可被量化為在沿著應變的軸的原子的線性密度的改變的百分比。壓縮應變造成線性密度的增加，而伸張應變造成減少。例如，1.0%單軸的壓縮應變造成填充沿著應變的軸的固定距離的GaN單元的數量的1%的增加。1.0%單軸的伸張應變造成填充沿著應變的軸的固定距離的GaN單元的數量的1%的減 少。應變可被敘述的其它方法為1.0%單軸的壓縮應變造成在由GaN單元的固定數量占據的線性距離1%的減少。相似地，1.0%單軸的伸張應變造成由GaN單元的固定數量占據的線性距離1%的增加。
於本發明的一個方面，由GaN結晶結構與具有較大晶格常數的結晶結構的不匹配，對GaN的p通道施加應變。較大晶格常數材料可用以形成源極/汲極材料在裝置上。由形成在GaN及具有較大晶格常數的結晶之間的連結，應力可被施加於GaN，其使它為壓縮應變狀態。相對地，應力由GaN施加於較大晶格的結晶，使較大晶格的結晶為伸張應變狀態。當磊晶生長於GaN上時，較大晶格常數材料可具有纖鋅礦結晶結構且可形成與GaN結晶的強連結。在GaN及較大晶格常數材料之間的結晶介面多餘的缺陷會降低可由在GaN上的較大晶格常數材料施加的應力。因此，於一些實施方式，在GaN及較大晶格常數材料之間的介面的缺陷被極小化。
圖2提供示意圖，顯示較大晶格常數的SD材料的結晶結構如何與和其配對的III-N材料(例如，GaN)的晶格常數比較。SD材料中有大於在III-N材料的原子之間的分離，且若一者疊加一圖案於另一者上方，圖案會是不匹配的。
圖3示意地描述在二不匹配的結晶上的假設的應變，當SD結晶被磊晶地生長於上，例如，GaN。SD結晶的較大的晶格結構對GaN結晶施加應力，向外拉伸 原子且使GaN於伸張應變狀態。相對地，SD結晶原子被由GaN向內拉且為壓縮應變。最大應變典型地接近結晶介面，且原子離介面越遠應變越被降低(從圖3的中間向上或向下)。
圖4示意地描述在壓縮應變p通道裝置的不同部分的應變。為了清楚，圖非按比例且為簡化很多。提供與圖6的相似的裝置的實施方式的截面理論的觀點。於此實施方式，TiO2被選擇作為源極/汲極材料。這些結構由填有點的圓圈代表。GaN由空圓圈代表(未應變或於拉伸)或由對角線條紋填充的圓圈(壓縮應變)。含有較淡的條紋的陰影的圓圈為應變較小。包含裝置的p通道部分的GaN大致由點的長方形環繞壓縮應變GaN表示。源極及汲極亦各約大致為點的長方形環繞TiO2結構。
如下說明的，於一組實施方式，GaN基板為首先生長且之後用於源極/汲極材料的凹陷或空腔被從GaN基板乾蝕刻。在蝕刻後且先於TiO2的沉積，GaN被生長且未應變-此時所有GaN會表示為空圓圈。當TiO2磊晶地生長於GaN基板中的凹陷上，因為晶格常數不匹配，應力開始在二材料之間發展。相較於GaN的晶格結構，TiO2具有較大的晶格結構，且於圖4中由在TiO2結構之間的間距比GaN結構之間的間距大表示。當源極/汲極凹陷填入，在凹陷之下的GaN的部分開始為拉伸。同時，TiO2開始變得壓縮應變，因為由較小晶格的GaN提供的應力。在p通道中的GaN，唯，被含有在源極及汲極 之間作為凹陷填充。因為與p通道部分的相關的長度(跨越圖)相較的源極及汲極的相對長的長度，在水平方向的一些壓縮應變被轉移至GaN的p通道部分，造成壓縮應變於此特定的部分。如於此處的其它地方說明的，壓縮應變的大小可被控制，至少部分由，源極及汲極長度對於p通道長度的比。於多樣的實施方式，源極或汲極的長度對p通道部分的長度的比可為大於0.5：1、大於1：1、大於2：1、大於5：1或大於10：1。
此處為了說明的目的，晶格常數值提供於300°K。對於GaN的晶格常數於此溫度為3.189Å(a)及5.185Å(b)。除非另外指出，晶格常數表示敘述材料的(a)晶格常數。SD材料對於III-N材料的晶格常數的比可為大於1.0且於特定的實施方式可為大於或等於1.1、1.2、1.5、2.0、2.5或3.0。於一些實施方式，較大晶格常數的SD材料的(a)晶格常數可為，例如，大於或等於3.2Å、3.5Å、3.8Å、4.0Å、4.5Å、5.0Å、7.0Å、9.0Å或10.0Å。
較大晶格常數材料的結晶結構可為能夠對GaN施加應力的任意結構。於一些實施方式，較大晶格常數材料展現纖鋅礦結晶結構，其匹配III-N結晶的纖鋅礦結構。除了具有適當的晶格常數，SD材料可具有帶隙，其接近匹配GaN的帶隙，或特定的III-N材料被使用。圖5描述一些III-N材料的帶對齊以及用於較大晶格常數的源極/汲極材料的一些候選材料材料。氮化鎵具有3.44eV 的帶隙。於許多實施方式，源極/汲極材料包含材料，其具有帶隙，此帶隙與GaN的帶隙相似，且此材料的價帶的底部低於GaN的價帶的底部。於一些實施方式，源極/汲極材料可具有帶隙，其於3.44+/-0.1eV，3.44+/-0.2eV、3.44+/-0.3eV、3.44+/-0.4eV或3.44+/-0.5eV的範圍中。例如，如圖5所示，TiO2、SnO2及In2O3皆展現約3.5eV的帶隙且具有價帶，其在GaN的價帶之下。於一些實施方式，較大的晶格常數的源極/汲極材料可為導電的且可為，例如，簡併半導體材料。於一些實施方式，源極/汲極材料為過渡或後過渡金屬的氧化物。銦錫氧化物(ITO)展現4.7eV的功函(WF)，其由圖5中標有「ITO」的實線標示。ITO具有接近GaN的帶對齊及大的晶格常數(~10.1Å)且可用以形成源極/汲極特徵，其提供對於對p通道裝置中的GaN施加壓縮應變而言的好的物理及電特性。漸變TiO2提供相似的沿著大晶格常數的帶對齊且亦可用以形成適當的源極及汲極特徵。P型帶工程可用以橋接ITO及TiO2之間的能障。ITO及漸變TiO2的混合亦可用以匹配p通道材料的帶隙。
圖6A至6C提供截面圖，其為有造成壓縮應變在通道中以增進移動率的GaN的p通道裝置，且因此增進裝置的表現。壓縮應變由源極/汲極施加，其包含ITO/漸變TiO2。ITO/漸變TiO2可因其晶格常數及帶寬對齊而被選擇。注意，帶寬對齊可被由所屬技術領域中具有通常知識者進行帶工程而更完善地匹配GaN。圖6A顯示 其上已生長有ITO/漸變TiO2的源極及汲極504的GaN基板502。源極及汲極504的較大晶格常數幫助施加應力於GaN至1.0%壓縮應變，為了誘發圖1所示的電洞帶斜率的改變。向內指的二箭頭彼此表示通道部分受到的1.0%壓縮應變。注意，不是所有GaN基板在相同應變條件且GaN基板502的一些部分可為零應變(當生長時)或伸張應變條件。閘極506可為所屬技術領域中具有通常知識者可知的傳統閘極堆疊，例如AlO2或HfO2金屬閘極。間隔物508為所屬技術領域中具有通常知識者可知的，且可包含，例如，氮化矽。
圖6B及6C顯示與圖6C相同的結構，除了與源極/汲極相關的GaN的p通道的長度被改變。於圖6B，GaN的p通道的長度被減少，如在源極及汲極504之間的較短距離所示。這表示由源極及汲極504施加的張力在GaN的較短長度的上運作，且工作在基板的較小長度上的等效力會造成在長度上的較大的壓縮應變。例如，假設若圖6A的p通道裝置在1.0%壓縮應變，則圖6B的壓縮應變可為在1.5%壓縮應變。因此，於至少一些實施方式，對p通道裝置施加的應變可被改變，由調整與在源極及汲極之間的GaN的部分的長度相較的源極/汲極的相對尺寸。圖6C描述結構，顯示相對的效應，當在源極及汲極之間的長度被延展。於此情況，受到由源極/汲極施加的力的GaN的長度更大，且因此對於每單位長度的GaN施加的壓縮小於圖6A中所示的。假設地，位於圖6C的p 通道裝置的源極/汲極之間的GaN部分可實現0.5%壓縮應變。
圖7提供與圖6A至6C相似的實施方式的截面圖，除了其包含摻雜連接層520。摻雜連接層520可為導電材料，其允許因為GaN及源極及汲極504之間的晶格不匹配而誘發GaN基板502中的應變。於實施方式中顯示(未按比例)，摻雜連接層520為Mg摻雜的GaN。Mg摻雜的GaN可被沉積於GaN的p通道區的壁上，其可為應變的或非應變的，當摻雜連接層520被沉積時。於一些例子，在p通道區被應變前，Mg摻雜的GaN被沉積。例如，Mg摻雜的材料可被生長於GaN上至約5nm的厚度。SD材料仍可對未摻雜的GaN施加應力，使得它壓縮應變，如於圖6A至6C的實施方式中的。於一些實施方式，在沉積SD材料之前，摻雜的連接材料的部分可被蝕刻掉。
生產的方法
裝載壓縮應變GaN(及其它III-N材料)的p通道的裝置可使用於圖7的流程圖中所述的技術生產。顯示的程序可以由與所示的不同次序作到，且特定的程序於一些實施方式可為選擇性的。額外的程序可被添加。
於程序602中，GaN基板使用如鹵化物氣相磊晶(HVPE)或化學相沉積(CVD)的技術形成。於程序604，GaN的較上表面之後於p通道的區域中被遮罩， 且源極及汲極區使用如反應離子蝕刻(RIE)的技術乾蝕刻。遮罩層可使用典型的硬遮罩材料形成，例如二氧化矽、氮化矽、及/或其它傳統介電質材料。於程序605，選擇性的摻雜連接層可被施加於GaN基板，或其一部分。摻雜連接層可被沉積於GaN的p通道區的實質垂直的側上(如圖7中所示)，使用例如HVPE或CVD的方法。在沉積後，摻雜連接層的部分，例如在水平GaN表面上，可被移除，如由蝕刻。
於程序606中，源極及汲極空腔由磊晶生長源極/汲極材料填充，如ITO、TiO2或其組合。這些材料可使用以下生長，例如，化學氣相沉積(CVD)、電子束蒸發、或磁控濺射。於一些實施方式，源極/汲極材料會被沉積於摻雜連接層上。於其它實施方式，源極/汲極材料直接被沉積於未摻雜GaN上或未摻雜GaN的區域及摻雜連接層區的兩者上。在程序608中，當源極/汲極材料被生長，晶格不匹配造成應力，其壓縮地應變在p通道區中的GaN。與p通道區相關的源極及汲極的長度可被調整為施加對於特定的源極/汲極材料的想要的單軸的應變。於程序610，閘極堆疊及間隔物形成於p通道上以完成p通道裝置。在完成後，p通道維持於它的應變狀態。於多數的實施方式，小的或沒有應變被轉移至閘極堆疊或間隔物。
範例系統
圖8描述根據本發明的一實施方式的組態的 電腦裝置1000。如可見，電腦裝置1000裝載主機板1002。主機板1002可包含一定數量的組件，包含但不限於處理器1004及至少一通訊晶片1006，其各可與主機板1002實體且電耦合，或整合於其中。如可理解的，主機板1002可為，例如任意印刷電路板，不論主板、設置於主板的子板或僅係電腦裝置1000的板等。依其應用，電腦裝置1000可包含可能有或可能沒有與主機板1002實體及電耦接的一或更多其它組件。這些其它組件，可包含但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位訊號處理、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、喇叭、相機及大量儲存裝置(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。包含於電腦裝置1000中的任意組件可包含此敘述的一或更多電晶體結構。於一些實施方式，多功能可被整合至一或更多晶片中(例如，注意，通訊晶片1006可為處理器1004的部分或整合於處理器1004中)。
通訊晶片1006致能用於從且至電腦裝置1000的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於敘述電路、裝置、系統、方法、技術、通訊頻道等，經由非固態介質，可藉由調整的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一 些實施方式中它們可能沒有線。通訊晶片1006可實現任意許多的無線標準或協定，包含但不限於Wi-Fi(IEEE802.11家族)、WiMAX(IEEE802.16家族)、IEEE802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽(Bluetooth)、其衍生物，以及任何指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置1000可包含複數通訊晶片1006。例如，第一通訊晶片1006可用於較短範圍的無線通訊，例如Wi-Fi及Bluetooth，且第二通訊晶片1006可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置1000的處理器1004包含封裝於處理器1004中的積體電路晶粒。於本發明的一些實施方式，處理器的積體電路晶粒包含板上非揮發記憶體或快取，及/或其為通訊地耦合至外接晶片記憶體，其以如於此敘述的一或更多電晶體結構實現。單詞「處理器」可表示，例如，從暫存器及/或記憶體處理電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任意裝置的裝置或裝置的部分。
通訊晶片1006亦可包含積體電路晶粒，封裝在通訊晶片1006中。根據本發明的一些此種範例實施方式，通訊晶片的積體電路晶粒包含以如於此敘述的一或更多電晶體結構實現的一或更多裝置。如根據本說明書可理 解的，注意，多標準無線能力可被直接整合進入處理器1004(例如，任意的通訊晶片1006的功能整合至處理器1004，而不是具有分別的通訊晶片)。此外，注意處理器1004可為具有此種無線能力的晶片組。簡而言之，任意數量的處理器1004及/或通訊晶片1006可被使用。同樣地，任意一晶片或晶片組可具有複數功能整合於其中。
於多樣的實施方式中，電腦裝置1000可為膝上電腦、小筆電、筆記型電腦、智慧手機、平板電腦、個人數位助理(PDA)、超極移動電腦、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於其它實施例，電腦裝置1000可為處理資料或設有電晶體的任意其它電子裝置。
更多範例實施方式
以下的例子關於更多實施方式，其中許多的排列及組態會被顯明。
例子1為一種電晶體裝置，該裝置包含：基板，包含具有第一晶格常數的III-氮材料，該基板包含p通道區；及源極及汲極區，在該基板上且相鄰於該通道區，該源極及汲極區包含具有第二晶格常數的源極/汲極材料，其中該第二晶格常數大於該第一晶格常數。
例子2包含例子1的標的，其中該III-氮材料選自GaN、AlN、InN及其合金的至少之一。
例子3包含例子1及2的標的，其中該源極/汲極材料展現在3.0至4.0eV之間的帶隙。
例子4包含任意上述例子的標的，其中該源極/汲極材料展現在3.3至3.7eV之間的帶隙。
例子5包含任意上述例子的標的，其中該源極/汲極材料為導電的。
例子6包含任意上述例子的標的，其中該源極/汲極材料選自ITO、TiO2或其組合。
例子7包含任意上述例子的標的，其中該p通道區為壓縮應變。
例子8包含例子7的標的，其中該壓縮應變為單軸的。
例子9包含任意的例子7及8的標的，其中該應變在0.5至1.5%之間。
例子10包含任意上述例子的標的，其中該基板的至少一部分為未應變的。
例子11包含任意上述例子的標的，其中該III-氮材料為GaN。
例子12包含任意上述例子的標的，其中該p通道區包含GaN且該源極/汲極材料選自ITO、TiO2或其組合。
例子13包含任意上述例子的標的，更包含摻雜連接層在該III-氮材料的該p通道區及該源極及汲極區之間。
例子14包含例子13的標的，其中該摻雜連接層包含該III-氮材料加上摻雜物。
例子15包含例子14的標的，其中該摻雜材料為以Mg或Zn摻雜的GaN。
例子16為一種電子裝置，該裝置包含：印刷電路板，具有一或更多積體電路，其中該一或更多積體電路的至少一者包含如前述例子所述的一或更多裝置。
例子17為一種電晶體裝置，該裝置包含：基板，具有p通道區，該基板包含選自III-氮的材料；閘極電極，在該p通道區之上；及源極及汲極區，在該基板中且相鄰於該p通道區，該源極及汲極區各展現的晶格常數為大於該III-氮材料的晶格常數。
例子18包含例子17的標的，其中該III-氮材料選自AlN、GaN、InN或其混合物。
例子19包含例子17或18的標的，其中該p通道區為壓縮應變。
例子20包含任意的例子17至20的標的，其中該源極及汲極區包含源極/汲極材料，該源極/汲極材料具有的帶隙與基板材料的帶隙差異在+/-0.5eV之間。
例子21包含任意的例子17至20的標的，其中該p通道區包含GaN且該源極/汲極材料選自ITO、TiO2或其組合。
例子22包含任意的例子17至21的標的，其中該III-N材料及該源極/汲極材料各展現纖鋅礦結晶結 構。
例子23包含任意的例子17至22的標的，其中該p通道區具有長度，該源極區具有長度且該汲極區具有長度，且該源極區的該長度加上該汲極區的該長度對於該p通道區的該長度的比大於或等於0.5、1、2、3、5或10。
例子24包含任意的例子17至23的標的，其中該基板包含未應變的區域。
例子25包含任意的例子17至24的標的，其中該基板的部分為雙軸應變的。
例子26包含任意的例子17至25的標的，其中該源極或汲極區的之一的至少一部分為壓縮或伸張應變。
例子27包含任意的例子17至26的標的，其中該p通道應變為大於0.2%、大於0.5%、大於1.0%、大於1.5%或大於2.0%。
例子28包含任意的例子17至27的標的，更包含摻雜連接層在該III-氮材料的該p通道區及該源極及汲極區之間。
例子29包含例子28的標的，其中該摻雜連接層包含該III-氮材料加上摻雜物。
例子30包含例子29的標的，其中該摻雜材料為以Mg或Zn摻雜的GaN。
例子31為一種形成電晶體裝置的方法，該方 法包含：形成至少二空腔在基板材料中，該基板材料包含AlN、GaN、InN及其合金的至少之一；由生長結晶材料在該空腔中，形成源極及汲極在該空腔中，該源極及汲極定義p通道區在該基板中，且該結晶材料具有的晶格常數為大於該基板材料的晶格常數；及降低在該p通道區中的有效電洞質量。
例子32包含例子31的程序，其中該空腔使用乾蝕刻製程形成。
例子33包含例子31或32的程序，該結晶材料藉由磊晶生長形成。
例子34包含任意的例子31至33的程序，其中對該p通道區施加單軸的應變，造成該p通道區在電流方向的壓縮。
例子35包含任意的例子31至34的程序，更包含在該p通道區已被應變後，形成閘極及間隔物在該p通道區上。
例子36包含任意的例子31至35的程序，其中藉由該結晶材料及該基板材料之間的晶格常數的不匹配對該p通道區施加單軸的應變包含形成源極及汲極區在通道區的各別的側上。
例子37包含任意的例子31至36的程序，其中該p通道區包含GaN且該源極/汲極材料選自ITO、TiO2或其組合。
例子38包含任意的例子31至37的程序，其 中該p通道區包含GaN且該基板材料選自ITO、TiO2或其組合。
例子39包含任意的例子31至38的程序，更包含形成摻雜連接層在該p通道區及該源極及汲極區之間。
例子40包含任意的例子31至39的程序，包含對該p通道區施加單軸的應變。
例子41為一種電晶體裝置，該裝置包含：基板，具有p通道區，該基板包含選自III-氮的材料；閘極電極，在該p通道區之上；及源極及汲極區，在該基板中且相鄰於該p通道區，該p通道區壓縮應變至少0.1%。
例子42包含例子41的標的，其中該III-氮材料選自AlN、GaN、InN或其混合物。
例子43包含例子41或42的標的，其中該p通道區壓縮應變至少0.5%。
例子44包含任意的例子41至43的標的，其中該源極及汲極區包含源極/汲極材料，該源極/汲極材料具有的晶格常數為大於該基板材料的晶格常數，且該源極/汲極材料具有的帶隙與該基板材料的帶隙差異在+/-0.5eV之間。
例子45包含任意的例子41至44的標的，其中該p通道區包含GaN且該源極/汲極材料選自ITO、TiO2或其組合。
例子46包含任意的例子41至45的標的，其 中該III-N材料及該源極/汲極材料各展現纖鋅礦結晶結構。
例子47包含任意的例子41至46的標的，其中該p通道區具有長度，該源極區具有長度且該汲極區具有長度，且該源極區的該長度加上該汲極區的該長度對於該p通道區的該長度的比大於或等於0.5、1、2、3、5或10。
例子48包含任意的例子41至47的標的，其中該基板包含未應變的區域。
例子49包含任意的例子41至48的標的，其中該基板的部分為雙軸應變的。
例子50包含任意的例子41至49的標的，其中該源極或汲極區的之一的至少一部分為壓縮或伸張應變。
例子51包含任意的例子41至50的標的，其中該p通道應變為大於0.1%、大於0.2%、大於0.5%、大於1.0%、大於1.5%或大於2.0%。
例子52包含任意的例子41至51的標的，更包含摻雜連接層在該III-氮材料的該p通道區及該源極及汲極區之間。
例子54包含例子52的標的，其中該摻雜連接層包含該III-氮材料加上摻雜物。
例子55包含例子53的標的，其中該摻雜材料為以Mg或Zn摻雜的GaN。
根據本說明書及此處所述的特徵，許多實施方式會被顯明，且此處所述的特徵可結合於任意數量的組態中。
前述的本發明的範例實施方式的說明已為了說明及敘述的目的表示。無意窮盡或限制發明的揭示為所揭示的精確形式。根據本說明書的許多修改及變化是可能的。有意的是，本發明的範圍不限於此詳細的說明，而是，由所附於此的申請專利範圍所限制。
502‧‧‧GaN基板
504‧‧‧源極及汲極
506‧‧‧閘極
508‧‧‧間隔物

Claims (23)

  1. 一種電晶體裝置，包含：基板，包含具有第一晶格常數的III-氮材料，該基板包含p通道區；源極及汲極區，在該基板上且相鄰於該p通道區，該源極及汲極區之間的區域作為該p通道區，該源極及汲極區包含具有第二晶格常數的源極/汲極材料，其中該第二晶格常數大於該第一晶格常數；及摻雜連接層，在該p通道區及該源極及汲極區之間。
  2. 如申請專利範圍第1項的裝置，其中該III-氮材料選自GaN、AlN、InN及其合金的至少之一。
  3. 如申請專利範圍第1項的裝置，其中該源極/汲極材料展現在3.0至4.0eV之間的帶隙。
  4. 如申請專利範圍第1項的裝置，其中該源極/汲極材料展現在3.3至3.7eV之間的帶隙。
  5. 如申請專利範圍第1項的裝置，其中該源極/汲極材料為導電的。
  6. 如申請專利範圍第1項的裝置，其中該源極/汲極材料選自ITO、TiO2或其組合。
  7. 如申請專利範圍第1項的裝置，其中該p通道區為壓縮應變。
  8. 如申請專利範圍第7項的裝置，其中該壓縮應變為單軸的。
  9. 如申請專利範圍第7項的裝置，其中該應變在0.5 至1.5%之間。
  10. 如申請專利範圍第3至9項中之任一項的裝置，其中該III-氮材料為GaN。
  11. 如申請專利範圍第1至9項中之任一項的裝置，其中該p通道區包含GaN且該源極/汲極材料選自ITO、TiO2或其組合。
  12. 一種電子裝置，包含：印刷電路板，具有一或更多積體電路，其中該一或更多積體電路的至少一者包含如申請專利範圍第1至9項中之任一項所述的一或更多裝置。
  13. 一種電晶體裝置，包含：基板，具有p通道區，該基板包含III-氮材料；閘極電極，在該p通道區之上；源極及汲極區，在該基板中且相鄰於該p通道區，該源極及汲極區之間的區域作為該p通道區，該源極及汲極區各展現晶格常數為大於該III-氮材料的晶格常數；及摻雜連接層，在該III-氮材料的該p通道區及該源極及汲極區之間。
  14. 如申請專利範圍第13項的裝置，其中該III-氮材料選自AlN、GaN、InN或其混合物。
  15. 如申請專利範圍第13項的裝置，其中該p通道區為壓縮應變。
  16. 如申請專利範圍第13項的裝置，其中該源極及汲極區包含源極/汲極材料，該源極/汲極材料具有的帶隙與 基板材料的帶隙差異在+/-0.5eV之間。
  17. 如申請專利範圍第13至16項中之任一項的裝置，其中該p通道區包含GaN且該源極/汲極材料選自ITO、TiO2或其組合。
  18. 如申請專利範圍第13至16項中之任一項的裝置，其中該III-N材料及該源極/汲極材料各展現纖鋅礦結晶結構。
  19. 如申請專利範圍第13至16項中之任一項的裝置，其中該p通道區具有長度，該源極區具有長度且該汲極區具有長度，且該源極區的該長度加上該汲極區的該長度對於該p通道區的該長度的比大於或等於1。
  20. 如申請專利範圍第13至16項中之任一項的裝置，其中該基板包含未應變的區域。
  21. 如申請專利範圍第13至16項中之任一項的裝置，其中該基板的部分為雙軸應變的。
  22. 一種形成電晶體裝置的方法，該方法包含：形成至少二空腔在基板材料中，該基板材料包含AlN、GaN、InN及其合金的至少之一；由生長結晶材料在該空腔中，形成源極及汲極在該空腔中，該源極及汲極之間的區域作為p通道區而定義在該基板中，且該結晶材料具有的晶格常數為大於該基板材料的晶格常數；形成摻雜連接層於該p通道區及該源極及汲極之間；及 降低在該p通道區中的有效電洞質量。
  23. 如申請專利範圍第22項的方法，更包含對該p通道區施加單軸的應變。
TW105135569A 2015-12-09 2016-11-02 用於壓縮應變的氮化鎵（ＧａＮ）Ｐ通道的施加應力物 TWI742009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/64742 2015-12-09
PCT/US2015/064742 WO2017099752A1 (en) 2015-12-09 2015-12-09 Stressors for compressively strained gan p-channel

Publications (2)

Publication Number Publication Date
TW201730975A TW201730975A (zh) 2017-09-01
TWI742009B true TWI742009B (zh) 2021-10-11

Family

ID=59012952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135569A TWI742009B (zh) 2015-12-09 2016-11-02 用於壓縮應變的氮化鎵（ＧａＮ）Ｐ通道的施加應力物

Country Status (3)

Country Link
US (1) US10586866B2 (zh)
TW (1) TWI742009B (zh)
WO (1) WO2017099752A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017099752A1 (en) 2015-12-09 2017-06-15 Intel Corporation Stressors for compressively strained gan p-channel
WO2020149922A2 (en) * 2018-11-07 2020-07-23 The Regents Of The University Of California Iii-n based material structures, methods, devices and circuit modules based on strain management
KR102669149B1 (ko) * 2019-01-10 2024-05-24 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010175A1 (en) * 2002-07-11 2004-01-15 Randolph Bruce B. Catalyst and process for contacting a hydrocarbon and ethylene
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20080283906A1 (en) * 2007-05-14 2008-11-20 Bohr Mark T Semiconductor device having tipless epitaxial source/drain regions
US20150243784A1 (en) * 2014-02-21 2015-08-27 Stmicroelectronics, Inc. Method to form strained channel in thin box soi structures by elastic strain relaxation of the substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4515305B2 (ja) 2005-03-29 2010-07-28 富士通セミコンダクター株式会社 ｐチャネルＭＯＳトランジスタおよびその製造方法、半導体集積回路装置の製造方法
KR101005383B1 (ko) 2006-02-08 2010-12-30 후지쯔 세미컨덕터 가부시키가이샤 ｐ채널 ＭＯＳ 트랜지스터 및 반도체 집적 회로 장치
US7538002B2 (en) 2006-02-24 2009-05-26 Freescale Semiconductor, Inc. Semiconductor process integrating source/drain stressors and interlevel dielectric layer stressors
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8835266B2 (en) * 2011-04-13 2014-09-16 International Business Machines Corporation Method and structure for compound semiconductor contact
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
US20130313655A1 (en) 2012-05-23 2013-11-28 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and a method for manufacturing the same
EP3285302B1 (en) * 2013-02-15 2019-09-11 AZUR SPACE Solar Power GmbH Layer structure for a group-iii-nitride normally-off transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
WO2017099752A1 (en) 2015-12-09 2017-06-15 Intel Corporation Stressors for compressively strained gan p-channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040010175A1 (en) * 2002-07-11 2004-01-15 Randolph Bruce B. Catalyst and process for contacting a hydrocarbon and ethylene
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20080283906A1 (en) * 2007-05-14 2008-11-20 Bohr Mark T Semiconductor device having tipless epitaxial source/drain regions
US20150243784A1 (en) * 2014-02-21 2015-08-27 Stmicroelectronics, Inc. Method to form strained channel in thin box soi structures by elastic strain relaxation of the substrate

Also Published As

Publication number Publication date
WO2017099752A1 (en) 2017-06-15
US20180331222A1 (en) 2018-11-15
US10586866B2 (en) 2020-03-10
TW201730975A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US11676965B2 (en) Strained tunable nanowire structures and process
US10748993B2 (en) Strain compensation in transistors
TWI559551B (zh) 用於半導體裝置之限制的磊晶區域和製造具有限制的磊晶區域之半導體裝置的方法
TWI467667B (zh) 非平面閘極環繞元件及其製作方法
CN109314135B (zh) 用于GaN E模式晶体管性能的栅极堆叠体设计
TWI590337B (zh) 由增加有效閘極長度而增進閘極對電晶體通道的控制的技術
EP3985740A2 (en) Transistors including two-dimensional materials
KR102145262B1 (ko) 반도체 디바이스를 위한 듀얼 스트레인된 클래딩층
US20230099814A1 (en) Heterostructure material contacts for 2d transistors
TW201709423A (zh) 更換通道蝕刻以求高品質介面
TW201526163A (zh) 用於嵌入式記憶體及邏輯技術之垂直電晶體裝置
US12396217B2 (en) Encapsulation for transition metal dichalcogenide nanosheet transistor and methods of fabrication
TWI713634B (zh) 包含拉伸應變鍺通道的電晶體
TWI733812B (zh) 用於高頻三族氮化物電晶體之遞變通道
TWI742009B (zh) 用於壓縮應變的氮化鎵（ＧａＮ）Ｐ通道的施加應力物
US20230197818A1 (en) Formation of cavity spacer and source-drain epitaxial growth for scaling of gate-all-around transistors
TWI784035B (zh) 用於應變電晶體的磊晶氧化物插塞及形成積體電路結構的方法
US12324204B2 (en) Transistors including two-dimensional materials
US11777022B2 (en) Transistors including first and second semiconductor materials between source and drain regions and methods of manufacturing the same
US20230420511A1 (en) Stacked single crystal transition-metal dichalcogenide using seeded growth
US20230420510A1 (en) Self-assembled monolayer on a dielectric for transition metal dichalcogenide growth for stacked 2d channels
US20250006738A1 (en) Stacked transistor structures with different ribbon materials
US20250311337A1 (en) Dopant engineering to suppress epitaxial misshapenness in n-type epitaxial source-drain transistors
DE102023129321A1 (de) Fertigung von transistoren auf nanobandbasis unter verwendung einer strukturierten grundlage
TW201635545A (zh) 於非平面半導體裝置的子鰭部中使用的ｉｉｉ－ｖ半導體合金及其形成方法