TWI698971B

TWI698971B - 封裝結構

Info

Publication number: TWI698971B
Application number: TW106116527A
Authority: TW
Inventors: 曾子章; 王金勝; 譚瑞敏
Original assignee: 欣興電子股份有限公司
Priority date: 2017-05-18
Filing date: 2017-05-18
Publication date: 2020-07-11
Also published as: TW201901892A

Abstract

一種封裝結構，包括一金屬基板、一核心結構層及一封裝元件。核心結構層配置於金屬基板上，且具有一開口以及一圖案化導電層。封裝元件配置於金屬基板上，且位於核心結構層的開口中。封裝元件包括多個外引腳，而外引腳與核心結構層的圖案化導電層電性連接。每一外引腳的一外表面切齊於圖案化導電層的一上表面。

Description

封裝結構

本發明是有關於一種封裝結構，且特別是有關於一種可內埋封裝元件的封裝結構。

當考慮電子裝置或封裝結構的整體厚度時，則需要探討內埋元件的構裝方式。藉由元件的內埋化，可使封裝體積大幅度縮小，能放入更多高功能性元件，以增加基板表面之佈局面積，以達到電子產品薄型化之目的。一般而言，在習知使用內埋式元件的封裝技術中，需先在基板上形成一容置槽，以將元件配置於基板的容置槽內。之後，再進行填充絕緣膠體的步驟，以使元件內埋於基板中。然而，內埋元件往往會面臨到散熱不佳的問題，進而影響電子裝置或封裝結構整體的散熱性能。

本發明提供一種封裝結構，其可內埋封裝元件，具有縮減封裝高度的功效。

本發明的一種封裝結構，包括一金屬基板、一核心結構層及一封裝元件。核心結構層配置於金屬基板上，且具有一開口以及一圖案化導電層，封裝元件配置於金屬基板上，且位於核心結構層的開口中。其中封裝元件包括多個外引腳，而外引腳與核心結構層的圖案化導電層電性連接，且每一外引腳的一外表面切齊於圖案化導電層的一上表面。

在本發明的一實施例中，上述的金屬基板具有一配置表面與一凹槽，核心結構層配置於配置表面上，而封裝元件配置於凹槽內，且配置表面與凹槽的一底面具有一高度差。

在本發明的一實施例中，上述的凹槽的底面為一粗糙表面。

在本發明的一實施例中，上述的金屬基板具有一配置表面，而核心結構層與封裝元件配置於配置表面上。

在本發明的一實施例中，上述的核心結構層包括一介電層，介電層位於圖案化導電層與金屬基板之間。

在本發明的一實施例中，上述的封裝元件更包括一晶片、一封裝膠體。晶片具有多個接墊。封裝膠體包覆晶片且暴露出每一接墊的一表面，其中外引腳配置於封裝膠體上且分別連接至每一接墊的表面。

在本發明的一實施例中，上述的封裝元件更包括一晶片座、一晶片、一封裝膠體以及多條導線。晶片配置於晶片座上。封裝膠體包覆晶片及晶片座，其中外引腳配置於封裝膠體上，且導線電性連接於晶片與些外引腳之間。

在本發明的一實施例中，上述的外引腳透過多條導線與核心結構層的圖案化導電層電性連接。

在本發明的一實施例中，上述的外引腳結構性且電性連接至核心結構層的圖案化導電層。

在本發明的一實施例中，上述的封裝結構更包括一絕緣層，填充於封裝元件與核心結構層的開口之間。

在本發明的一實施例中，上述的封裝結構更包括一黏著層，配置於核心結構層與金屬基板之間。

在本發明的一實施例中，上述的封裝結構更包括一導熱膠層，配置於封裝元件與金屬基板之間。

在本發明的一實施例中，上述的封裝結構更包括一表面處理層，配置於圖案化導電層的上表面上與每一外引腳的外表面上。

在本發明的一實施例中，上述的封裝結構更包括一防焊層，配置於核心結構層，且至少覆蓋圖案化導電層與封裝元件的外引腳。

在本發明的一實施例中，上述的封裝結構更包括一電子元件及多個導電通孔。電子元件配置於防焊層上。導電通孔貫穿防焊層且暴露部分圖案化導電層，其中電子元件通過多個導電通孔而電性連接圖案化導電層。

在本發明的一實施例中，上述的封裝結構更包括一防焊層以及一表面處理層。防焊層配置於核心結構層，且覆蓋圖案化導電層，其中防焊層暴露出圖案化導電層的部分上表面。表面處理層，配置於防焊層所暴露出的圖案化導電層的上表面上與每一外引腳的外表面上。

基於上述，在本發明的封裝結構的配置中，封裝元件是配置在金屬基板上且位於核心結構層的開口中。如此一來，封裝元件是內埋入核心結構層中，且封裝元件的外引腳與核心結構層的圖案化導電層呈共平面，藉此可降低封裝結構的整體封裝高度。此外，封裝元件是配置於金屬基板上，可藉由金屬基板的導熱性質來提升封裝元件的散熱效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示為本發明的一實施例的一種封裝結構的剖面示意圖。請參考圖1，本實施例的封裝結構100A，其包括一金屬基板110、一核心結構層120及一封裝元件130。核心結構層120配置於金屬基板110上，且具有一開口122以及一圖案化導電層124。封裝元件130配置於金屬基板110上且位於核心結構層110的開口122中。封裝元件130包括多個外引腳132，且每一外引腳132電性連接至核心結構層120的圖案化導電層124。特別是，每一外引腳132的一外表面S1切齊於圖案化導電層124的一上表面S2。

詳細而言，本實施例的金屬基板110具有一配置表面112，且核心結構層120與封裝元件130分別配置於配置表面112上。封裝元件130與核心結構層120之間具有一空氣間隙G，意即封裝元件130不接觸核心結構層120的開口122的內壁。核心結構層120更包括一介電層126，其中介電層126位於圖案化導電層124與金屬基板110之間。封裝元件130更包括一晶片134、一封裝膠體136，其中晶片134具有多個接墊1342，而封裝膠體136包覆晶片134且暴露出每一接墊1342的一表面S3。每一外引腳132配置於封裝膠體136上，且分別結構性且電性連接至每一接墊1342的表面S3，以使晶片134可透過外引腳132而電性連接至核心結構層120的圖案化導電層124。如圖1所示，本實施例的封裝元件130具體化為覆晶型態的封裝元件，且封裝元件130的外引腳132是結構性且電性連接至核心結構層120的圖案化導電層124。

請再參考圖1，為了進一步固定封裝元件130的位置，本實施例的封裝結構100A可包括一絕緣層140，其中絕緣層140填充於封裝元件130與核心結構層120的開口122之間的空氣間隙G內，以將封裝元件130定位於開口122中。再者，本實施例的封裝結構100A可更包括一黏著層150，其中黏著層150配置於核心結構層120與金屬基板110之間，而核心結構層120透過黏著層150而黏著且固定於金屬基板110上。此外，為了增加封裝元件130的散熱效果，本實施例的封裝結構100A亦更包括一導熱膠層160，其中導熱膠層160配置於封裝元件130與金屬基板110之間，而封裝元件130可透過導熱膠層160而黏著且固定於金屬基板110上，且封裝元件130可依序透過導熱膠層160與金屬基板110而將所產生的熱快速地傳遞至外界。

簡言之，在本實施例封裝結構100A的配置中，封裝元件130是配置在金屬基板110上且位於核心結構層120的開口122中。如此一來，封裝元件130是內埋入核心結構層120中，且封裝元件130的外引腳132與核心結構層120的圖案化導電層124呈共平面，藉此可降低封裝結構100A的整體封裝高度。此外，封裝元件130是配置於金屬基板110上，可藉由金屬基板110的導熱性質來提升封裝元件130的散熱效率。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖2，本實施例的封裝結構100B與圖1的封裝結構100A相似，兩者的差異在於：本實施例的封裝元件230具體化為打線型態的封裝元件。詳細來說，本實施例的封裝元件230包括一晶片座231、外引腳232、一晶片234、一封裝膠體236以及多條導線238。晶片234配置於晶片座231上，而導線238電性連接於晶片234與外引腳232之間，且封裝膠體236包覆晶片234、晶片座231與導線238且填充於外引腳232之間。外引腳232配置於封裝膠體236上，且每一外引腳232的一外表面S1’切齊於圖案化導電層124的上表面S2。

圖3繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖3，本實施例的封裝結構100C與圖1的封裝結構100A相似，兩者的差異在於：本實施例的金屬基板110c更具有一凹槽114c，其中封裝元件130配置於凹槽114c內，且配置表面112與凹槽114c的一底面115c具有一高度差H。詳細而言，金屬基板110c的凹槽114c可用於容納厚度較大的封裝元件130，使封裝元件130可被內埋於核心結構層120的開口122中，而達到外引腳132的外表面S1切齊於圖案化導電層124的上表面S2，以降低整體封裝高度的目的。

圖4繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖3與圖4，本實施例的封裝結構100D與圖3的封裝結構100C相似，兩者的差異在於：本實施例的金屬基板110d的凹槽114d的底面115d具體化為一粗糙表面，其中粗糙表面形例如是矩形鋸齒狀結構，但本發明並不依此為限。本實施例的金屬基板110d的凹槽114d的底面115d可增加絕緣層140與導熱膠層160與金屬基板110d之間接觸面積，以增加與金屬基板110d之間的結合力，藉此可提升絕緣層140、導熱膠層160與金屬基板110d之間的結合強度。

圖5繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖5，本實施例的封裝結構100E與圖1的封裝結構100A相似，兩者的差異在於：本實施例的封裝結構100E更包括一表面處理層170，配置於圖案化導電層124的上表面S2上與外引腳132的外表面S1上，其中表面處理層170例如是鎳層、金層、銀層、鎳鈀金層或其他適當的金屬或合金，用以防止圖案化導電層124與外引腳132受水氧侵襲而產生氧化的現象。

圖6繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖6，本實施例的封裝結構100F與圖1的封裝結構100A相似，兩者的差異在於：本實施例的封裝結構100F更包括一防焊層180，配置於核心結構層120上且至少覆蓋圖案化導電層124與封裝元件130的外引腳132。詳細而言，在本實施例中，防焊層180覆蓋圖案化導電層124、圖案化導電層124所暴露出的介電層126以及封裝元件130的外引腳132與位於外引腳132之間的部分封裝膠體136。防焊層180可用以防止圖案化導電層124或外引腳132的不正常電性接觸，而產生電性干擾或短路等情形。

圖7繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖7，本實施例的封裝結構100G與圖1的封裝結構100A相似，兩者的差異在於：本實施例的封裝結構100G更包括一表面處理層170’及一防焊層180’。防焊層180’配置於核心結構層120上且覆蓋圖案化導電層124，其中防焊層180’暴露出圖案化導電層124的部分上表面S2。表面處理層170’配置於防焊層180’所暴露出的圖案化導電層124的上表面S2上與每一外引腳132的外表面S1上，以此防止圖案化導電層124與外引腳132受到水氧侵襲而產生氧化。封裝元件130的每一外引腳132透過導線W與核心結構層120的圖案化導電層124電性連接。進一步而言，導線W的兩端是分別電性連接配置在圖案化導電層124與引腳132上的表面處理層170’。換言之，本實施例的封裝元件130是透過導線W的方式與核心結構層120的圖案化導電層124電性連接。

圖8繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖6與圖8，本實施例的封裝結構100H與圖6的封裝結構100F相似，兩者的差異在於：本實施例的封裝結構100H更包括一電子元件190及多個導電通孔190A。電子元件190配置於防焊層180上。導電通孔190A貫穿防焊層180且暴露部分圖案化導電層124，其中電子元件190透過導電通孔190A而電性連接圖案化導電層124。此處，電子元件190例如是感測器、發報器、接收器或其他適當的元件，於此並不加以限制。

綜上所述，在本發明的封裝結構的配置中，封裝元件是配置在金屬基板上且位於核心結構層的開口中。如此一來，封裝元件是內埋入核心結構層中，且封裝元件的外引腳與核心結構層的圖案化導電層呈共平面，藉此可降低封裝結構的整體封裝高度。此外，封裝元件是配置於金屬基板上，可藉由金屬基板的導熱性質來提升封裝元件的散熱效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100A、100B、100C、100D、100E、100F、100G、100H‧‧‧封裝結構110、110c、110d‧‧‧金屬基板112‧‧‧配置表面114、114c、114d‧‧‧凹槽115c、115d‧‧‧底面120‧‧‧核心結構層122‧‧‧開口124‧‧‧圖案化導電層126‧‧‧介電層130、230‧‧‧封裝元件231‧‧‧晶片座132、232‧‧‧外引腳134、234‧‧‧晶片1342‧‧‧接墊136、236‧‧‧封裝膠體238‧‧‧導線140‧‧‧絕緣層150‧‧‧黏著層160‧‧‧導熱膠層170、170’‧‧‧表面處理層180、180’‧‧‧防焊層190‧‧‧電子元件190A‧‧‧導電通孔W‧‧‧導線H‧‧‧高度差S1、S1’‧‧‧外表面S2‧‧‧上表面S3‧‧‧表面G‧‧‧空氣間隙

圖1繪示為本發明的一實施例的一種封裝結構的剖面示意圖。圖2繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。圖3繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。圖4繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。圖5繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。圖6繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。圖7繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。圖8繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。

100A‧‧‧封裝結構

110‧‧‧金屬基板

112‧‧‧配置表面

120‧‧‧核心結構層

122‧‧‧開口

124‧‧‧圖案化導電層

126‧‧‧介電層

130‧‧‧封裝元件

132‧‧‧外引腳

134‧‧‧晶片

1342‧‧‧接墊

136‧‧‧封裝膠體

140‧‧‧絕緣層

150‧‧‧黏著層

160‧‧‧導熱膠層

S1‧‧‧外表面

S2‧‧‧上表面

S3‧‧‧表面

G‧‧‧空氣間隙

Claims

一種封裝結構，包括：一金屬基板；一核心結構層，配置於該金屬基板上，且具有一開口以及一圖案化導電層，其中該圖案化導電層具有遠離該金屬基板的一上表面；以及一封裝元件，配置於該金屬基板上，且位於該核心結構層的該開口中，其中該封裝元件包括：一晶片，具有彼此相對的第一表面與第二表面，以及連接該第一表面與該第二表面的一周圍表面，其中該第二表面面向該金屬基板；多個外引腳，該些外引腳具有一遠離該金屬基板的一外表面，而該些外引腳與該核心結構層的該圖案化導電層電性連接，且各該外引腳的該外表面切齊於該圖案化導電層的該上表面；以及一封裝膠體，其中該封裝膠體覆蓋該晶片的該第二表面與該周圍表面，且該封裝膠體與該核心結構層之間具有一間隙。
如申請專利範圍第1項所述的封裝結構，其中該金屬基板具有一配置表面與一凹槽，該核心結構層配置於該配置表面上，而該封裝元件配置於該凹槽內，且該配置表面與該凹槽的一底面具有一高度差。
如申請專利範圍第2項所述的封裝結構，其中該凹槽的該底面為一粗糙表面。
如申請專利範圍第1項所述的封裝結構，其中該金屬基板具有一配置表面，而該核心結構層與該封裝元件配置於該配置表面上。
如申請專利範圍第1項所述的封裝結構，其中該核心結構層包括一介電層，該介電層位於該圖案化導電層與該金屬基板之間。
如申請專利範圍第1項所述的封裝結構，其中該晶片具有多個接墊，該封裝膠體包覆該晶片且暴露出各該接墊的一表面，其中該些外引腳配置於該封裝膠體上且分別連接至各該接墊的該表面。
如申請專利範圍第1項所述的封裝結構，其中該封裝元件更包括：一晶片座，其中該晶片配置於該晶片座上，該封裝膠體包覆該晶片及該晶片座，其中該些外引腳配置於該封裝膠體上；以及多條導線，電性連接於該晶片與該些外引腳之間。
如申請專利範圍第1項所述的封裝結構，其中該封裝元件的該些外引腳透過多條導線與該核心結構層的該圖案化導電層電性連接。
如申請專利範圍第1項所述的封裝結構，其中該封裝元件的該些外引腳結構性且電性連接至該核心結構層的該圖案化導電層。
如申請專利範圍第1項所述的封裝結構，更包括：一絕緣層，填充於該封裝元件與該核心結構層的該開口之間。
如申請專利範圍第1項所述的封裝結構，更包括：一黏著層，配置於該核心結構層與該金屬基板之間。
如申請專利範圍第1項所述的封裝結構，更包括：一導熱膠層，配置於該封裝元件與該金屬基板之間。
如申請專利範圍第1項所述的封裝結構，更包括：一表面處理層，配置於該圖案化導電層的該上表面上與各該外引腳的該外表面上。
如申請專利範圍第1項所述的封裝結構，更包括：一防焊層，配置於該核心結構層，且至少覆蓋該圖案化導電層與該封裝元件的該些外引腳。
如申請專利範圍第14項所述的封裝結構，更包括：一電子元件，配置於該防焊層上；以及多個導電通孔，貫穿該防焊層且暴露部分該圖案化導電層，該電子元件透過該些導電通孔而電性連接該圖案化導電層。
如申請專利範圍第1項所述的封裝結構，更包括：一防焊層，配置於該核心結構層，且覆蓋該圖案化導電層，其中該防焊層暴露出該圖案化導電層的部分該上表面；以及一表面處理層，配置於該防焊層所暴露出的該圖案化導電層的該上表面上與各該外引腳的該外表面上。