CN102130085A - 具电性连接结构的半导体封装件及其制法 - Google Patents

Abstract

本发明提供了一种具电性连接结构的半导体封装件及其制法，该半导体封装件包括：导线层，具有芯片座及多条环设于该芯片座周围的导线；芯片；焊线；封装胶体，具有多个供嵌设该芯片座及导线且深度大于该芯片座及导线厚度的凹穴，从而外露出所述导线及该芯片座的表面；防焊层，形成于该封装胶体凹穴中，且该防焊层具有多个露出各该导线终端及部分芯片座的防焊层开孔；以及形成于各该防焊层开孔中以电性连接对应的该导线终端的焊球，从而通过该防焊层与该封装胶体相互嵌卡以提升防焊层附着强度，且使湿气渗入封装件的路径变长，提升产品信赖性。

Description

具电性连接结构的半导体封装件及其制法

技术领域

本发明涉及一种封装结构及其制法，特别是涉及一种具电性连接结构的半导体封装件(Quad Flat Non Leaded Package，QFN)及其制法。

背景技术

传统芯片是以导线架(Lead Frame)作为芯片承载件以形成一半导体封装件，而该导线架主要包括一芯片座及形成于该芯片座周围的多个导脚，在该芯片座上粘接芯片，并以焊线电性连接该芯片与导脚后，再将封装树脂包覆该芯片、芯片座、焊线以及导脚的内段而形成该具导线架的半导体封装件。

就集成电路技术发展而言，在半导体制造工艺上不断朝向集成度更高的工艺演进，且高密度的构装结构为业者追求的目标。而芯片尺寸构装所采用的承载器(carrier)包括：导线架(lead frame)、软质基板(flexible substrate)或硬质基板(rigid substrate)等，由于导线架具有成本低，加工容易等特性，为电子产品常用的芯片尺寸构装类型；其中的四方扁平无接脚构装(QFN)为以导线架为构装基材的芯片尺寸构装(lead frame based CSP)，其特征在于未设置有外导脚，即未形成有用以与外界电性连接的外导脚，而能缩小整体尺寸。

请参阅图1A，为美国专利第6,143,981、6,130,115、及6,198,171号所公开的以导线架作为芯片承载件的四方扁平无接脚构装(QFN)的剖视图；如图所示，是在具有引脚11的导线架10上固设芯片12，且该芯片12并通过焊线13电性连接至该引脚11，形成封装材14以包覆该导线架10、芯片12、及焊线13，并使该导线架10及引脚11的底面外露于该封装材14表面，使该QFN半导体封装结构可通过该外露的引脚11外露表面以直接通过焊锡材料(未以附图表示)而与外界装置如印刷电路板(printed circuit board)的外部装置电性连接。

但是，上述的现有结构，由于该外露的引脚11与封装材14表面齐平，当该外露的引脚11上形成焊球16以与外部装置的印刷电路板电性连接时，如图1B所示，该焊球16容易产生桥接(solder bridge)，而导致该引脚11之间产生桥接或短路，而造成电性连接不良的情况。

请参阅图2A至图2D，为美国专利第5,830,800、6,498,099号所公开的无承载结构的四方扁平无接脚构装的制法。

如图2A所示，是在铜板(copper sheet)20上电镀形成多个凸出焊垫(electroplated projections)21。

如图2B所示，接着，在该凸出焊垫21上接置芯片(chips)22，且该芯片22以金线(gold wires)23电性连接至该凸出焊垫21；然后在该铜板20、凸出焊垫21、芯片22、及金线23上形成封装胶体24。

如图2C及图2D所示，移除该铜板20，以露出该凸出焊垫21及封装胶体24的底部，然后在该外露的封装胶体24的底部上形成外露部分凸出焊垫21的抗氧化层(antioxidation coating)25，且在该凸出焊垫21上形成焊球26。

虽然，该抗氧化层25覆盖住各该凸出焊垫21的部分面积，但是，该抗氧化层25形成于该封装胶体24的底部，而该抗氧化层25与封装胶体24之间的热膨胀系数(CET)并不相同，导致该抗氧化层25与封装胶体24之间容易产生脱层(delamination)的现象。如图2E所示，若该抗氧化层25与封装胶体24之间产生脱层，则容易因水气渗入，导致该凸出焊垫21因水气而产生漏电(leakage)现象，进而导致该电性运行功能不正常，因此影响整体的电性功能。再者，如图2C所示，凸出焊垫21与封装胶体24表面齐平，导致该凸出焊垫21在制造过程中容易被刮伤；此外，相邻两凸出焊垫21也可能在回焊过程中或因产品实际使用时的热循环效应而使焊球26渗漏(solder protrusion)入该抗氧化层25与封装胶体24的界面而造成漏电，甚至短路问题。

另外，芯片22以金线23电性连接至凸出焊垫21，若凸出焊垫21距离芯片22位置较远时，需使用较长的金线23，使得制造成本提高。

因此，鉴于上述的问题，如何避免现有的半导体封装件易因热膨胀系数不相同导致脱层及水气渗入而产生漏电、避免焊垫刮伤、避免焊球桥接、避免焊锡材料渗漏造成电性短路及避免金线过长造成成本过高等问题，实已成为目前急欲解决的问题。

发明内容

鉴于上述现有技术的种种缺陷，本发明的目的是提供一种......(请补充本发明的目的)

为达到上述及其他目的，本发明提供一种具电性连接结构的半导体封装件，包括：导线层，具有芯片座及多条环设于该芯片座周围的导线，其中，各该导线包括线本体、靠近芯片座端的焊指垫及相对的导线终端；芯片，接置于该芯片座上；焊线，用以电性连接该芯片及各该焊指垫；封装胶体，包覆该芯片及焊线，该封装胶体具有多个供嵌设该芯片座及导线且深度大于该芯片座及导线厚度的凹穴，从而外露出所述导线及该芯片座的表面；防焊层，形成于该导线层及封装胶体底面上，且该防焊层具有多个供对应露出各该导线终端的防焊层开孔；以及焊球，形成于各该防焊层开孔中，以电性连接对应的该导线终端。

前述的半导体封装件中，该凹穴的深度与该导线层的厚度差介于2至30微米。又，焊指垫为向芯片座延伸，可减少焊线长度，进而降低成本。

本发明还提供一种具电性连接结构的半导体封装件的制法，包括：准备具有多个基板单元的金属板；在各该基板单元上形成图案化的金属层；在该金属层上对应形成导线层，而该导线层具有芯片座及多条环设于该芯片座周围的导线，其中，各该导线包括线本体、靠近芯片座端的焊指垫及相对的导线终端；在该芯片座上接置芯片，并以焊线电性连接各该焊指垫；在该芯片、焊线及导线层上覆盖封装胶体；移除该金属板及金属层，以露出该导线层，从而令该封装胶体形成多个嵌设该芯片座及导线且深度大于该芯片座及导线厚度的凹穴；在外露该导线底面侧上形成防焊层，以覆盖该封装胶体及导线层，且该防焊层中形成有多个防焊层开孔，以令各该防焊层开孔对应露出各该导线终端；在各该防焊层开孔中形成焊球；以及依各该基板单元的边界切割该封装胶体，以形成多个半导体封装件。

依上述的具电性连接结构的半导体封装件的制法，形成该金属板的材料可为铜；而形成该金属层的材料可为铜或选自镍、锡及铅所组成群组的一种或多种；又该金属层的厚度介于2至30微米。

实施上，金属层及导线层的制法可包括：在该金属板上形成阻层，且令该阻层形成有多个阻层开孔；在该阻层开孔中的金属板上形成该金属层；在该阻层开孔中的金属层上形成该导线层；以及移除该阻层，以露出该金属板及其上的金属层与导线层。

在本发明的具电性连接结构的半导体封装件及其制法中，该导线终端的尺寸是大于防焊层开孔，又该导线终端可为椭圆状、圆盘状或十字状者，但不以此为限。再者，形成该导线层的材料可包括选自金、钯及镍所组成群组的一种或多种。另外，该导线层还具有电源垫及接地垫，且该焊线电性连接该电源垫及接地垫。

在本发明的具电性连接结构的半导体封装件及其制法中，该导线终端为部分外露于该防焊层开孔中，各该防焊层开孔还外露部分封装胶体；各该防焊层开孔还外露部分芯片座底面。

本发明再提供一种具电性连接结构的半导体封装件，包括：导线层，具有多条导线，各该导线包括线本体、靠近端处的接触垫及导线终端；芯片，以覆晶方式电性连接于该接触垫上；封装胶体，包覆该芯片及导线层，该封装胶体具有多个供嵌设该导线层且深度大于该导线层厚度的凹穴，从而外露出所述导线层的表面；防焊层，形成于该导线层及封装胶体底面上，且该防焊层具有多个供对应露出各该导线终端的防焊层开孔；以及焊球，形成于各该防焊层开孔中，以电性连接对应的该导线终端。

前述的半导体封装件中，该凹穴的深度与该导线层的厚度差介于2至30微米。

本发明另提供一种具电性连接结构的半导体封装件的制法，包括：准备具有多个基板单元的金属板；在各该基板单元上形成图案化的金属层；在该金属层上对应形成导线层，而该导线层具有多条导线，各该导线包括线本体、靠近端处的接触垫及导线终端；在该接触垫上以覆晶方式电性连接芯片；在该芯片及导线层上覆盖封装胶体；移除该金属板及金属层，以露出该导线层，从而令该封装胶体形成多个嵌设该导线且深度大于该导线厚度的凹穴；在外露该导线底面侧上形成防焊层，以覆盖该封装胶体及导线层，且该防焊层中形成有多个防焊层开孔，以令各该防焊层开孔对应露出各该导线终端；在各该防焊层开孔中形成焊球；以及依各该基板单元的边界切割该封装胶体，以形成多个半导体封装件。

前述的半导体封装件的制法中，形成该金属板的材料为铜，且形成该金属层的材料为铜或选自镍、锡及铅所组成群组的一种或多种；又该金属层的厚度介于2至30微米。

前述的半导体封装件的制法中，该金属层及导线层的制法包括：在该金属板上形成阻层，且令该阻层形成有多个阻层开孔；在该阻层开孔中的金属板上形成该金属层；在该阻层开孔中的金属层上形成该导线层；以及移除该阻层，以露出该金属板及其上的金属层与导线层。

前述的半导体封装件及其制法中，形成该导线层的材料是包括选自金、钯及镍所组成群组的一种或多种；该导线终端的尺寸大于该防焊层开孔；该导线终端为椭圆状、圆盘状或十字状；该导线终端为部分外露于该防焊层开孔中；各该防焊层开孔还外露部分封装胶体。

由上可知，本发明具电性连接结构的半导体封装件及其制法，令导线向芯片座延伸的，可减少焊线长度，封装胶体凹穴深度大于该芯片座及导线厚度，是以，防焊层可与该封装胶体相互嵌卡以提升防焊层附着强度，再者，该防焊层的防焊层开孔令各该导线终端的底面及部分芯片座底面对应露出，而能通过该防焊层以避免该焊球在热工艺的电性连接过程中发生桥接，此外，由于本发明的制法步骤中包含金属层的形成，使得在移除该金属层后，封装胶体凹穴深度大于该芯片座及导线厚度，可避免导线层刮伤，又，嵌入凹穴中的防焊层，可通过防焊层与封装胶体及导线层的接合，例如，水平及垂直方向上的接合，使得焊锡材料或湿气侵入封装件的路径变长，而能避免因防焊层脱层造成漏电及避免焊锡材料的渗漏所造成的电性短路。

附图说明

图1A及图1B为现有以导线架作为芯片承载件的四方扁平无接脚构装(QFN)的剖视图；

图2A至图2E为美国专利第5,830,800、6,498,099号的无承载结构的四方扁平无接脚构装的制法示意图；

图3A至图3H为本发明具电性连接结构的半导体封装件的制法的剖视示意图；其中，该图3D’为本实施例的俯视图，图3D为图3D’的剖视图，该图3G’为图3G的局部放大图，该图3H’为图3H的局部放大仰视图，图3H”为图3H’中AA虚线的剖面示意图；

图4-1至图4-2为本发明导线终端及防焊层开孔的各种实施例仰视图；

图5为本发明具电性连接结构的半导体封装件的其中一实施例的剖视示意图；

图6为本发明具电性连接结构的半导体封装件的另一实施例的剖视示意图。

主要元件符号说明：

10  导线架       11   引脚

12  芯片         13   焊线

14  封装材       16   焊球

20  铜板         21   凸出焊垫

22  芯片         23   金线

24  封装胶体     25   抗氧化层

26  焊球         3    半导体封装件

30  金属板       31   基板单元

32  阻层         320  阻层开孔

33  金属层       34、34’、34”导线层

341 芯片座       341’接触垫

342 导线         34a  顶面

34b 底面         3421 线本体

3422 焊指垫      3423 导线终端

3424 电源垫      3425 接地垫

35、35’芯片     35a  作用面

35b  非作用面    36   焊线

37、37’封装胶体 38   防焊层

380  防焊层开孔  39   焊球

40  凹穴         AA   虚线

h  厚度    H  深度

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

并需说明的是，本说明书中所叙述的“顶面”与“底面”并非绝对的空间概念，而是随构成要件的空间关系而变化，也就是说，倒置本申请附图中所示的半导体封装件时，“顶面”即成“底面”而“底面”即成“顶面”。故所述“顶面”、“底面”名词的使用，是用以说明本发明所提供的半导体封装件中构成要件间的连接关系，使本发明所提供的半导体封装件在等效的范围内具有合理的变化与替换，而非用以限定本发明的可实施范围于一特定的实施方式(Embodiment)。

请参阅图3A至图3H，是说明本发明具电性连接结构的半导体封装件的制法。

如图3A所示，准备具有多个基板单元31的金属板30，且在本实施例中，该金属板30的材料为铜；接着，在该金属板30上形成阻层32，且在该阻层32中形成多个阻层开孔320，以露出部分的金属板30表面。

如图3B所示，在该阻层开孔320中的金属板30上利用如电镀的方式形成金属层33，且形成该金属层33的材料为铜，或者可选自镍、锡及铅所组成群组之一种或多种材料。在此，使用多种材料来形成金属层亦包括合金的实施方式，例如二元合金或三元合金。在此步骤中，该金属层33的形成是用以提供后续封装胶体有较大的凹穴深度。较佳地，所形成的金属层33厚度是介于2至30微米。

如图3C所示，接着，在该阻层开孔320中的金属层33上形成导线层34，而形成该导线层34的材料可包括选自金、钯及镍所组成群组的一种或多种，例如，金/钯/镍/钯层依序组成或可倒置形成等。

如图3D及图3D’所示，其中该图3D’为本实施例的俯视图，图3D为图3D’沿3D-3D的剖视图；如图所示，移除该阻层32，以在观察时可见到露出的金属板30及其上的金属层33与导线层34；其中，该导线层34具有芯片座341及多条环设于该芯片座341周围的导线342，且具体而言，各该导线342包括线本体3421、靠近芯片座341端的焊指垫3422及相对的导线终端3423，该导线层34具有相对应的顶面34a及底面34b，是以该导线342同样具有相对应的顶面34a及底面34b。

如图3E所示，在该芯片座341上接置芯片35，该芯片35具有相对应的作用面35a与非作用面35b，而该非作用面35b接置于该芯片座341上，且在该作用面35a上具有多个信号焊垫、电源焊垫及接地焊垫，而各该信号焊垫、电源焊垫及接地焊垫是以焊线36电性连接至各该焊指垫3422的顶面34a；之后，在该芯片35、焊线36及导线层34上覆盖封装胶体37。此外，焊指垫3422是向芯片座341延伸，可减少焊线36长度，进而降低成本。

如图3F所示，以例如蚀刻的方式移除该金属板30及金属层33，以露出该导线层34，从而令该封装胶体37形成多个嵌设该芯片座341及导线342且深度大于该芯片座341及导线342厚度的凹穴40。此时，该导线层34嵌设于该封装胶体37中，且部分封装胶体37自导线层34凸出。此外，因制法包含金属层33的形成，使得在移除该金属层33后，该封装胶体的嵌设有导线层34位置处具有凹穴40结构。再者，在金属层33为非铜质材料的实施例中，可因不同的材料，使得蚀刻的控制更加容易。

如图3G所示，在外露该导线342底面侧的封装胶体37及导线层34的表面上形成防焊层38，且在该防焊层38中形成多个防焊层开孔380，以令各该防焊层开孔380对应露出各该导线终端3423及部分芯片座341。

如图3G’所示的局部放大图，该封装胶体凹穴40的深度H大于导线层的厚度h，具体而言，该凹穴40的深度H与该芯片座341及导线342的厚度h差介于2至30微米。又，嵌入凹穴40中的防焊层38，可通过防焊层38与封装胶体37及导线层34的接合，例如，与导线层34接合部位及与封装胶体37接合部位，使得焊锡材料或湿气侵入封装件的路径变长，而能避免因防焊层脱层造成漏电及避免焊锡材料的渗漏所造成的电性短路。

如图3H所示，在各该防焊层开孔380中形成焊球39；以及依各该基板单元31的边界切割该封装胶体37，以形成多个半导体封装件3。如图所示，该防焊层38的防焊层开孔380令各该导线终端3423的底面及部分芯片座341对应露出，而能通过该防焊层开孔380容置焊球39以避免该焊球39在热工艺的电性连接过程中发生桥接。

此外，如图3H’及图3H”所示，因部分封装胶体37’(如图3H’的斜线部位所示)自导线层34凸出，故即便焊锡材料欲渗漏入封装件，也会受到该凸出的封装胶体37’阻挡，而焊锡材料不易渗漏入连接相邻导线层34也避免湿气延渗入方向侵入封装件内，有效避免漏电短路的问题。再者，该防焊层38与导线层34接合部位也延长湿气及/或焊锡材料渗入的路径。

又因导线层34内凹于封装胶体37内，可避免制造过程中刮伤导线层34，而造成对焊球39焊接不良的现象。

另请参阅图4-1至图4-2，为上述的导线342与防焊层开孔380各种非限制性实施例。

在本发明中，较佳地，该导线终端3423的尺寸大于该防焊层开孔380，该“尺寸”主要是指在平面上形成的导线终端3423面积大于防焊层开孔380。此外，该导线终端3423可为椭圆状、圆盘状或十字状，该不同外观的导线终端3423可在形成导线层34的步骤中进行变化，故不在此赘述。

如图4-1至图4-2所示，该防焊层开孔380仅令导线终端3423部分外露于该防焊层开孔380中。因此，在封装件接置到电路板的制造工艺时，有需要重制的时候，由于部分导线终端3423被防焊层38所覆盖，该导线终端3423与封装胶体37的接合强度相形提升，可避免导线终端3423的脱离。

本发明还提供一种具电性连接结构的半导体封装件，包括：导线层34、芯片35、焊线36、封装胶体37、防焊层38及焊球39。

所述的导线层34具有相对应的顶面34a及底面34b，且该导线层34具有芯片座341及多条环设于该芯片座341周围的导线342，而形成该导线层34的材料可包括选自金、钯及镍所组成群组的一种或多种，例如，金/钯/镍/钯层依序组成或可倒置形成。

所述的芯片35接置于该芯片座341的顶面34a上，该芯片35具有相对应的作用面35a与非作用面35b，而该非作用面35b接置于该芯片座341上，且在该作用面35a上具有多个信号焊垫、电源焊垫及接地焊垫，而各该信号焊垫、电源焊垫及接地焊垫是以焊线36电性连接至各该焊指垫3422的顶面34a。

所述的封装胶体37，包覆该芯片35及焊线36，该封装胶体37具有多个供嵌设该芯片座341及导线342且深度大于该芯片座341及导线342厚度的凹穴40，从而外露出所述导线342及该芯片座341的表面。

所述的防焊层38形成于该导线层34及封装胶体37底面上，且该防焊层38具有多个供对应露出各该导线终端3423及部分芯片座341底面的防焊层开孔380。

所述的焊球39是形成于各该防焊层开孔380中，以连接于各该导线终端3423的底面34b及部分芯片座341。

依如本发明制法所得到的，较佳地，该导线终端3423的尺寸大于该防焊层开孔380。此外，该导线终端3423可为椭圆状、圆盘状或十字状。

如图4-1至图4-2，该防焊层开孔380仅令导线终端3423部分外露于该防焊层开孔380中。因此，在封装件接置到电路板的制造工艺时，有需要重制的时候，由于部分导线终端3423被防焊层38所覆盖，该导线终端3423与封装胶体37的接合强度相形提升，可避免导线终端3423的脱离。

请参阅图5，本实施例与上述实施例的差异仅在于芯片35’是以覆晶方式电性连接导线层34’，其余相关半导体封装件的结构与制法均大致相同，因此不再重复说明相同部分，以下仅说明其相异处，特此叙明。

所述的半导体封装件中，该导线层34’仅具有多条导线342，且各该导线342包括线本体3421、靠近端处的接触垫341’及导线终端3423，以令该芯片35’接置于该接触垫341’上。

请参阅图6，本实施例与图3H的实施例的差异仅在于该导线层34”还具有电源垫3424及接地垫3425，且该焊线36也电性连接该电源垫3424及接地垫3425。又该电源垫3424及接地垫3425可为环状。

本发明具电性连接结构的半导体封装件及其制法，是在该金属板上形成金属层及与其相对应的导线层，且在该金属板的各基板单元的芯片座上接置芯片，并且以封装胶体进行封装，之后移除该金属板及金属层，以露出该导线层，且在该封装胶体及导线层上形成防焊层，接着在该防焊层中形成多个防焊层开孔，以令各该防焊层开孔对应露出各该导线终端的底面及部分芯片座，从而使该导线层嵌设于该封装胶体中且为该防焊层所覆盖，最后，在各该防焊层开孔中形成焊球，令各该焊球电性连接于各该导线的底面及部分芯片座，而能通过该防焊层以避免该焊球在热工艺的电性连接过程中发生桥接的情况。此外，由于本发明的制法步骤中包含金属层的形成，使得在移除该金属层后，该嵌设有导线层位置处具有凹穴结构，而在形成防焊层后，令部分防焊层也嵌入凹穴结构中，提升防焊层的附着力，并使湿气侵入封装件的途径比现有技术更长，而能避免因防焊层脱层造成漏电及避免焊锡材料的渗漏所造成的电性短路。

另外，本发明的半导体封装件中，因导线层内凹于封装胶体内，可避免制造过程中刮伤导线层，而造成对焊球焊接不良的现象。又，向芯片座延伸的焊指垫，可减少焊线长度，进而降低成本。

上述实施例是用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (29)

1.一种具电性连接结构的半导体封装件，其特征在于，包括：

导线层，具有芯片座及多条环设于该芯片座周围的导线，其中，各该导线包括线本体、靠近芯片座端的焊指垫及相对的导线终端；

芯片，接置于该芯片座上；

焊线，用以电性连接该芯片及各该焊指垫；

封装胶体，包覆该芯片及焊线，该封装胶体具有多个供嵌设该芯片座及导线且深度大于该芯片座及导线厚度的凹穴，从而外露出所述导线及该芯片座的表面；

防焊层，形成于该导线层及封装胶体底面上，且该防焊层具有多个供对应露出各该导线终端的防焊层开孔；以及

焊球，形成于各该防焊层开孔中，以电性连接对应的该导线终端。

2.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，形成该导线层的材料包括选自金、钯及镍所组成群组的一种或多种。

3.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，该导线终端的尺寸大于该防焊层开孔。

4.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，该导线终端为椭圆状、圆盘状或十字状。

5.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，该导线终端为部分外露于该防焊层开孔中。

6.根据权利要求5所述的具电性连接结构的半导体封装件，其特征在于，各该防焊层开孔还外露部分封装胶体。

7.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，该防焊层开孔还外露部分芯片座底面。

8.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，该凹穴的深度与该芯片座及导线的厚度差介于2至30微米。

9.根据权利要求1所述的具电性连接结构的半导体封装件，其特征在于，该导线层还具有电源垫及接地垫，且该焊线电性连接该电源垫及接地垫。

10.一种具电性连接结构的半导体封装件的制法，其特征在于，包括：

准备具有多个基板单元的金属板；

在各该基板单元上形成图案化的金属层；

在该金属层上对应形成导线层，而该导线层具有芯片座及多条环设于该芯片座周围的导线，其中，各该导线包括线本体、靠近芯片座端的焊指垫及相对的导线终端；

在该芯片座上接置芯片，并以焊线电性连接各该焊指垫；

在该芯片、焊线及导线层上覆盖封装胶体；

移除该金属板及金属层，以露出该导线层；

在外露该导线底面侧上形成防焊层，以覆盖该封装胶体及导线层，且该防焊层中形成有多个防焊层开孔，以令各该防焊层开孔对应露出各该导线终端；

在各该防焊层开孔中形成焊球；以及

依各该基板单元的边界切割该封装胶体，以形成多个半导体封装件。

11.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该金属板的材料为铜。

12.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，形成该金属层的材料为铜。

13.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，形成该金属层的材料是选自镍、锡及铅所组成群组的一种或多种。

14.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，形成该导线层的材料是包括选自金、钯及镍所组成群组的一种或多种。

15.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该金属层及导线层的制法包括：

在该金属板上形成阻层，且令该阻层形成有多个阻层开孔；

在该阻层开孔中的金属板上形成该金属层；

在该阻层开孔中的金属层上形成该导线层；以及

移除该阻层，以露出该金属板及其上的金属层与导线层。

16.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该导线终端的尺寸大于该防焊层开孔。

17.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该导线终端为椭圆状、圆盘状或十字状。

18.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该导线终端为部分外露于该防焊层开孔中。

19.根据权利要求18所述的具电性连接结构的半导体封装件的制法，其特征在于，各该防焊层开孔还外露部分封装胶体。

20.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，各该防焊层开孔还外露部分芯片座底面。

21.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该金属层的厚度介于2至30微米。

22.根据权利要求10所述的具电性连接结构的半导体封装件的制法，其特征在于，该导线层还具有电源垫及接地垫，且该焊线电性连接该电源垫及接地垫。

23.一种具电性连接结构的半导体封装件，其特征在于，包括：

导线层，具有多条导线，各该导线包括线本体、靠近端处的接触垫及导线终端；

芯片，以覆晶方式电性连接于该接触垫上；

封装胶体，包覆该芯片及导线层，该封装胶体具有多个供嵌设该导线层且深度大于该导线层厚度的凹穴，从而外露出所述导线层的表面；

防焊层，形成于该导线层及封装胶体底面上，且该防焊层具有多个供对应露出各该导线终端的防焊层开孔；以及

焊球，形成于各该防焊层开孔中，以电性连接对应的该导线终端。

24.根据权利要求23所述的具电性连接结构的半导体封装件，其特征在于，形成该导线层的材料是包括选自金、钯及镍所组成群组的一种或多种。

25.根据权利要求23所述的具电性连接结构的半导体封装件，其特征在于，该导线终端的尺寸大于该防焊层开孔。

26.根据权利要求23所述的具电性连接结构的半导体封装件，其特征在于，该导线终端为椭圆状、圆盘状或十字状。

27.根据权利要求23所述的具电性连接结构的半导体封装件，其特征在于，该导线终端为部分外露于该防焊层开孔中。

28.根据权利要求27所述的具电性连接结构的半导体封装件，其特征在于，各该防焊层开孔还外露部分封装胶体。

29.根据权利要求23所述的具电性连接结构的半导体封装件，其特征在于，该凹穴的深度与该导线层的厚度差介于2至30微米。

Images