[go: up one dir, main page]

TWI693685B - 半導體封裝裝置及製造該半導體封裝裝置之方法 - Google Patents

半導體封裝裝置及製造該半導體封裝裝置之方法 Download PDF

Info

Publication number
TWI693685B
TWI693685B TW107104419A TW107104419A TWI693685B TW I693685 B TWI693685 B TW I693685B TW 107104419 A TW107104419 A TW 107104419A TW 107104419 A TW107104419 A TW 107104419A TW I693685 B TWI693685 B TW I693685B
Authority
TW
Taiwan
Prior art keywords
rdl
wafer
lateral surface
image sensor
lateral
Prior art date
Application number
TW107104419A
Other languages
English (en)
Other versions
TW201907526A (zh
Inventor
曾吉生
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201907526A publication Critical patent/TW201907526A/zh
Application granted granted Critical
Publication of TWI693685B publication Critical patent/TWI693685B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種影像感測器包含一晶片、一第一重佈層(RDL)、一第二RDL及一第三RDL。該晶片具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸的一側向表面。該第一RDL安置於該晶片之該第一表面上，且沿著該晶片之該第一表面並超出該晶片之該側向表面地延伸。該第二RDL安置於該晶片之該第二表面上。該第三RDL安置於該晶片之該側向表面上並將該第一RDL連接至該第二RDL。

Description

半導體封裝裝置及製造該半導體封裝裝置之方法
本發明實質上係關於一種半導體封裝裝置及一種製造該半導體封裝裝置之方法。更明確而言，本發明係關於一種包括影像感測器之半導體封裝裝置及一種製造該半導體封裝裝置之方法。
在互補金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor；CMOS)影像感測器中，影像感測器之主動側及背側可藉由矽穿孔(through silicon via；TSV)電連接。然而，使用TSV將增大製造成本及複雜度。
在一或多個實施例中，一種影像感測器包含一晶片、一第一重佈層(RDL)、一第二RDL及一第三RDL。該晶片具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸的一側向表面。該第一RDL安置於該晶片之該第一表面上，且沿著該晶片之該第一表面並超出該晶片之該側向表面地延伸。該第二RDL安置於該晶片之該第二表面上。該第三RDL安置於該晶片之該側向表面上並將該第一RDL連接至該第二RDL。
在一或多個實施例中，一種影像感測器包含一基板、一微透鏡陣列、一第一RDL及一第二RDL。該基板具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸之一側向表面。該微透鏡陣列安置於該基板之該第一表面上。該第一RDL安置於該基板之該第一表面上且包括延伸超出該基板之該側向表面的一突出部分。該第二RDL安置於該基板之該側向表面上並接觸該第一RDL之該突出部分。該第一RDL與該第二RDL之一接觸面積大於該第二RDL之一橫截面面積。
在一或多個實施例中，一種製造一影像感測器之方法包含：(a)設置具有一第一表面及與該第一表面相對之一第二表面的一基板，該基板在其中具有一第一切割通道；(b)在該第一表面上形成一第一RDL，該第一RDL在該第一切割通道內延伸，該第一RDL具有面向該基板之該第一表面的一底表面；(c)移除該基板之在該第一切割通道內之一部分以暴露該基板之一表面並暴露該第一RDL之該底表面；及(d)形成一第二RDL，其沿著該基板之該經暴露表面延伸以接觸該第一RDL的該底表面。
1:半導體封裝裝置
2:半導體封裝裝置
3:半導體封裝裝置
4:所得半導體封裝裝置
10:晶片/晶粒
10p:導電襯墊
11:微透鏡區域
12a:導電層/重佈層(RDL)
12a1:側向表面
12a2:底表面
12b:導電層/重佈層(RDL)
12c:導電層/重佈層(RDL)
12c':導電層
12c1:第一部分
12c2:第二部分
12c2':第二部分
13a:介電層
13a1:側向表面
13b:介電層
13c:介電層
14:罩蓋
14a:黏著劑/膠/膠帶
15:電觸點
24:罩蓋
30:晶粒
30A:切割通道
30h:開口
30ha:剩餘部分
30p:導電襯墊
31:微透鏡區域
32a:導電層
32a1:底表面
32a2:底表面
32b:導電層
32c:導電層
33a:介電層
33b:介電層
33c:介電層
33h:開口
34:罩蓋
34a:黏著劑/膠/膠帶
35:電觸點
43a:介電層
43a':介電層
43a1:側向表面
43h:間隙
101:主動表面/第一表面
102:後表面/第二表面
103:側向表面
243:側向表面
301:主動表面/第一表面
302:後表面/第二表面
303:側壁/側向表面
341:側向表面
A:方形
當結合附圖閱讀時，自以下詳細描述最佳地理解本發明之態樣。應注意，各種特徵可能未按比例繪製，且各種特徵之尺寸可出於論述清晰起見任意增大或縮減。
圖1A說明根據本發明之一些實施例之半導體封裝裝置的橫截面視圖；圖1B說明根據本發明之一些實施例的如展示於圖1A中之半導體封裝裝置之一部分的放大視圖；圖1C說明根據本發明之一些實施例的如展示於圖1A中之半導體封裝 裝置之一部分的放大視圖；圖2說明根據本發明之一些實施例之半導體封裝裝置的橫截面視圖；圖3A、圖3B、圖3C、圖3D、圖3E、圖3F及圖3G說明根據本發明之一些實施例的製造半導體封裝裝置之方法的各種階段；圖4A、圖4B、圖4C、圖4D、圖4E、圖4F及圖4G說明根據本發明之一些實施例的製造半導體封裝裝置之方法的各種階段；且圖5A、圖5B、圖5C、圖5D、圖5E、圖5F及圖5G說明根據本發明之一些實施例的製造半導體封裝裝置之方法的各種階段。
貫穿該等圖式及詳細描述使用共同參考數字以指示相同或類似元件。結合隨附圖式，本發明自以下詳細描述將更顯而易見。
圖1A說明根據本發明之一些實施例之半導體封裝裝置1的橫截面視圖。半導體封裝裝置1包括晶片(或晶粒)10，導電層12a、12b、12c，介電層13a、13b、13c，罩蓋14，及一或多個電觸點15。
晶片10具有一主動表面101(亦被稱作「第一表面」)、與該主動表面101相對之後表面102(亦被稱作「第二表面」)，以及在主動表面101與後表面102之間延伸的側向表面103。在一些實施例中，側向表面103並不垂直於主動表面101或後表面102。舉例而言，藉由主動表面101及側向表面103界定之角可為小於約90度之銳角，而藉由後表面102及側向表面103界定的角可為大於約90度之鈍角。在一些其他實施例中，側向表面103可實質上垂直於主動表面101或後表面102。晶片10可包括半導體基板、一或多個積體電路裝置及其中之一或多個疊對互連結構。積體電路裝置可包括諸如電晶體之主動裝置及/或諸如電阻器、電容器、電感器之被動裝置， 或其一組合。在一些實施例中，晶片10可包括其主動表面101上之微透鏡區域11。在一些實施例中，微透鏡區域11可包括微透鏡陣列。在一些實施例中，晶片10可為影像感測器(例如，CMOS影像感測器)。
導電層(亦被稱作「重佈層」或RDL)12a安置於晶片10之主動表面101上且電連接至晶片10之主動表面101上的導電襯墊10p。導電層12b(或RDL)安置於晶片10之後表面102上。導電層12c(或RDL)安置於晶片10之側向表面103上且電連接導電層12a與導電層12b。導電層12a、12b、12c可由金屬、金屬合金或其他合適導電材料形成。在一些實施例中，導電層12a、12b、12c中之兩者或多於兩者可彼此一體式地形成。
圖1B為根據本發明之一些實施例的展示於圖1A中之半導體封裝裝置1的藉由方形A圈出之一部分的放大視圖。
如圖1B中所展示，導電層12a沿著晶片10之主動表面101且在晶片10之側向表面103上方延伸。舉例而言，導電層12a包括延伸或突出超出藉由晶片10之主動表面101及側向表面103界定之邊緣的一部分。導電層12c包括第一部分12c1及第二部分12c2。導電層12c之第一部分12c1安置於晶片10之側向表面103上。導電層12c之第二部分12c2接觸導電層12a之底表面12a2(面向晶片10之主動表面101)且沿著該底表面延伸，該底表面突出超出晶片10之側向表面103。舉例而言，導電層12c之第二部分12c2實質上平行於晶片10之主動表面101延伸。導電層12c之第二部分12c2延伸超出導電層12a之側向表面12a1。舉例而言，導電層12c之第二部分12c2突出超出該導電層12a之側向表面12a1。
一些CMOS影像感測器可包括影像感測器之主動側上之第一RDL及影像感測器之背側上之第二RDL，其中第二RDL可沿著影像感測器之側 向表面延伸以電連接至第一RDL。然而，第一RDL與第二RDL之間的此連接藉由點對點觸點或點對線觸點達成，該點對點觸點或點對線觸點為相對弱的且可斷裂或引起第一RDL與第二RDL之間的斷路。
參看圖1B，由於導電層12c之第二部分12c2接觸導電層12a之底表面12a2且沿著導電層12a之底表面12a2延伸，因此導電層12a與12c之間的接觸界面為平面或表面。舉例而言，導電層12a與12c之間的連接藉由平面至平面觸點或表面至表面觸點來達成。舉例而言，導電層12a與12c之間的接觸面積大於導電層12c之橫截面面積(例如，沿著垂直於導電層12c之延伸方向的平面截取)，例如大至少約1.1倍，大至少約1.2倍或大至少約1.3倍。相較於兩個導電層之間的藉由點對點觸點或點對線觸點達成的連接，如展示於圖1B中之導電層12a與12c之間的連接(例如，平面至平面觸點)為相對強的，其將增大導電層12a與12c之間的接合強度且減輕導電層12a與12c之間的斷路。
圖1C為根據本發明之一些實施例的展示於圖1A中之半導體封裝裝置1的藉由方形A圈出之一部分的放大視圖。展示於圖1C中之結構類似於展示於圖1B中之結構，唯在展示於圖1C中之結構中導電層12c'之第二部分12c2'並不延伸超出導電層12a的側向表面12a1外。
回看圖1A，介電層13a安置於晶片10之主動表面101上以囊封或覆蓋導電層12a。晶片10之微透鏡區域11自介電層13a暴露。在一些實施例中，介電層13a延伸超出晶片10之側向表面103。介電層13b安置於晶片10之後表面102上以囊封或覆蓋導電層12b。介電層13c安置於晶片10之側向表面103上以囊封或覆蓋導電層12c。在一些實施例中，介電層13b界定或具有開口以暴露導電層12b之數個部分，且電觸點15分別安置於導電層 12b之經暴露部分上。在一些實施例中，電觸點15為控制崩潰晶片連接(Controlled Collapse Chip Connection；C4)凸塊、球狀柵格陣列(BGA)或平面柵格陣列(LGA)。
在一些實施例中，介電層13a、13b及13c可包括模製化合物、硼磷矽酸鹽玻璃(BPSG)、氧化矽、氮化矽、氮氧化矽、未摻雜矽酸鹽玻璃(USG)、聚醯亞胺、阻焊劑、其任何組合或類似者的另一介電材料。模製化合物之實例可包括但不限於環氧樹脂，該環氧樹脂包括分散於其中的填充劑。
罩蓋14安置於介電層13a上以覆蓋晶片10之主動表面101上的微透鏡區域11。在一些實施例中，罩蓋14由玻璃或另一透明材料形成或包括玻璃或另一透明材料以允許光穿過。在一些實施例中，罩蓋14經由黏著劑(例如，膠或膠帶)14a附接至介電層13a。
圖2說明根據本發明之一些實施例之半導體封裝裝置2的橫截面視圖。半導體封裝裝置2類似於展示於圖1A中之半導體封裝裝置1，唯在半導體封裝裝置2中罩蓋24突出超出介電層13a之側向表面13a1外。舉例而言，罩蓋24之側向表面243並不與介電層13a之側向表面13a1共面。
圖3A至圖3G為根據本發明之一些實施例的所製造之半導體結構在各種階段之橫截面視圖。
參看圖3A，提供包括晶粒30之晶粒條帶(例如，晶圓)。晶粒條帶具有主動表面301(亦被稱作「第一表面」)及與主動表面301相對之後表面302(亦被稱作「第二表面」)。每一晶粒30可包括半導體基板、一或多個積體電路裝置及其中之一或多個疊對互連結構。積體電路裝置可包括諸如電晶體之一或多個主動裝置及/或諸如電阻器、電容器、電感器之被動裝 置，或其一組合。每一晶粒30之主動表面301具有微透鏡區域31及多個導電襯墊30p。
參看圖3B，導電層(或RDL)32a形成於晶粒30之主動表面301上且電連接至晶粒30之導電襯墊30p。在一些實施例中，導電層32a在晶粒條帶之包括晶粒30的切割通道30A內延伸。在一些實施例中，介電層33a形成於晶粒條帶之主動表面301上以覆蓋導電層32a。介電層33a可界定一開口以暴露晶粒條帶之主動表面301之至少一部分(例如，微透鏡區域31)。在一些實施例中，開口可藉由例如微影技術或其他合適製程形成。在一些其他實施例中，介電層33a可取決於設計規範而被忽略。
參看圖3C，罩蓋34置放於介電層33a上以覆蓋晶粒30之主動表面301上的微透鏡區域31。在一些實施例中，罩蓋34由玻璃或另一透明材料形成或包括玻璃或另一透明材料以允許光穿過。在一些實施例中，罩蓋34經由黏著劑(例如，膠或膠帶)34a附接至介電層33a。
參看圖3D，開口30h藉由移除晶粒條帶之一部分而非完全切穿晶粒條帶而由晶粒條帶的後表面302形成。舉例而言，兩個鄰接晶粒30經由剩餘部分30ha而連接。在一些實施例中，開口30h可藉由例如佈線、刀片切分或使用切割設備之其他合適製程來形成。在一些實施例中，開口30h之側壁303(或晶粒30之側向表面303)並非垂直於晶粒30之主動表面301或後表面302。舉例而言，藉由主動表面301與側向表面303界定之角可小於約90度，而藉由後表面302與側向表面303界定之角可大於約90度。藉由後表面302與側向表面303界定之鈍角可促進導電層或介電層在隨後處理階段處的形成。
參看圖3E，連接鄰接晶粒30之剩餘部分30ha經移除以暴露導電層 32a之底表面32a1。在一些實施例中，剩餘部分30ha藉由電漿蝕刻、反應性離子蝕刻(RIE)或電漿切分(例如，電漿加熱)來移除。歸因於蝕刻之選擇性，蝕刻製程可在導電層32a之底表面32a1處終止。在蝕刻製程之後，導電層32a突出超出藉由晶粒30之主動表面301及側向表面303界定的邊緣。
參看圖3F，導電層32b、32c形成於晶粒30之後表面301及側向表面303上。晶粒30之側向表面303上的導電層32c電連接晶粒30之後表面302上之導電層32b與晶粒30之主動表面301上的導電層32a。導電層32c接觸導電層32a之底表面32a2(面向晶粒30之主動表面301)並沿著該底表面32a2延伸，該底表面突出超出晶粒30之側向表面303。因此，導電層32a與32c之間的接觸界面為平面或表面。舉例而言，導電層32a與32c之間的連接藉由平面至平面觸點或表面至表面觸點來達成。舉例而言，導電層32a與32c之間的接觸面積大於導電層32c之橫截面面積。相較於藉由點對點觸點或點對線觸點達成的兩個導電層之間的連接，導電層32a與32c之間的連接(例如，平面至平面觸點)為相對強的，其將增大導電層32a與32c之間的接合強度且減輕導電層32a與32c之間的斷路。在一些實施例中，絕緣層或鈍化層可形成於導電層32b、32c與晶粒30之間以減輕電洩漏。
介電層33b、33c形成於晶粒30之後表面302與側向表面303上以覆蓋導電層32b、32c。介電層33a界定開口33h以暴露導電層32b之數個部分。
參看圖3G，電觸點35形成於各別開口33h內以電接觸導電層32b之經暴露部分。單體化製程可經執行以分離出個別半導體封裝裝置3。亦即，單體化製程穿過罩蓋34及介電層33a執行。可例如藉由使用劃片機、雷射或其他適當之切割技術進行單體化製程。在一些實施例中，半導體封裝裝 置3與展示於圖1A中之半導體封裝裝置1相同或類似。
圖4A至圖4G為根據本發明之一些實施例的所製造之半導體結構在各種階段之橫截面視圖。展示於圖4A至圖4G中之操作類似於展示於圖3A至圖3G中之操作，唯在展示於圖4B中之介電層43a、43a'的形成期間不連接兩個鄰接晶粒30之介電層43a及43a'外。因此，間隙43h形成於兩個鄰接晶粒30之介電層43a與43a'之間。因此，在展示於圖4G中之單體化製程之後，罩蓋34突出超出介電層43a之側向表面43a1。舉例而言，罩蓋34之側向表面341並不與介電層43a之側向表面43a1共面。在一些實施例中，展示於圖4G中之所得半導體封裝裝置4與展示於圖2中的半導體封裝裝置2相同或類似。
圖5A至圖5G為根據本發明之一些實施例的所製造之半導體結構在各種階段之橫截面視圖。展示於圖5A至圖5G中之操作類似於展示於圖3A至圖3G中之操作，唯介電層33a藉由黏著劑34a替換外。
如圖5C中所展示，在導電層32a形成於晶粒30之主動表面301上之後，黏著劑34a經形成或安置以覆蓋導電層32a。罩蓋34接著附接至黏著劑34a。藉由用黏著劑34a替換介電層33a，可縮減製造成本及時間。
如本文中所使用，術語「大約」、「實質上」、「實質」及「約」用以描述及說明小變化。當與事件或情形結合使用時，術語可指事件或情形精準地發生的例子以及事件或情形極近似地發生的例子。舉例而言，當結合數值使用時，術語可指小於或等於彼數值之±10%的變化範圍，諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或者小於或等於±0.05%之變化範圍。舉例而言，若兩個數值之間的差小於或等於該等值 之平均值的±10%，諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或者小於或等於±0.05%，則可認為該兩個數值「實質上」或「大約」相同。舉例而言，「實質上」平行可指相對於0°而言小於或等於±10°之角度變化範圍，諸如，小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°，或小於或等於±0.05°之角度變化範圍。舉例而言，「實質上」垂直可指相對於90°而言小於或等於±10°之角度變化範圍，諸如，小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°，或小於或等於±0.05°之角度變化範圍。
若兩個表面之間的移位不大於5μm、不大於2μm、不大於1μm或不大於0.5μm，則可認為兩個表面共面或實質上共面。
如本文中所使用，術語「導電(conductive)」、「導電性(electrically conductive)」及「導電率」指輸送電流之能力。導電性材料通常指示對於電流流動顯現極小阻力或零阻力之彼等材料。導電率之一個量度為西門子每米(S/m)。通常，導電性材料為具有大於大約104S/m(諸如至少105S/m或至少106S/m)之導電率的一種材料。材料之導電率有時可隨溫度發生變化。除非另外規定，否則材料之導電率係在室溫下量測。
除非上下文另外明確規定，否則如本文中所使用，單數術語「一(a/an)」及「該」可包括複數個指示物。在對一些實施例之描述中，設置「在另一組件上」或「另一組件上方」之組件可涵蓋前一組件直接在後一組件上(例如，與後一組件實體接觸)的狀況以及一或多個介入組件位於前 一組件與後一組件之間的狀況。
儘管已參考本發明之特定實施例描述且說明了本發明，但此等描述及說明並不限制本發明。熟習此項技術者可清楚地理解，可進行各種改變，且可在實施例內取代等效組件而不脫離如由所附申請專利範圍所界定之本發明的真實精神及範疇。說明可不必按比例繪製。歸因於製造製程之類中的變數，本發明中之藝術再現與實際設備之間可存在區別。可存在並未特定說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可做出修改，以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改意欲在此處附加之申請專利範圍之範疇內。儘管已參考按特定次序執行之特定操作描述了本文中所揭示的方法，但可理解，在不脫離本發明之教示的情況下，可組合、細分或重新定序此等操作以形成等效方法。因此，除非在本文中具體指示，否則操作之次序及分組並非本發明之限制。
1‧‧‧半導體封裝裝置
10‧‧‧晶片/晶粒
10p‧‧‧導電襯墊
11‧‧‧微透鏡區域
12a‧‧‧導電層/重佈層(RDL)
12b‧‧‧導電層/重佈層(RDL)
12c‧‧‧導電層/重佈層(RDL)
13a‧‧‧介電層
13b‧‧‧介電層
13c‧‧‧介電層
14‧‧‧罩蓋
14a‧‧‧黏著劑/膠/膠帶
15‧‧‧電觸點
101‧‧‧主動表面/第一表面
102‧‧‧後表面/第二表面
103‧‧‧側向表面
A‧‧‧方形

Claims (15)

  1. 一種影像感測器，其包含：一晶片，該晶片具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸的一側向表面；一第一重佈層(RDL)，其係在該晶片之該第一表面上，且沿著該晶片之該第一表面並超出該晶片之該側向表面地延伸；一第二RDL，其係在該晶片之該第二表面上；及一第三RDL，其係在該晶片之該側向表面上且將該第一RDL連接至該第二RDL，其中該第三RDL包括沿著該晶片之該側向表面延伸的一第一部分，及遠離該晶片之該側向表面延伸的一第二部分，該第三RDL之該第二部分接觸該第一RDL的突出超出該晶片之該側向表面的一部分，該第三RDL之該第二部分接觸該第一RDL的突出超出該晶片之該側向表面的一部分，且該第三RDL之該第二部分突出超出該第一RDL之該部分的一側向表面，該部分突出超出該晶片之該側向表面。
  2. 如請求項1之影像感測器，其中該第三RDL之該第二部分沿著實質上平行於該晶片之該第一表面的一方向遠離該晶片之該側向表面延伸。
  3. 如請求項1之影像感測器，其中該第一RDL與該第三RDL的一接觸面積大於該第三RDL之一橫截面面積。
  4. 如請求項1之影像感測器，其進一步包含：一第一介電層，其覆蓋該第一RDL；一第二介電層，其覆蓋該第二RDL；及一第三介電層，其覆蓋該第三RDL。
  5. 如請求項1之影像感測器，其中該晶片之該第一表面包含一微透鏡區域。
  6. 如請求項1之影像感測器，其進一步包含該晶片之該第一表面上的一罩蓋。
  7. 如請求項1之影像感測器，其中該晶片之該側向表面並不垂直於該晶片之該第一表面或該第二表面。
  8. 如請求項1之影像感測器，其中該晶片之該側向表面與該晶片之該第一表面定義一銳角。
  9. 一種影像感測器，其包含：一晶片，該晶片具有一第一表面、與該第一表面相對之一第二表面及在該第一表面與該第二表面之間延伸的一側向表面；一微透鏡陣列，其係在該晶片之該第一表面上；一第一RDL，該第一RDL係在該晶片之該第一表面上且包括延伸 超出該晶片之該側向表面的一突出部分；及一第二RDL，其係在該晶片之該側向表面上且接觸該第一RDL之該突出部分，其中該第一RDL與該第二RDL之一接觸面積大於該第二RDL之一橫截面面積，其中該第二RDL包括沿著該晶片之該側向表面延伸的一第一部分，及沿著實質上平行於該晶片之該第一表面的一方向遠離該晶片之該側向表面延伸的一第二部分；該第一RDL之該突出部分具有面向該晶片之該第一表面的一表面；且該第一RDL之該突出部分的該表面接觸該第二RDL的該第二部分。
  10. 如請求項9之影像感測器，其進一步包含一第三RDL，其係在該晶片之該第二表面上且經由該第二RDL電連接至該第一RDL。
  11. 如請求項9之影像感測器，其中該第二RDL之該第二部分突出超出該第一RDL之該突出部分的一側向表面。
  12. 如請求項9之影像感測器，其進一步包含覆蓋該第一RDL及該第二RDL之多個介電層。
  13. 如請求項9之影像感測器，其進一步包含該晶片之該第一表面上用以覆蓋該微透鏡陣列的一罩蓋。
  14. 如請求項9之影像感測器，其中該晶片之該側向表面與該晶片之該第一表面定義一銳角。
  15. 如請求項9之影像感測器，其中該第二RDL之該第二部分之一側表面與該第一RDL之該突出部分之一側表面實質上共平面。
TW107104419A 2017-07-07 2018-02-08 半導體封裝裝置及製造該半導體封裝裝置之方法 TWI693685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/644,650 US10325952B2 (en) 2017-07-07 2017-07-07 Semiconductor package device and method of manufacturing the same
US15/644,650 2017-07-07

Publications (2)

Publication Number Publication Date
TW201907526A TW201907526A (zh) 2019-02-16
TWI693685B true TWI693685B (zh) 2020-05-11

Family

ID=64902914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104419A TWI693685B (zh) 2017-07-07 2018-02-08 半導體封裝裝置及製造該半導體封裝裝置之方法

Country Status (3)

Country Link
US (1) US10325952B2 (zh)
CN (1) CN109216384B (zh)
TW (1) TWI693685B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
JP7808426B2 (ja) * 2019-03-08 2026-01-29 デクセリアルズ株式会社 接続構造体の製造方法、及び接続構造体、並びにフィルム構造体、及びフィルム構造体の製造方法
KR20230157536A (ko) * 2019-03-08 2023-11-16 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법, 및 접속 구조체, 그리고 필름 구조체, 및 필름 구조체의 제조 방법
US11276724B2 (en) * 2019-06-27 2022-03-15 Semiconductor Components Industries, Llc Electrical interconnection of image sensor package
TWI825846B (zh) * 2022-07-13 2023-12-11 力成科技股份有限公司 封裝結構及其製造方法
CN118302852A (zh) * 2022-10-27 2024-07-05 英诺赛科（珠海）科技有限公司 半导体封装装置及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416805A (en) * 2003-02-06 2004-09-01 Sanyo Electric Co Semiconductor integrate device and manufacturing method thereof
US20080164550A1 (en) * 2007-01-08 2008-07-10 Visera Technologies Company Limited Electronic assembly for image sensor device and fabrication method thereof
US20130130444A1 (en) * 2009-08-19 2013-05-23 Xintec Inc. Chip package and fabrication method thereof
US20150279900A1 (en) * 2014-03-25 2015-10-01 Xintec Inc. Manufacturing method of semiconductor structure
TW201539677A (zh) * 2014-04-02 2015-10-16 精材科技股份有限公司 晶片封裝體及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504600B2 (ja) * 2000-11-30 2010-07-14 パナソニック株式会社 角形密閉式電池及びその製造方法
JP2004200966A (ja) * 2002-12-18 2004-07-15 Sanyo Electric Co Ltd カメラモジュール
US7781781B2 (en) 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
CN100544011C (zh) * 2007-01-08 2009-09-23 采钰科技股份有限公司 图像传感装置及其制造方法
KR101460141B1 (ko) * 2007-03-05 2014-12-02 인벤사스 코포레이션 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
US8634204B2 (en) * 2010-08-19 2014-01-21 Apple Inc. Compact folded configuration for integrated circuit packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416805A (en) * 2003-02-06 2004-09-01 Sanyo Electric Co Semiconductor integrate device and manufacturing method thereof
US20080164550A1 (en) * 2007-01-08 2008-07-10 Visera Technologies Company Limited Electronic assembly for image sensor device and fabrication method thereof
US20130130444A1 (en) * 2009-08-19 2013-05-23 Xintec Inc. Chip package and fabrication method thereof
US20150279900A1 (en) * 2014-03-25 2015-10-01 Xintec Inc. Manufacturing method of semiconductor structure
TW201539677A (zh) * 2014-04-02 2015-10-16 精材科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
TW201907526A (zh) 2019-02-16
CN109216384A (zh) 2019-01-15
US10325952B2 (en) 2019-06-18
US20190013346A1 (en) 2019-01-10
CN109216384B (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
TWI693685B (zh) 半導體封裝裝置及製造該半導體封裝裝置之方法
US10211161B2 (en) Semiconductor package structure having a protection layer
CN206116390U (zh) 半导体封装
TWI602273B (zh) 半導體裝置
CN107799505A (zh) 半导体封装件及其制造方法
US9449946B2 (en) Semiconductor device and manufacturing method thereof
CN107799481B (zh) 半导体封装装置及制造半导体封装装置的方法
CN110838473A (zh) 半导体封装及其制造方法
TWI593121B (zh) 感測器裝置及其形成方法
US11233020B2 (en) Semiconductor package device and method of manufacturing the same
US20180122694A1 (en) Package structure and manufacturing method thereof
US20220293483A1 (en) Semiconductor package and method of fabricating the same
CN111370397A (zh) 半导体封装装置及其制造方法
TW201616556A (zh) 晶圓級晶片尺寸封裝結構的製造方法
CN108022966A (zh) 半导体晶片及半导体封装
TW201727787A (zh) 半導體裝置、半導體結構及其製造方法
CN111952257A (zh) 半导体封装结构和其制造方法
CN108447849B (zh) 半导体封装
US11956897B2 (en) Semiconductor package device and method of manufacturing the same
US9935071B1 (en) Semiconductor package with lateral bump structure
CN109243999B (zh) 半导体封装装置及其制造方法
TWI738923B (zh) 半導體結構及其製作方法
CN102569275A (zh) 堆叠式半导体封装结构及其制造方法
US20160066406A1 (en) Electronic module and fabrication method thereof
CN106206557A (zh) 硅中介层