[go: up one dir, main page]

TWI593121B - 感測器裝置及其形成方法 - Google Patents

感測器裝置及其形成方法 Download PDF

Info

Publication number
TWI593121B
TWI593121B TW103141608A TW103141608A TWI593121B TW I593121 B TWI593121 B TW I593121B TW 103141608 A TW103141608 A TW 103141608A TW 103141608 A TW103141608 A TW 103141608A TW I593121 B TWI593121 B TW I593121B
Authority
TW
Taiwan
Prior art keywords
substrate
contact pads
disposed
trenches
electrically coupled
Prior art date
Application number
TW103141608A
Other languages
English (en)
Other versions
TW201523895A (zh
Inventor
維吉 歐根賽安
盧振華
Original Assignee
歐普提茲股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐普提茲股份有限公司 filed Critical 歐普提茲股份有限公司
Publication of TW201523895A publication Critical patent/TW201523895A/zh
Application granted granted Critical
Publication of TWI593121B publication Critical patent/TWI593121B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/60—Arrangements for cooling, heating, ventilating or compensating for temperature fluctuations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H10W40/22—
    • H10W40/43—
    • H10W70/68—
    • H10W90/00—
    • H10W90/401—
    • H10W99/00—
    • H10W40/226—
    • H10W40/228—
    • H10W72/07254—
    • H10W72/247—
    • H10W72/879—
    • H10W90/722—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

感測器裝置及其形成方法 相關申請案
本案主張於2013年12月5日申請之美國第61/912,476號臨時申請案的利益，且其以參考方式併入本文。
本發明係有關以緊密且又能提供改良的冷卻能力之方式把諸如光子感測器或加速計的微電子感測器裝置連同它們的ASIC處理器封裝在單一封裝體中之技術。
由於半導體產業催迫更高密度及更佳性能，積體電路(IC)堆疊結構已成為一顯著解決方案。然而，堆疊結構的IC封裝體趨於運作時會更熱。
一傳統晶片堆疊技術係揭露於美國專利公開案第2013/0280864號中，其在中介件上堆疊IC晶片。為解決熱問題，一獨立散熱座附接在封裝體頂部上方。將散熱座附接在半導體封裝體上方已是用於IC冷卻的一標準解決方案。然而，此解決方案對於感測器封裝體顯得巨大且行不通，因為感測器作用區域需要暴露在環境下(亦即用於接收受感測之物，例如進入的光)。將一散熱座放置在封裝體上 方會阻擋並封閉感測器作用區域而妨礙其正常操作。
因此，人們需要用於將諸如感測器裝置之IC晶片堆疊在相關聯的ASIC半導體晶圓(例如感測器的處理器單元)上的低輪廓技術，其包括整體在單一封裝體內的一冷卻解決方案。
前述問題及需求係由一感測器裝置來解決。此感測器裝置包括一第一及第二基體。半導體材料的第一基體包含相對立的第一及第二表面；組配來接收照射在該第一表面上之光的多個光檢測器；以及多個第一接觸墊，其等各暴露於第一及第二表面二者處且電氣耦合至該等多個光檢測器中的至少一者。第二基體包含相對立的第一及第二表面、多個電路、多個第二接觸墊、以及形成作為第一溝槽的多個冷卻通道，前述第二接觸墊各置設於第二基體之第一表面處且電氣耦合至該等電路中的至少一者，該等第一溝槽延伸到第二基體之第二表面中，但未到達第二基體之第一表面。第一基體之第二表面係安裝至第二基體的第一表面，使得各該第一接觸墊電氣耦合至該等第二接觸墊中的至少一者。
一感測器裝置包括第一、第二及第三基體。半導體材料的第一基體包含相對立的第一及第二表面；組配來接收照射在該第一表面上之光的多個光檢測器；以及多個第一接觸墊，其等各電氣耦合至該等多個光檢測器中的至少一者。第二基體包含相對立的第一及第二表面、多個電 路、多個第二接觸墊、以及形成作為第一溝槽的多個冷卻通道，前述第二接觸墊各電氣耦合至該等電路中的至少一者，該等第一溝槽延伸到第二基體之第二表面中，但未到達第二基體之第一表面。第一基體之第二表面係安裝至第二基體的第一表面。第三基體包含相對立的第一及第二表面；置設在第三基體之第一表面的多個第三接觸墊；以及置設在第三基體之第一表面的多個第四接觸墊。該第三基體之第一表面安裝至第二基體之第二表面，使得各該第二接觸墊電氣耦合至該等第三接觸墊中的至少一者。多條導線各電氣連接第一接觸墊之一者與第四接觸墊之一者。
一種形成感測器裝置的方法，其包含設置第一及第二基體，半導體材料之第一基體包含相對立的第一及第二表面；組配來接收照射在該第一表面上之光的多個光檢測器；以及多個第一接觸墊，其等各暴露於第一及第二表面二者處且電氣耦合至該等多個光檢測器中的至少一者。第二基體包含相對立的第一及第二表面、多個電路、多個第二接觸墊，此等第二接觸墊各置設於第二基體之第一表面且電氣耦合至該等電路中的至少一者。此方法更包含將第一基體之第二表面安裝至第二基體之第一表面，使得各該第一接觸墊電氣耦合至該等第二接觸墊中的至少一者；以及形成作為第一溝槽的多個冷卻通道，該等第一溝槽進入第二基體之第二表面，但未到達第二基體之第一表面。
一種形成感測器裝置的方法，其包含設置第一、第二及第三基體。半導體材料之第一基體包含相對立的第 一及第二表面、組配來接收照射在該第一表面上之光的多個光檢測器、以及多個第一接觸墊，此等第一接觸墊各電氣耦合至該等多個光檢測器中的至少一者。第二基體包含相對立的第一及第二表面、多個電路、以及多個第二接觸墊，此等第二接觸墊各電氣耦合至該等電路中的至少一者。此方法包括形成作為第一溝槽的冷卻通道，該等第一溝槽進入第二基體之第二表面，但未到達第二基體之第一表面；以及將第一基體之第二表面安裝至第二基體之第一表面。第三基體包含相對立的第一及第二表面；置設在第三基體之第一表面的多個第三接觸墊；以及置設在第三基體之第一表面的多個第四接觸墊。此方法更包含將第三基體之第一表面安裝至第三基體之第二表面，使得各該第二接觸墊電氣耦合至該等第三接觸墊中的至少一者，且將多條導線電氣連接於第一接觸墊與第四接觸墊之間。
本發明之其他目的及特徵將可透過檢視說明書、申請專利範圍及附圖而明顯看出。
10‧‧‧(感測器)晶圓/ASIC(晶圓)/晶粒
12、32、60‧‧‧基體
14‧‧‧作用區域
16‧‧‧光檢測器
18‧‧‧前表面
20‧‧‧背表面
22‧‧‧支援電路
24‧‧‧感測器墊/接合墊
26、42‧‧‧絕緣體/鈍化層
28‧‧‧互連體
30‧‧‧ASIC晶圓/感測器晶圓晶粒/ASIC晶粒
34‧‧‧電路
36、68‧‧‧接合墊
38‧‧‧頂表面
40‧‧‧ASIC晶粒
44‧‧‧支撐層
46‧‧‧微透鏡
48‧‧‧保護層/保護帶
50、74‧‧‧溝槽
52‧‧‧鈍化層
54‧‧‧溝槽/冷卻隧道
56‧‧‧擴散材料(層)/擴散層
58‧‧‧高度熱傳導材料(層)/金屬層
64‧‧‧印刷電路板/PCB
66‧‧‧互連體
70‧‧‧窗口
76‧‧‧絕緣層
78‧‧‧PCB
80‧‧‧空穴
82‧‧‧線狀接合體
84‧‧‧傳導墊
86‧‧‧球柵陣列互連體
90‧‧‧穿孔
圖1~9為顯示形成附有整合冷卻解決方案之封裝感測器裝置之步驟的側視截面圖。
圖10~13為顯示形成附有整合冷卻解決方案之封裝感測器裝置之另一替代實施例之步驟的側視截面圖。
圖14為顯示附有整合冷卻解決方案之封裝感測器裝置的另一替代實施例之側視截面圖。
本發明係為一種低輪廓方法及用於將一感測器裝置堆疊在其處理器單元上方的結構，同時提供整體在單一封裝體內之一冷卻解決方案。圖1~9繪示形成附有整合冷卻解決方案之封裝感測器裝置的步驟。
此程序始於設置一習知的背側照明感測器晶圓10。圖1中顯示一範例，其包括具有感測器作用區域14的一基體12，該作用區域含有光檢測器16位在或靠近基體的前表面18。光檢測器16係組配來接收穿過基體12之背側(亦即穿過背表面20)的光，且響應所接收的光而產生一電氣信號。感測器晶圓10亦包括支援電路22及在前表面18的感測器墊24，此等感測器墊係連接至光檢測器16及/或支援電路22用以從光檢測器16提供電氣信號至外界。多重感測器(各具有其自己的光檢測器16、支援電路22及感測器墊24)形成在相同晶圓10上(二此種感測器係顯示於圖1中)。
一絕緣(鈍化)層26，諸如二氧化矽(氧化物)或矽氮化物(氮化物)，形成在基體12的前表面18上。較佳地，鈍化層26係由厚度至少0.5μm的二氧化矽所製成。二氧化矽的積設可為化學氣相沉積(CVD)、濺鍍、或任何其他適合的積設方法。鈍化層26在感測器墊24上方之部分係利用適合光微影遮罩技術(亦即光阻積設、遮罩曝光及選擇移除)與電漿蝕刻技術來選擇性移除。若鈍化層26為二氧化矽，則蝕刻劑可為CF4、SF6、NF3或任何其他合適蝕刻劑。若鈍化層26為矽氮化物，則蝕刻劑可為CF4、SF6、NF3、CHF3或任何其他合適蝕刻劑。接著，一互連體28附接至各暴露的感 測器墊24。互連體28可為球柵陣列(BGA)、聚合物凸塊、銅柱或任何其他習知的合適互連組件。銅柱或BGA(如所示)為用於互連體28的較佳選擇。至此所得之感測器晶圓結構係顯示於圖2中。
一ASIC晶圓30係被設置，如圖3所示。ASIC晶圓30包括含有多個電路34的一基體32，該等電路係電氣連接到置設於基體32之頂表面38上的接合墊36。ASIC晶圓基體32較佳由矽製成。多重ASIC晶粒40形成在相同基體32上(二此種晶粒大致上表示於圖3中)。ASIC晶圓30在基體32內可具有單一層的電路34、或多重層的電路34。此等電路34可為傳導跡線、電氣裝置、兩者等等。
一絕緣(鈍化)層42，諸如二氧化矽或矽氮化物，係形成在ASIC晶圓30的頂表面38上。較佳地，此鈍化層42係由厚度至少0.5μm的二氧化矽所製成。二氧化矽的積設可為電漿輔助化學氣相沉積(PECVD)、化學氣相沉積(CVD)、或任何其他適合的積設方法。鈍化層42在接合墊36上方之部分係利用適合光微影遮罩技術(亦即光阻積設、遮罩曝光及選擇移除)與電漿蝕刻技術來選擇性移除。若鈍化層42為二氧化矽，則蝕刻劑可為CF4、SF6、NF3或任何其他合適蝕刻劑。若鈍化層42為矽氮化物，則蝕刻劑可為CF4、SF6、NF3、CHF3或任何其他合適蝕刻劑。一支撐層44接著形成在鈍化層42上方。此支撐層44可為聚合物或玻璃。較佳地，支撐層44為一種光反應液態聚合物，其藉塗佈積設技術積設在鈍化層42上方。支撐層44在接合墊36上方與鄰 近處的部分係較佳地使用光微影蝕刻來選擇性移除(亦即接合墊36、與鈍化層42在接合墊36附近之部分被暴露，留下階狀層體)。至此所得結構之ASIC晶圓結構顯示於圖4中。
感測器晶圓10及ASIC晶圓30係使用習知的熱壓縮或熱音波技術接合在一起(亦即前表面18接合至頂表面38)。一視情況而定的黏合層可在接合前藉滾筒積設在ASIC晶圓30上之支撐層44上方。在壓縮後，對應的接合墊36及感測器墊24係藉對應的互連體28來電氣連接。矽薄化可接著由在背表面20施加機械研磨、化學機械拋光(CMP)、濕式蝕刻、大氣下游電漿(ADP)、乾式化學蝕刻(DCE)、或前述程序之組合、或任何其他合適矽薄化方法，以減少基體12之厚度(亦即減少光檢測器16上方之矽的數量)。至此所得之結構顯示於圖5中。
一隨意而定的光學層可積設在作用區域14上方。例如，此光學層可包括光操縱元件，諸如濾色器及微透鏡46。一保護層48積設在感測器晶圓10之作用側上方覆蓋作用區域14。較佳的保護層48為一保護帶。保護帶48之部分被選擇性移除(例如利用光微影、雷射等)，因此使基體12在作用區域14間的部分暴露。一非等向性乾式蝕刻係用來於作用區域14間之暴露部分形成溝槽50到基體12中。蝕刻劑可為CF4、SF6、NF3、Cl2、CCl2F2或任何其他合適蝕刻劑。溝槽50向下延伸至感測器墊24並使感測器墊24暴露出來。另一鈍化層52積設在感測器晶圓10的背側上。較佳地，鈍化層52係利用二氧化矽積設程序，諸如化學氣相沉積 (CVD)、濺鍍或任何另外合適積設方法，而製成厚度至少0.5μm的二氧化矽。鈍化層52於保護帶48及感測器墊24上方之部分係利用習知合適光微影遮罩及電漿蝕刻技術來移除。若鈍化層52為二氧化矽，則蝕刻劑可以為CF4、SF6、NF3或任何其他合適蝕刻劑。若鈍化層52為矽氮化物，則蝕刻劑可以為CF4、SF6、NF3、CHF3或任何其他合適蝕刻劑。至此所得之結構顯示於圖6中。
一光阻層積設在ASIC晶圓基體32之底表面上，且經由光微影程序來圖案化以暴露基體32之選擇性部分。形成在光阻中的圖案取決於將形成之冷卻通道的設計，且取決於較佳設計規格可有許多變化。光阻中的圖案將支配ASIC晶圓基體如何蝕刻，以增加其表面面積，進而提升其冷卻能力。一種較佳圖案係為線的交叉列及行。一非等向性乾式蝕刻係用來形成溝槽54到ASIC晶圓基體32之底表面之暴露部分中。蝕刻劑可為CF4、SF6、NF3、Cl2、CCl2F2或任何其他合適蝕刻劑。溝槽54之壁可為垂直狀或可為推拔狀。溝槽54形成延伸到基體32之底表面中的冷卻通道。在光阻剝落後，隨意而定的諸如矽氮化物之擴散材料56可形成在基體32之底表面上(包括在溝槽54中)。此後可接續在基體32之底表面上(包括在溝槽54中)形成隨意而定之高度熱傳導材料58。形成在擴散材料層56上的高度熱傳導材料層58較佳地為一或多個金屬(較佳為鈦及銅二者)，其由物理氣相沉積(PVD)所積設。至此所得之結構顯示於圖7中。
由溝槽54形成的冷卻通道可藉以一基體60覆蓋 而轉換成冷卻隧道。基體60可以為任何合適結構或結合至ASIC晶圓基體32之底表面的薄膜。例如，此基體60可以為晶粒附接帶、一金屬箔或一矽晶圓。這些冷卻隧道可用來將氣流導引至封裝體之側邊用於熱消散。組件的晶圓級切粒/單粒化可利用機械刀片切粒設備、雷射切割或任何其他合適程序沿著作用區域14間的刻劃線來完成，致使分別的感測器封裝體中各含有一感測器晶圓晶粒在其自己的作用區域，如圖8中所繪示。
個別的感測器封裝體可安裝至諸如一中介件、一印刷電路板或可撓性印刷電路板之一主裝置。如圖9中所示，感測器封裝體係藉互連體66連接至一印刷電路板(PCB)64，此互連體在感測器晶圓接合墊24與PCB 64之接合墊68間建立電氣連接。PCB 64較佳包括允許感測器之作用區域暴露於進入的光之一孔口或窗口70。位在主裝置與感測器封裝體間的電氣互連體66可為一球柵陣列、銅柱、黏合凸塊或任何其他合適的接合技術。一隨意而定的下填物可在感測器封裝體安裝後環繞感測器封裝體積設。圖9顯示在保護帶移除後的最終結構。在由於冷卻隧道而有ASIC晶粒10之底表面的擴大表面區域之狀況下，流過冷卻隧道54的空氣能有效從封裝體移除熱(源自於感測器晶圓晶粒30且流至ASIC晶圓晶粒10)。
圖10~13繪示形成附有整合冷卻解決方案之封裝感測器裝置之替代實施例的步驟。此程序始於以上就圖1~6所述之相同處理步驟，除了沒有鈍化層26及42、沒有互連 體28、及沒有圖案化支撐層44，致使晶圓10及30在沒有感測器墊24電氣連接至接合墊36的情形下接合在一起，如圖10中所示。
溝槽54如上述形成到ASIC晶圓基體32之底表面中。光阻層接著積設在ASIC晶圓基體32之底表面上，且經由光微影程序而圖案化來移除光阻在多組冷卻通道間的那些部分(那些部份靠近刻劃線)，使ASIC晶圓之底表面的多個部分暴露出來。一非等向性乾式蝕刻係用來形成在ASIC晶圓底表面之暴露部分中的溝槽74。蝕刻劑可為CF4、SF6、NF3、Cl2、CCl2F2或任何其他合適蝕刻劑。溝槽74延伸至接合墊36並使接合墊36暴露出來。溝槽74之壁可為垂直狀或推拔狀。光阻接著被移除，造成如圖11中所示的結構。
擴散層56及金屬層58如上述形成在基體32之底表面上(包括溝槽54內部)。擴散及金屬層56/58係利用微影遮罩及電漿蝕刻程序來選擇性移除以使ASIC晶圓接合墊36暴露。一絕緣層76環繞接合墊36形成，以避免對傳導金屬材料發生電氣短路。此絕緣層76可為選擇性環繞接合墊36形成的焊料遮罩。較佳地，絕緣部由旋轉塗佈積設，其後接續一微影程序以選擇性移除接合墊36附近以外的絕緣部。至此所得之結構顯示於圖12中。
組件的晶圓級切粒/單粒化係沿著作用區域間的刻劃線來執行(例如利用機械刀片切粒設備、雷射切割或任何其他合適程序)，致使分別的感測器封裝體中各含有一感測器晶圓晶粒在其自己的作用區域。個別的感測器封裝體 可安裝至諸如印刷電路板(PCB)或可撓印刷電路板的一主裝置。此主裝置(以PCB 78顯示)較佳包括封裝體至少部分陷入的一孔口、溝槽或空穴80。線狀接合體82係用來將感測器墊24連接至主PCB 78上的傳導墊84。ASIC晶粒30之接合墊36透過球柵陣列互連體86(或任何其他倒裝晶片(flipchip)互連體)連接至主PCB 78的其他傳導墊84。最後，保護帶被移除，因此暴露出感測器作用區域，造成圖13中所示之結構。在由於冷卻隧道而有ASIC晶粒10之底表面的擴大表面區域之狀況下，流過冷卻隧道54的空氣能有效從封裝體移除熱(源自於感測器晶圓晶粒30且流至ASIC晶圓晶粒10)。
圖14繪示另一替代實施例，其中PCB 78包括取代空穴80的穿孔90，其中封裝體至少部分陷入。上述之基體60可安裝至ASIC晶圓基體32之底表面，致使冷卻溝槽54成為冷卻隧道。
應了解的是本發明並不限制於上述及本文所說明之諸實施例，而是包含落在後附申請專利範圍之範圍內的任何以及所有變化。例如，在此本發明之參考敘述並不欲限制任何請求項或請求項用語的範圍，而是只要論述可為一或多個請求項所涵蓋的一或多個特徵。上述所提之材料、製程及數值實例僅為範例，且不應視為限制申請專利範圍。此外，如同從申請專利範圍及說明書顯而易見的，不是所有方法步驟均需按所述或請求之精確順序實行，而是可按允許適當形成本發明封裝的半導體裝置之任何順序 來實行。最後，單一材料層可當作此種或類似材料的多重層來形成，且反之亦然。
應注意的是，如同本文所使用地，「在…上方」及「在…上」等用語，均包括「直接在…上」(無中間材料、元件或空間配置於其間)及「間接在…上」(有中間材料、元件或空間配置於其間)。同樣地，「鄰近」一詞包括「緊鄰」(無中間材料、元件或空間配置於其間)及「間接相鄰」(有中間材料、元件或空間配置於其間)；「安裝至…」用語包括「直接安裝至…」(無中間材料、元件或空間配置於其間)及「間接安裝至…」(有中間材料、元件或空間配置於其間)；及「電氣耦合至…」用語包括「直接電氣耦合至…」(無中間材料、元件或空間配置於其間)及「間接電氣耦合至…」(有中間材料、元件或空間配置於其間)。例如，形成一元件「於一基體上方」可包括形成該元件直接於該基體上，而無中間材料/元件位於其間；以及形成該元件間接於該基體上，而有一或多個中間材料/元件位於其間。
10‧‧‧(感測器)晶圓/ASIC(晶圓)/晶粒
12、32、60‧‧‧基體
30‧‧‧ASIC晶圓/感測器晶圓晶粒/ASIC晶粒
54‧‧‧溝槽/冷卻隧道
56‧‧‧擴散材料(層)/擴散層
58‧‧‧高度熱傳導材料(層)/金屬層
64‧‧‧印刷電路板/PCB
66‧‧‧互連體
68‧‧‧接合墊
70‧‧‧窗口

Claims (24)

  1. 一種感測器裝置，其包含：半導體材料之一第一基體，其包含：相對立的第一及第二表面；多個光檢測器，組配來接收照射在該第一表面上的光；以及多個第一接觸墊，其等各在該第一表面與該第二表面之間延伸，且電氣耦合至該等多個光檢測器中的至少一者；一第二基體，其包含：相對立的第一及第二表面；多個電路；多個第二接觸墊，各在該第二基體之該第一表面處暴露且電氣耦合至該等電路中的至少一者；以及多個冷卻通道，其形成作為第一溝槽延伸到該第二基體之該第二表面中但未到達該第二基體之該第一表面；其中該第一基體之該第二表面安裝至該第二基體之該第一表面，使得各該第一接觸墊電氣耦合至該等第二接觸墊中的至少一者。
  2. 如請求項1之裝置，其更包含：一第三基體，其連續抵接該第二基體之該第二表面 安裝，其中該第三基體覆蓋該等第一溝槽，使得該等第一溝槽係為個別隧道。
  3. 如請求項1之裝置，其更包含：一第三基體，其包含：相對立的第一及第二表面；多個第三接觸墊，置設在該第三基體之該第二表面處；以及一孔口，其在該第三基體之該第一表面與該第二表面間延伸；其中該第一基體之該第一表面安裝至該第三基體之該第二表面，使得各該第一接觸墊電氣耦合至該等第三接觸墊中的至少一者，且該等光檢測器係設置來接收通過該孔口的光。
  4. 如請求項3之裝置，其中該第三基體係為一印刷電路板。
  5. 如請求項1之裝置，其更包含：一金屬層，其置設在該第二基體之該第二表面上且與其絕緣，其中該金屬層延伸到該等第一溝槽中。
  6. 如請求項1之裝置，其更包含：一或多個第二溝槽，其形成到該第一基體之該第一表面中，沒有到達該第一基體之該第二表面，其中該等多個第一接觸墊置設在該一或多個第二溝槽中。
  7. 一種感測器裝置，其包含：半導體材料之一第一基體，其包含：相對立的第一及第二表面； 多個光檢測器，組配來接收照射在該第一表面上的光；以及多個第一接觸墊，各電氣耦合至該等多個光檢測器中的至少一者；一第二基體，其包含：相對立的第一及第二表面；多個電路；多個第二接觸墊，各電氣耦合至該等電路中的至少一者；以及多個冷卻通道，其形成作為第一溝槽延伸到該第二基體之該第二表面中但未到達該第二基體之該第一表面；其中該第一基體之該第二表面安裝至該第二基體之該第一表面；一第三基體，其包含：相對立的第一及第二表面；多個第三接觸墊，置設在該第三基體之該第一表面處；以及多個第四接觸墊，置設在該第三基體之該第一表面處；其中該第三基體之該第一表面安裝至該第二基體之該第二表面，使得各該第二接觸墊電氣耦合至該等第三接觸墊中的至少一者；多條導線，其各電氣連接於該等第一接觸墊之一者 與該等第四接觸墊之一者。
  8. 如請求項7之裝置，其更包含：一空穴，其形成到該第三基體之該第一表面中，其中該第二基體之至少一部分置設在該空穴中。
  9. 如請求項7之裝置，其更包含：一穿孔，其延伸在該第三基體之該第一表面與該第二表面間，其中該第二基體之至少一部分置設在該穿孔中。
  10. 如請求項9之裝置，其更包含：一第四基體，其安裝至該第二基體之該第二表面，其中該第四基體覆蓋該等第一溝槽。
  11. 如請求項7之裝置，其中該第三基體為一印刷電路板。
  12. 如請求項7之裝置，其更包含：一金屬層，其置設在該第二基體之該第二表面上且與其絕緣。
  13. 如請求項7之裝置，其更包含：一或多個第二溝槽，其形成到該第一基體之該第一表面中，其中該等多個第一接觸墊置設在該一或多個第二溝槽中。
  14. 如請求項7之裝置，其更包含：一或多個第二溝槽，其形成到該第二基體之該第二表面中，其中該等多個第二接觸墊置設在該一或多個第二溝槽中。
  15. 一種形成感測器裝置之方法，其包含： 設置半導體材料之一第一基體，其包含：相對立的第一及第二表面；多個光檢測器，組配來接收照射在該第一表面上的光；以及多個第一接觸墊，各在該第一表面與該第二表面之間延伸，且電氣耦合至該等多個光檢測器中的至少一者；設置一第二基體，該第二基體包含：相對立的第一及第二表面；多個電路；多個第二接觸墊，各置設在該第二基體之該第一表面處且電氣耦合至該等電路中的至少一者；將該第一基體之該第二表面安裝至該第二基體之該第一表面，使得各該第一接觸墊電氣耦合至該等第二接觸墊中的至少一者；以及形成多個冷卻通道作為第一溝槽到該第二基體之該第二表面中，但未到達該第二基體之該第一表面。
  16. 如請求項15之方法，其更包含：將一第三基體連續抵接該第二基體之該第二表面安裝，其中該第三基體覆蓋該等第一溝槽，使得該等第一溝槽係為個別隧道。
  17. 如請求項15之方法，其更包含：設置一第三基體，其包含：相對立的第一及第二表面； 多個第三接觸墊，置設在該第三基體之該第二表面處；以及一孔口，其延伸在該第三基體之該第一表面與該第二表面間；以及將該第一基體之該第一表面安裝至該第三基體之該第二表面，使得各該第一接觸墊電氣耦合至該等第三接觸墊中的至少一者，且該等光檢測器係置設來接收通過該孔口的光。
  18. 如請求項15之方法，其更包含：形成一或多個第二溝槽到該第一基體之該第一表面中，沒有到達該第一基體之該第二表面，其中該等多個第一接觸墊係置設在該一或多個第二溝槽中。
  19. 一種形成感測器之方法，其包含：設置半導體材料之一第一基體，其包含：相對立的第一及第二表面；多個光檢測器，組配來接收照射在該第一表面上的光；以及多個第一接觸墊，各電氣耦合至該等多個光檢測器中的至少一者；設置一第二基體，該第二基體包含：相對立的第一及第二表面；多個電路；以及多個第二接觸墊，各電氣耦合至該等電路中的至少一者； 形成多個冷卻通道作為第一溝槽到該第二基體之該第二表面中，但未到達該第二基體之該第一表面；將該第一基體之該第二表面安裝至該第二基體之該第一表面；設置一第三基體，該第三基體包含：相對立的第一及第二表面；多個第三接觸墊，置設在該第三基體之該第一表面處；以及多個第四接觸墊，置設在該第三基體之該第一表面處；將該第三基體之該第一表面安裝至該第二基體之該第二表面，使得各該第二接觸墊電氣耦合至該等第三接觸墊中的至少一者；以及在該等第一接觸墊與該等第四接觸墊間電氣連接多條導線。
  20. 如請求項19之方法，其更包含：形成一空穴到該第三基體之該第一表面中，其中該第二基體之至少一部分置設在該空穴中。
  21. 如請求項19之方法，其更包含：形成延伸在該第三基體之該第一表面與該第二表面間的一穿孔，其中該第二基體之至少一部分置設在該穿孔中。
  22. 如請求項21之方法，其更包含：將一第四基體安裝至該第二基體之該第二表面，其 中該第四基體覆蓋該等第一溝槽。
  23. 如請求項19之方法，其更包含：形成一或多個第二溝槽到該第一基體之該第一表面中，其中該等多個第一接觸墊置設在該一或多個第二溝槽中。
  24. 如請求項19之方法，其更包含：形成一或多個第二溝槽到該第二基體之該第二表面中，其中該等多個第二接觸墊置設在該一或多個第二溝槽中。
TW103141608A 2013-12-05 2014-12-01 感測器裝置及其形成方法 TWI593121B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361912476P 2013-12-05 2013-12-05
US14/551,262 US9496297B2 (en) 2013-12-05 2014-11-24 Sensor package with cooling feature and method of making same

Publications (2)

Publication Number Publication Date
TW201523895A TW201523895A (zh) 2015-06-16
TWI593121B true TWI593121B (zh) 2017-07-21

Family

ID=53271987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141608A TWI593121B (zh) 2013-12-05 2014-12-01 感測器裝置及其形成方法

Country Status (5)

Country Link
US (4) US9496297B2 (zh)
KR (1) KR101597467B1 (zh)
CN (1) CN104701332A (zh)
HK (1) HK1211384A1 (zh)
TW (1) TWI593121B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US10032694B2 (en) 2016-03-08 2018-07-24 Toyota Motor Engineering & Manufacturing North America, Inc Power electronics assemblies having a semiconductor cooling chip and an integrated fluid channel system
US10121729B2 (en) * 2016-07-25 2018-11-06 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies having a semiconductor device with metallized embedded cooling channels
US10710872B2 (en) * 2016-12-13 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS package with roughend interface
US11127716B2 (en) * 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
CN108634929B (zh) * 2018-05-16 2020-06-26 沈阳工业大学 一种植入式眼压连续监测与控制系统
KR102486469B1 (ko) 2018-07-06 2023-01-09 삼성전자주식회사 반도체 장치
JP7686365B2 (ja) * 2018-11-20 2025-06-02 キヤノン株式会社 電子部品および機器

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6424026B1 (en) * 1999-08-02 2002-07-23 International Rectifier Corporation Power module with closely spaced printed circuit board and substrate
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
DE10045419B4 (de) * 2000-09-14 2007-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines thermoelektrischen Bauelements, thermoelektrisches Bauelement sowie Vorrichtung zur Durchführung des Verfahrens
US20050051859A1 (en) 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050104186A1 (en) 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
KR100673950B1 (ko) 2004-02-20 2007-01-24 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
KR100691398B1 (ko) 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100770690B1 (ko) 2006-03-15 2007-10-29 삼성전기주식회사 카메라모듈 패키지
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7983048B2 (en) * 2007-02-15 2011-07-19 Nec Corporation Structure for mounting semiconductor package
WO2008108970A2 (en) 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
CN100546026C (zh) 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
US20090115047A1 (en) 2007-10-10 2009-05-07 Tessera, Inc. Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US8232633B2 (en) 2008-09-25 2012-07-31 King Dragon International Inc. Image sensor package with dual substrates and the method of the same
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
TW201104747A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure
US8283745B2 (en) 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8183579B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8183580B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally-enhanced hybrid LED package components
US8492911B2 (en) 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) * 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US20130168791A1 (en) * 2012-01-04 2013-07-04 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US20130249031A1 (en) 2012-03-22 2013-09-26 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9041840B2 (en) * 2012-08-21 2015-05-26 Semiconductor Components Industries, Llc Backside illuminated image sensors with stacked dies
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same

Also Published As

Publication number Publication date
US9972730B2 (en) 2018-05-15
TW201523895A (zh) 2015-06-16
KR101597467B1 (ko) 2016-03-07
US20180226517A1 (en) 2018-08-09
US20170033241A1 (en) 2017-02-02
KR20150065604A (ko) 2015-06-15
US20150162366A1 (en) 2015-06-11
US9496297B2 (en) 2016-11-15
US9893218B2 (en) 2018-02-13
CN104701332A (zh) 2015-06-10
US10199519B2 (en) 2019-02-05
HK1211384A1 (zh) 2016-05-20
US20170033136A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
TWI593121B (zh) 感測器裝置及其形成方法
CN108597998B (zh) 晶圆级系统封装方法及封装结构
US9893213B2 (en) Method of forming a wire bond sensor package
US7781868B2 (en) Semiconductor components having through interconnects and backside redistribution conductors
TWI512932B (zh) 晶片封裝體及其製造方法
CN101312200B (zh) 影像感测装置及其制造方法
TWI628759B (zh) 具備冷卻特徵之低輪廓感測器封裝體及其製造方法
CN107221521A (zh) 半导体封装
TWI624039B (zh) 晶片封裝體及其製造方法
TWI533444B (zh) 無蓋式感測器模組及其製造方法
TWI525805B (zh) 低輪廓影像感測器
US20160355393A1 (en) Chip package and manufacturing method thereof
TWI520322B (zh) 低輪廓感測器模組及其製造方法
TW201505141A (zh) 晶片封裝體及其製造方法
TWI511266B (zh) 晶片封裝體及其形成方法
HK1222260B (zh) 引线接合传感器封装及方法