[go: up one dir, main page]

TWI687929B - 混合記憶體系統及其操作方法 - Google Patents

混合記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI687929B
TWI687929B TW107123353A TW107123353A TWI687929B TW I687929 B TWI687929 B TW I687929B TW 107123353 A TW107123353 A TW 107123353A TW 107123353 A TW107123353 A TW 107123353A TW I687929 B TWI687929 B TW I687929B
Authority
TW
Taiwan
Prior art keywords
volatile memory
memory
move
valid data
row
Prior art date
Application number
TW107123353A
Other languages
English (en)
Other versions
TW201928974A (zh
Inventor
李忠勳
劉獻文
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201928974A publication Critical patent/TW201928974A/zh
Application granted granted Critical
Publication of TWI687929B publication Critical patent/TWI687929B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本揭露提供一種混合記憶體系統(hybrid memory system)及其操作方法。該混合記憶體系統包括一非揮發性記憶體(non-volatile memory)、一揮發性記憶體(volatile memory)以及一控制器。該揮發性記憶體儲存一資料。該控制器經配置以因應於進入一省電模式的一命令，進行一移動以將該資料從該揮發性記憶體移到該非揮發性記憶體。在該移動之後，該控制器防止該揮發性記憶體在其上執行一自更新操作。

Description

混合記憶體系統及其操作方法
本申請案主張2017/12/22申請之美國臨時申請案第62/609,641號及2018/02/20申請之美國正式申請案第15/900,013號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種混合記憶體系統(hybrid memory system)及其操作方法，特別是一種包括一揮發性記憶體(volatile memory)以及一非揮發性記憶體(non-volatile memory)的混合記憶體系統。
動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料儲存在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷儲存在電容器中，則根據所使用的慣例，該單元被稱為儲存邏輯高。如果不存在電荷，則稱該單元儲存邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新儲存在電容器中的電荷。由於電容器只能儲存非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對的第一個稱為位線真數（bit line true，BLT），另一個則稱為位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）予以控制。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一混合記憶體系統(hybrid memory system)，包括：一非揮發性記憶體、一揮發性記憶體以及一控制器。該揮發性記憶體經配置以儲存一資料。該控制器經配置以因應於要求進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到該非揮發性記憶體。在該第一移動之後，該控制器經配置以防止該揮發性記憶體在其上執行一自更新操作。
在一些實施例中，該控制器更經配置以因應於該命令，進行該第一移動以將一有效資料從該揮發性記憶體移到該非揮發性記憶體。
在一些實施例中，在該第一移動之後，該控制器更經配置以防止該揮發性記憶體在其上執行一自更新操作。
在一些實施例中，該控制器更經配置以從該資料中識別出該有效資料。
在一些實施例中，該揮發性記憶體包括一第一更新區以及一第二更新區。該第一更新區經配置以儲存一第一數量的一第一有效資料。該第二更新區經配置以儲存一第二數量的一第二有效資料，其中該第二數量小於該第一數量。該控制器更經配置以因應於該命令，進行該第一移動以僅將該第二有效資料移到該非揮發性記憶體。該控制器更經配置以在該第一移動之後，防止該第二更新區在其上執行一局部自更新操作。
在一些實施例中，該控制器更經配置以在該第一移動之後，准許第一更新區在其上執行該局部自更新操作。
在一些實施例中，該揮發性記憶體包括一記憶列。該非揮發性記憶體經配置以因應於該命令，儲存來自該記憶列的一有效資料。該控制器更經配置以因應於離開該省電模式的一命令，進行一第二移動以將該有效資料從該非揮發性記憶體移回該揮發性記憶體，該記憶列在該第二移動之後，不儲存該有效資料。該控制器更經配置以在該第二移動之後，防止該記憶列在其上執行一局部自更新操作。
在一些實施例中，該揮發性記憶體包括一第一記憶列及一第二記憶列。該非揮發性記憶體經配置以因應於該命令，儲存來自該第一記憶列的一第一有效資料及來自該第二記憶列的一第二有效資料。該控制器更經配置以因應於離開該省電模式的一命令，進行一該第二移動以將該第一有效資料及該第二有效資料從該非揮發性記憶體移回該第一記憶列。在該第二移動之後，該控制器更經配置以准許該第一記憶列在其上執行一局部自更新操作，以及防止該第二記憶列在其上執行該局部自更新操作。
在一些實施例中，在該第二移動之後，該控制器更經配置以准許該第一記憶列被存取。
本揭露另提供一混合記憶體系統，包括：一揮發性記憶體以及一非揮發性記憶體。該揮發性記憶體包括一第一記憶列及一第二記憶列。該非揮發性記憶體經配置以因應於進入一省電模式的一命令，將來自該第一記憶列的一第一有效資料及來自該第二記憶列的一第二有效資料儲存在該非揮發性記憶體中。該控制器經配置以因應於離開該省電模式的一命令，將該第一有效資料及該第二有效資料之兩者移到該第一記憶列。該控制器經配置以因應於該命令，防止該第二記憶列的該第二有效資料被存取。
在一些實施例中，該控制器更經配置以防止該第二記憶列在其上執行一局部自更新操作。
本揭露另提供一種操作方法，包括：在一揮發性記憶體中儲存一資料；因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到一非揮發性記憶體；以及在該第一移動之後，防止該揮發性記憶體在其上執行一自更新操作。
在一些實施例中，該操作方法更包括：在該揮發性記憶體中儲存一有效資料；以及因應於該命令，將該有效資料從該揮發性記憶體移到該非揮發性記憶體；以及在該第一移動之後，防止該揮發性記憶體在其上執行一自更新操作。
在一些實施例中，該操作方法更包括：在該第一移動之後，防止該揮發性記憶體在其上執行一自更新操作。
在一些實施例中，該操作方法更包括：(1)透過一第一更新區儲存一第一數量的一第一有效資料；(2)透過一第二更新區儲存一第二數量的一第二有效資料，其中該第二數量小於該第一數量；(3)因應於該命令，進行一第一移動以僅將該第二有效資料移到該非揮發性記憶體；以及(4)在該第一移動之後，防止該第二更新區在其上執行一局部自更新操作。
在一些實施例中，該操作方法更包括：在該該第一移動之後，准許該第一更新區在其上執行該局部自更新操作。
在一些實施例中，該操作方法更包括：因應於該命令，將來自該揮發性記憶體的一記憶列的一有效資料儲存到該非揮發性記憶體；因應於離開該省電模式的一命令，進行一第二移動以將該有效資料從該非揮發性記憶體移回該揮發性記憶體；以及在該第二移動之後，防止該記憶列在其上執行一局部自更新操作，其中在該第二移動之後，該記憶列不儲存該有效資料。
在一些實施例中，該操作方法更包括：在該第二移動之後，防止該第二記憶列的該第二有效資料被存取。
在一些實施例中，該操作方法，更包括：因應於該命令，儲存來自該揮發性記憶體的一第一記憶列的一有效資料到該非揮發性記憶體；因應於該命令，儲存來自該揮發性記憶體的一第二記憶列的一有效資料到該非揮發性記憶體；因應於離開該省電模式的一命令，進行該第二移動以將該第一有效資料及該第二有效資料從該非揮發性記憶體移回該第一記憶列；以及在該第二移動之後，准許該第一記憶列在其上執行一局部自更新操作，以及防止該第二記憶列在其上執行該局部自更新操作。
在本揭露中，因為揮發性記憶體在省電模式下禁能(disable)，而資料完整性卻仍然維持，因此在該省電模式下，揮發性記憶體的功率消耗是相對有效率地。相對地，在一些現有的動態隨機存取記憶體中，於一省電模式下，仍然需要在該動態隨機存取記憶體上執行一自更新操作以維護資料完整性。因此，動態隨機存取記憶體的功率消耗是相對無效率地。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1是一示意圖，例示本揭露實施例之混合記憶體系統10。參照圖1，混合記憶體系統10包括非揮發性記憶體12、揮發性記憶體14、更新元件16、存取元件17以及控制器18。在本實施例中，混合記憶體系統10整合在一元件中，且被封裝在一殼體中。但是，本揭露不限於此。
非揮發性記憶體12經配置以儲存資料。在一實施例中，非揮發性記憶體12包括一NAND型快閃記憶體。在一些實施例中，非揮發性記憶體12包括唯讀記憶體(read-only memory，ROM)、可程式化唯讀記憶體(programmable read-only memory，PROM)、可抹除可程式化唯讀記憶體(erasable programmable read-only memory，EPROM)或電子抹除式可複寫唯讀記憶體(electrically erasable programmable read-only memory，EEPROM)。
揮發性記憶體14經配置以儲存資料。在本實施例中，揮發性記憶體14包括一動態隨機存取記憶體(dynamic random access memory，DRAM)。揮發性記憶體14包括一記憶體陣列。該記憶體陣列包括複數個記憶胞140。記憶胞140經配置以儲存資料。除了記憶胞140，該記憶體陣列更包括複數個字元線(WL至WLn)和複數個位元線(BL1至BLm)，其中n和m是正整數。字元線(WL1至WLn)和位元線(BL1至BLm)經配置以控制關聯記憶胞140的操作。記憶胞140在一單個列中，字元線經配置以存取這些記憶胞140，這些記憶胞140可一起被視為是一個記憶列。但是，本揭露不限於此。
更新元件16經配置以對揮發性記憶體14執行一自更新操作。該自更新操作指的是更新元件16執行一更新操作（例如使用一內部更新計數器）。更新元件16不需從混合記憶體系統10外的一處理器來得到一更新要求以執行該自更新操作。混合記憶體系統10中的更新元件16和/或其他元件可自行產生執行該自更新操作所需的任何資訊。此外，更新元件16是以一種方式更新揮發性記憶體14，例如，從記憶胞140讀取一電荷，並立即將該電荷寫回記憶胞140中。但是，本揭露不限於此。該更新操作可更包括其他細部的操作。
存取元件17連接到更新元件16及揮發性記憶體14，經配置以存取揮發性記憶體14以得到儲存在揮發性記憶體14的資料。
控制器18連接到更新元件16及非揮發性記憶體12，經配置以控制更新元件16及存取元件17。特別的是，控制器18經配置以控制非揮發性記憶體12和揮發性記憶體14之間的資料移動。
在操作期間，控制器18接收進入一省電模式的一命令，因應於該命令進行一移動，將儲存在揮發性記憶體14中的資料從揮發性記憶體14移到非揮發性記憶體12。
在一省電模式下，一更新元件通常被要求在一揮發性記憶體上執行一自更新操作以維護資料完整性。
由於將該資料從揮發性記憶體14移到非揮發性記憶體12，因此沒有資料儲存在揮發性記憶體14中。因此，不再需要在揮發性記憶體14上執行該自更新操作以維護資料完整性。因此，在該移動之後，藉由禁能揮發性記憶體14上的該自更新功能，特別是在該省電模式下，控制器18防止揮發性記憶體14在其上執行該自更新操作。
在本揭露中，因為揮發性記憶體14在省電模式下禁能，因此在該省電模式下，揮發性記憶體14的功率消耗是相對有效率地。
在一些現有的動態隨機存取記憶體中，在一省電模式下，仍然需要在該動態隨機存取記憶體（揮發性記憶體）上執行一自更新操作以維護資料完整性。因此，動態隨機存取記憶體的功率消耗是相對無效率地。
圖2是一流程圖，例示本揭露實施例之混合記憶體系統的操作方法20。參照圖2，操作方法20包括操作22和操作24。
操作方法20從操作22開始，其中因應於進入一省電模式的一命令，進行一移動將儲存在一揮發性記憶體的資料從該揮發性記憶體移到一非揮發性記憶體。
操作方法20進行操作24，其中在該移動之後，特別是在該省電模式下，防止該揮發性記憶體在其上執行一自更新操作。
操作方法20僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法20之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，在省電模式下，採用操作方法20之混合記憶體系統的功率消耗是相對有效率地。
圖3是一示意圖，例示本揭露實施例圖1之混合記憶體系統10在一方案中之操作。參照圖3，在該方案中，揮發性記憶體14儲存包括有效資料140及無效資料142的一資料。在本實施例中，有效資料140指的是將會被控制器18或電連接到混合記憶體系統10的一外部處理器(未示出)使用的資料。相反地，無效資料142指的是將不會被使用的資料。但是，本揭露不限於此。在其他實施例中，可以在有另外適當的基礎上分類一有效資料及一無效資料。
在操作中，控制器18根據該外部處理器提供的該資訊，從該資料中識別出有效資料140。
圖4是一示意圖，例示本揭露實施例在圖3的方案中，從揮發性記憶體14到非揮發性記憶體12的一移動操作。參照圖4，在識別之後，控制器18因應於該命令，將有效資料140從揮發性記憶體14移到非揮發性記憶體12。
因為僅有效資料140被移動(亦即，無效資料142沒有被移動)，揮發性記憶體14的功率消耗是相對有效率地。
圖5是一示意圖，例示本揭露實施例在圖3該方案中的禁能操作。參照圖5，在該移動之後，藉由禁能揮發性記憶體14，特別是在該省電模式下，控制器18防止揮發性記憶體14在其上執行該自更新操作。
在省電模式下，沒有該自更新操作，無效資料142最終將被丟掉。但是，無效資料142將不被使用。因此，資料完整性不受影響。
在本揭露中，因為揮發性記憶體14在省電模式下禁能，因此在該省電模式下，揮發性記憶體14的功率消耗是相對有效率地。
圖6是一流程圖，例示本揭露實施例之混合記憶體系統的另一操作方法30。參照圖6，操作方法30包括操作32、操作34和操作36。
操作方法30從操作32開始，其中從儲存在一揮發性記憶體的資料中識別出一有效資料。
操作方法30進行操作34，其中因應於進入一省電模式的一命令，進行一移動以將該有效資料從該揮發性記憶體移到一非揮發性記憶體。
操作方法30繼續操作36，其中在該移動之後，特別是在該省電模式下，防止沒有該有效資料的該揮發性記憶體在其上執行一自更新操作。
操作方法30僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法30之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，在省電模式下，採用操作方法30之混合記憶體系統的功率消耗是相對有效率地。
圖7是一示意圖，例示本揭露實施例圖1之混合記憶體系統在另一方案中之操作。參照圖7，揮發性記憶體14包括一第一更新區40以及一第二更新區42。
第一更新區40儲存第一有效資料400、第一有效資料402和第一有效資料404。此數量的該有效資料僅作為一個範例。在一些實施例中，第一更新區40包括複數個記憶列。但是，本揭露不限於此。在一些實施例中，第一更新區40包括單個記憶列。此外，在一些實施例中，第一更新區40的該記憶列屬於單個區塊(bank)。但是，本揭露不限於此。該記憶列可以屬於不同的區塊。也就是說，第一更新區40可以包括一單個區塊、複數個區塊、一單個記憶列，或複數個記憶列。本揭露不限於如前所述的任何特定類型。
第二更新區42儲存第二有效資料402和第二有效資料422。也就是說，該第二有效資料的第二數量小於該第一有效資料的第一數量。此數量的有效資料僅作為一個範例。第二更新區42包括複數個記憶列。但是，本揭露不限於此。在一些實施例中，第二更新區42包括一單個記憶列。此外，在一些實施例中，第二更新區42的該記憶列屬於一單個區塊。但是，本揭露不限於此。該記憶列可以屬於不同的區塊。也就是說，第二更新區42可以包括一單個區塊、複數個區塊、一單個記憶列，或複數個記憶列。本揭露不限於如前所述的任何特定類型。
在操作中，控制器18根據一儲存資料記錄，判斷該第二數量小於該第一數量，其中該儲存資料記錄是由來自該外部處理器的該資訊維護。
圖8是一示意圖，例示本揭露實施例在圖7的方案中，從揮發性記憶體14到非揮發性記憶體12的一移動操作。參照圖8，控制器18因應於該命令，僅將第二有效資料420及第二有效資料422(即移動較少的第二數量)移到非揮發性記憶體12。
圖9是一示意圖，例示本揭露實施例在圖7之方案中的禁能操作。參照圖9，控制器18禁能第二更新區42，第二更新區42的有效資料420及第二有效資料422被移到非揮發性記憶體12。
圖10是一示意圖，例示本揭露實施例在圖7的方案中的局部自更新操作。參照圖10，藉由禁能第二更新區42，在移動第二有效資料420及第二有效資料422之後，控制器18防止第二更新區42在其上執行一局部自更新操作。但是，控制器14准許第一更新區40在其上執行該局部自更新操作以維護第一有效資料400、第一有效資料402和第一有效資料404的資料完整性。
在本揭露中，在省電模式下，執行一局部自更新操作以取代一自更新操作。因此，在該省電模式下，揮發性記憶體14的功率消耗是相對有效率地。
在一些現有的動態隨機存取記憶體中，在一省電模式下，動態隨機存取記憶體（揮發性記憶體）中的全部更新區需要被更新以執行一自更新操作。因此，動態隨機存取記憶體的功率消耗是相對較無效率地。
圖11是一流程圖，例示本揭露實施例之混合記憶體系統的另一操作方法50。參照圖11，操作方法50包括操作52、操作54、操作56和操作58。
操作方法50從操作52開始，其中從儲存在一第一更新區和一第二更新區中的資料中識別出一有效資料。
操作方法50進行操作54，其中判斷該第一更新區儲存比該第二更新區儲存更大量的有效資料。
操作方法50繼續操作56，其中因應於進入一省電模式的一命令，進行一移動以將該有效資料從該第二更新區移到一非揮發性記憶體。
操作方法方法50繼續操作58，其中在該移動之後，防止該第二更新區在其上執行一局部自更新操作。
操作方法50僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法50之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，在省電模式下，採用操作方法50之混合記憶體系統的功率消耗是相對有效率地。
圖12是一示意圖，例示本揭露實施例，從非揮發性記憶體14到揮發性記憶體12的另一移動操作。在適當的時候，下列參照圖12至圖14之描述和說明的操作能夠實現在在圖1所示的第一實施例、圖3至圖5所示的第二實施例及圖7至圖10所示的第三實施例的每一者之後。
參照圖12，揮發性記憶體14包括一第一記憶列60、一第二記憶列62及一第三記憶列64。
第一記憶列60包括記憶記憶空間600、602和604。
第二記憶列62包括記憶記憶空間620、622和624。
第三記憶列64包括記憶記憶空間640、642和644。
非揮發性記憶體12因應於該命令，儲存來自第一記憶列60的第一有效資料630及632、來自第二記憶列62的第二有效資料634及636以及來自第三記憶列64的第三有效資料638。
在操作中，控制器18因應於離開該省電模式的一命令，在第一記憶列60沒有足夠記憶空間以儲存更多有效資料之前，將有效資料630、634、636及638移回第一記憶列60以得到一剩餘有效資料。其次，控制器18將該剩餘有效資料移到第二記憶列62。
圖13是一示意圖，例示本揭露實施例的另一更新操作。參照圖13，更詳細地說，控制器18因應於離開該省電模式的一命令，進行一移動將第一有效資料630及632及第二有效資料634從非揮發性記憶體12移回第一記憶列60相對的記憶空間600、602以及604。
此外，控制器18因應於離開該省電模式的一命令，進行該移動以將第二有效資料636及第三有效資料638從非揮發性記憶體12移回第二記憶列62相對的記憶空間620以及622。
第三記憶列64因應於離開該省電模式的一命令不儲存來自非揮發性記憶體12的任何有效資料，其中第三記憶列64因應於進入一省電模式的一命令提供第三有效資料638。簡而言之，有效資料630、632、634、636及638集中到第一記憶列60及第二記憶列62。
在有效資料630、632,、634、636及638移回到揮發性記憶體14之後，控制器16准許第一記憶列60及第二記憶列62在其上執行一局部自更新操作，以維護有效資料630、632,、634、636及638的資料完整性。此外，控制器16防止第三記憶列64在其上執行該局部自更新操作。因此，如圖10討論的實施例中，在該省電模式下，揮發性記憶體14的功率消耗是相對有效率地。
圖14是一示意圖，例示本揭露實施例圖1之混合記憶體系統10的存取操作。參照圖14，在有效資料630、632,、634、636及638移回到揮發性記憶體14之後，控制器18准許第一記憶列60及第二記憶列62被存取，且防止第三記憶列64被存取。
為了從一記憶列存取一資料，通常需要執行許多準備操作，例如一預充電操作、一啟動操作，和/或其他操作。
在本實施例中，由第三記憶列64提供的第三有效資料638與第二有效資料636一起儲存在第二記憶列62中。當需要存取第三有效資料638時，不需要執行該準備操作以存取第三記憶列64。更詳細地說，對於原本三個記憶列60、62和64將執行的準備操作，僅對兩個記憶列60和62來執行。因此，揮發性記憶體14的存取相對有效率地。
圖15是一流程圖，例示本揭露實施例之混合記憶體系統的另一操作方法70。參照圖15，操作方法70包括操作700、操作702、操作704、操作706、操作708、操作710和操作712。
操作方法70從操作700開始，其中因應於進入一省電模式的一命令，將來自一第一記憶列的一第一有效資料儲存在一非揮發性記憶體。
操作方法70進行操作702，其中因應於該命令，將來自一第二記憶列的一第二有效資料儲存在該非揮發性記憶體。
操作方法70繼續操作704，其中因應於離開該省電模式的一命令，進行一移動以將該第一有效資料及該第二有效資料從該非揮發性記憶體移回該第一記憶列。
操作方法70進行操作706，其中在該移動之後，准許該第一記憶列在其上執行一局部自更新操作。
操作方法70繼續操作708，其中在該移動之後，防止該第二記憶列在其上執行一局部自更新操作。
操作方法70進行操作710，其中准許該第一記憶列被存取。
操作方法70繼續操作712，其中防止該第二記憶列被存取。
操作方法70僅是本揭露的一個實施例，非意圖限制申請專利範圍所定義之本揭露的精神與範圍。在操作方法70之前、期間和之後可以有額外的操作，並可替換、刪除或移動一些操作以用於此方法的另外實施例。
在本揭露中，在省電模式下，採用操作方法70之混合記憶體系統的功率消耗是相對有效率地。
在本揭露中，因為揮發性記憶體14在省電模式下禁能，因此在該省電模式下，揮發性記憶體14的功率消耗是相對有效率地。
本揭露提供一混合記憶體系統。該混合記憶體系統包括一非揮發性記憶體、一揮發性記憶體以及一控制器。該揮發性記憶體經配置以儲存一資料。該控制器經配置以因應於進入一省電模式的一命令，進行一移動以將該資料從該揮發性記憶體移到一非揮發性記憶體。在該移動之後，該控制器經配置以防止該揮發性記憶體在其上執行一自更新操作。
本揭露另提供一混合記憶體系統。該混合記憶體系統包括一揮發性記憶體以及一非揮發性記憶體。該揮發性記憶體包括一第一記憶列及一第二記憶列。該非揮發性記憶體經配置以因應於進入一省電模式的一命令，儲存來自該第一記憶列的一第一有效資料及來自該第二記憶列的一第二有效資料。該控制器經配置以因應於離開該省電模式的一命令，將該第一有效資料及該第二有效資料之兩者移到該第一記憶列。該控制器經配置以因應於該命令，防止該第二記憶列的該第二有效資料被存取。
本揭露另提供一種操作方法。該操作方法，包括：在一揮發性記憶體中儲存一資料；因應於進入一省電模式的一命令，進行一移動以將該資料從該揮發性記憶體移到一非揮發性記憶體；以及在該移動之後，防止該揮發性記憶體在其上執行一自更新操作。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10‧‧‧混合記憶體系統12‧‧‧非揮發性記憶體 14‧‧‧揮發性記憶體16‧‧‧更新元件17‧‧‧存取元件18‧‧‧控制器20‧‧‧方法32‧‧‧操作36‧‧‧操作40‧‧‧第一更新區42‧‧‧第二更新區50‧‧‧方法52‧‧‧操作54‧‧‧操作56‧‧‧操作58‧‧‧操作60‧‧‧第一記憶列62‧‧‧第二記憶列64‧‧‧第三記憶列70‧‧‧方法 140‧‧‧有效資料142‧‧‧無效資料400‧‧‧第一有效資料402‧‧‧第一有效資料404‧‧‧第一有效資料420‧‧‧第二有效資料422‧‧‧第二有效資料600‧‧‧記憶空間602‧‧‧記憶空間620‧‧‧記憶空間622‧‧‧記憶空間624‧‧‧記憶空間630‧‧‧有效資料632‧‧‧有效資料634‧‧‧有效資料636‧‧‧有效資料638‧‧‧有效資料640‧‧‧記憶空間642‧‧‧記憶空間644‧‧‧記憶空間702‧‧‧操作704‧‧‧操作706‧‧‧操作BL1…BLm‧‧‧位元線WL1…WLn‧‧‧字元線
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是一示意圖，例示本揭露實施例之混合記憶體系統； 圖2是一流程圖，例示本揭露實施例之混合記憶體系統的操作方法； 圖3是一示意圖，例示本揭露實施例圖1之混合記憶體系統在一方案中之操作； 圖4是一示意圖，例示本揭露實施例在圖3的方案中，從揮發性記憶體到非揮發性記憶體的移動操作； 圖5是一示意圖，例示本揭露實施例在圖3之方案中的禁能操作； 圖6是一流程圖，例示本揭露實施例之混合記憶體系統的另一操作方法； 圖7是一示意圖，例示本揭露實施例圖1之混合記憶體系統在另一方案中之操作； 圖8是一示意圖，例示本揭露實施例在圖7的方案中，從揮發性記憶體到非揮發性記憶體的移動操作； 圖9是一示意圖，例示本揭露實施例在圖7之方案中的禁能操作； 圖10是一示意圖，例示本揭露實施例在圖7的方案中的局部自更新操作； 圖11是一流程圖，例示本揭露實施例之混合記憶體系統的另一操作方法； 圖12是一示意圖，例示本揭露實施例，從非揮發性記憶體到揮發性記憶體的另一移動操作； 圖13是一示意圖，例示本揭露實施例的另一更新操作； 圖14是一示意圖，例示本揭露實施例在圖1之混合記憶體系統的存取操作；以及 圖15是一流程圖，例示本揭露實施例之混合記憶體系統的另一操作方法。
10‧‧‧混合記憶體系統(hybrid memory system)
12‧‧‧非揮發性記憶體(non-volatile memory)
14‧‧‧揮發性記憶體(volatile memory)
16‧‧‧更新元件
17‧‧‧存取元件
18‧‧‧控制器
140‧‧‧有效資料
BL1...BLm‧‧‧位元線
WL1...WLn‧‧‧字元線

Claims (10)

  1. 一種混合記憶體系統(hybrid memory system)，包括：一非揮發性記憶體(non-volatile memory)；一揮發性記憶體(volatile memory)，經配置以儲存一資料；以及一控制器，經配置以因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到該非揮發性記憶體，以及在該第一移動之後防止該揮發性記憶體在其上執行一自更新操作；其中該揮發性記憶體包括：一第一更新區，經配置以儲存一第一數量的一第一有效資料；以及一第二更新區，經配置以儲存一第二數量的一第二有效資料，其中該第二數量小於該第一數量；其中該控制器更經配置以因應於該命令，進行該第一移動以僅將該第二有效資料移到該非揮發性記憶體，以及在該第一移動之後，防止該第二更新區在其上執行一局部自更新操作；其中該控制器更經配置以在該第一移動之後，准許該第一更新區在在其上執行該局部自更新操作。
  2. 一種混合記憶體系統(hybrid memory system)，包括：一非揮發性記憶體(non-volatile memory)；一揮發性記憶體(volatile memory)，經配置以儲存一資料；以及一控制器，經配置以因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到該非揮發性記憶體，以及在該第一 移動之後防止該揮發性記憶體在其上執行一自更新操作；其中該揮發性記憶體包括：一第一更新區，經配置以儲存一第一數量的一第一有效資料；以及一第二更新區，經配置以儲存一第二數量的一第二有效資料，其中該第二數量小於該第一數量；其中該控制器更經配置以因應於該命令，進行該第一移動以僅將該第二有效資料移到該非揮發性記憶體，以及在該第一移動之後，防止該第二更新區在其上執行一局部自更新操作；其中該揮發性記憶體包括一記憶列，其中該非揮發性記憶體經配置以因應於該命令，儲存來自該記憶列的一有效資料，其中該控制器更經配置以因應於離開該省電模式的一命令，進行一第二移動以將該有效資料從該非揮發性記憶體移回該揮發性記憶體，其中該記憶列在該第二移動之後，不儲存該有效資料，以及其中該控制器更經配置以在該第二移動之後，防止該記憶列在其上執行一局部自更新操作。
  3. 一種混合記憶體系統(hybrid memory system)，包括：一非揮發性記憶體(non-volatile memory)；一揮發性記憶體(volatile memory)，經配置以儲存一資料；以及一控制器，經配置以因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到該非揮發性記憶體，以及在該第一移動之後防止該揮發性記憶體在其上執行一自更新操作； 其中該揮發性記憶體包括：一第一更新區，經配置以儲存一第一數量的一第一有效資料；以及一第二更新區，經配置以儲存一第二數量的一第二有效資料，其中該第二數量小於該第一數量；其中該控制器更經配置以因應於該命令，進行該第一移動以僅將該第二有效資料移到該非揮發性記憶體，以及在該第一移動之後，防止該第二更新區在其上執行一局部自更新操作；其中該揮發性記憶體包括一第一記憶列及一第二記憶列，其中該非揮發性記憶體經配置以因應於該命令，儲存來自該第一記憶列的一第一有效資料及來自該第二記憶列的一第二有效資料，其中該控制器更經配置以因應於離開該省電模式的一命令，進行一第二移動以將該第一有效資料及該第二有效資料從該非揮發性記憶體移回該第一記憶列，以及其中在該第二移動之後，該控制器更經配置以准許該第一記憶列在其上執行一局部自更新操作，以及防止該第二記憶列在其上執行該局部自更新操作。
  4. 如請求項3所述的混合記憶體系統，其中在該第二移動之後，該控制器更經配置以准許該第一記憶列被存取。
  5. 一種混合記憶體系統，包括：一揮發性記憶體，包括一第一記憶列及一第二記憶列；一非揮發性記憶體，經配置以因應於進入一省電模式的一命令，儲 存來自該第一記憶列的一第一有效資料及來自該第二記憶列的一第二有效資料；以及一控制器，經配置以因應於離開該省電模式的一命令，將該第一有效資料及該第二有效資料之兩者移到該第一記憶列，以及因應於離開該省電模式的該命令，防止該第二記憶列的該第二有效資料被存取。
  6. 如請求項5所述的混合記憶體系統，其中該控制器更經配置以防止該第二記憶列在其上執行一局部自更新操作。
  7. 一種操作方法，包括：在一揮發性記憶體中儲存一資料；因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到一非揮發性記憶體；以及在該第一移動之後，防止該揮發性記憶體在其上執行一自更新操作。透過一第一更新區儲存一第一數量的一第一有效資料；透過一第二更新區儲存一第二數量的一第二有效資料，其中該第二數量小於該第一數量；因應於該命令，進行該第一移動以僅將該第二有效資料移到該非揮發性記憶體；以及在該第一移動之後，防止該第二更新區在其上執行一局部自更新操作； 在該第一移動之後，准許該第一更新區在其上執行該局部自更新操作。
  8. 一種操作方法，包括：在一揮發性記憶體中儲存一資料；因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到一非揮發性記憶體；以及在該第一移動之後，防止該揮發性記憶體在其上執行一自更新操作；因應於該命令，將來自該揮發性記憶體的一記憶列的一有效資料儲存到該非揮發性記憶體；因應於離開該省電模式的一命令，進行一第二移動將該有效資料從該非揮發性記憶體移回該揮發性記憶體；以及在該第二移動之後，防止該記憶列在其上執行一局部自更新操作，其中在該第二移動之後，該記憶列不儲存該有效資料。
  9. 如請求項8所述的操作方法，更包括：在該第二移動之後，防止該記憶列的該有效資料被存取。
  10. 一種操作方法，包括：在一揮發性記憶體中儲存一資料；因應於進入一省電模式的一命令，進行一第一移動以將該資料從該揮發性記憶體移到一非揮發性記憶體；以及 在該第一移動之後，防止該揮發性記憶體在其上執行一自更新操作；因應於該命令，將來自該揮發性記憶體的一第一記憶列的一第一有效資料儲存在該非揮發性記憶體；因應於該命令，將來自該揮發性記憶體的一第二記憶列的一第二有效資料儲存在該非揮發性記憶體；因應於離開該省電模式的一命令，進行一第二移動以將該第一有效資料及該第二有效資料從該非揮發性記憶體移回該第一記憶列；以及在該第二移動之後，准許該第一記憶列在其上執行一局部自更新操作，以及防止該第二記憶列在其上執行該局部自更新操作。
TW107123353A 2017-12-22 2018-07-05 混合記憶體系統及其操作方法 TWI687929B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762609641P 2017-12-22 2017-12-22
US62/609,641 2017-12-22
US15/900,013 US10437499B2 (en) 2017-12-22 2018-02-20 Hybrid memory system and method of operating the same
US15/900,013 2018-02-20

Publications (2)

Publication Number Publication Date
TW201928974A TW201928974A (zh) 2019-07-16
TWI687929B true TWI687929B (zh) 2020-03-11

Family

ID=66950298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107123353A TWI687929B (zh) 2017-12-22 2018-07-05 混合記憶體系統及其操作方法

Country Status (3)

Country Link
US (1) US10437499B2 (zh)
CN (1) CN109960465B (zh)
TW (1) TWI687929B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020030875A (ja) * 2018-08-23 2020-02-27 キオクシア株式会社 メモリシステム
KR102813197B1 (ko) * 2019-10-01 2025-05-27 삼성전자주식회사 비휘발성 메모리 장치의 초기화 제어 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11449346B2 (en) * 2019-12-18 2022-09-20 Advanced Micro Devices, Inc. System and method for providing system level sleep state power savings
US12450013B1 (en) 2024-04-23 2025-10-21 SanDisk Technologies, Inc. External storage device supported host RAM expansion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027989A1 (en) * 2007-07-26 2009-01-29 Qualcomm Incorporated System and Method to Reduce Dynamic Ram Power Consumption via the use of Valid Data Indicators
US20100274960A1 (en) * 2009-04-24 2010-10-28 Lee Kun-Bin Memory control method of memory device and memory control system thereof
US20140192583A1 (en) * 2005-06-24 2014-07-10 Suresh Natarajan Rajan Configurable memory circuit system and method
US20140304475A1 (en) * 2011-12-20 2014-10-09 Raj K Ramanujan Dynamic partial power down of memory-side cache in a 2-level memory hierarchy

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
CN106406492B (zh) * 2015-07-30 2019-10-25 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
US10268405B2 (en) * 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140192583A1 (en) * 2005-06-24 2014-07-10 Suresh Natarajan Rajan Configurable memory circuit system and method
US20090027989A1 (en) * 2007-07-26 2009-01-29 Qualcomm Incorporated System and Method to Reduce Dynamic Ram Power Consumption via the use of Valid Data Indicators
US20100274960A1 (en) * 2009-04-24 2010-10-28 Lee Kun-Bin Memory control method of memory device and memory control system thereof
US20140304475A1 (en) * 2011-12-20 2014-10-09 Raj K Ramanujan Dynamic partial power down of memory-side cache in a 2-level memory hierarchy

Also Published As

Publication number Publication date
TW201928974A (zh) 2019-07-16
CN109960465B (zh) 2022-07-26
US10437499B2 (en) 2019-10-08
CN109960465A (zh) 2019-07-02
US20190196733A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
US9208878B2 (en) Non-volatile memory based on retention modulation
TWI687929B (zh) 混合記憶體系統及其操作方法
US11742013B2 (en) Apparatus and method for controlling erasing data in ferroelectric memory cells
TWI668692B (zh) 動態隨機存取記憶體
JP2008146687A (ja) 半導体記憶装置
JP2005071563A (ja) 不揮発性ダイナミックランダムアクセスメモリの駆動回路及び駆動方法
US7038943B2 (en) Memory array having 2T memory cells
JP6746522B2 (ja) 半導体記憶装置
TWI680457B (zh) 動態隨機存取記憶體及其操作方法
JP5102812B2 (ja) 不揮発性ダイナミックランダムアクセスメモリの駆動方法
US10269406B2 (en) Adaptive refreshing and read voltage control scheme for a memory device such as an FeDRAM
TWI668693B (zh) 動態隨機存取記憶體及其操作方法
US20160365134A1 (en) Memory system
TWI722278B (zh) 動態隨機存取記憶體及其操作方法
TWI644315B (zh) 動態隨機存取記憶體及其操作方法
US10698609B2 (en) Memory system and operating method of a memory system
TWI680372B (zh) 動態隨機存取記憶體及其操作方法
TWI660270B (zh) 動態隨機存取記憶體及其操作方法
TWI652674B (zh) 動態隨機存取記憶體
JP2015191676A (ja) 半導体装置
JP2001273768A (ja) 半導体記憶装置
TW201913393A (zh) 動態隨機存取記憶體及其操作方法
CN110703993A (zh) 一种用于短时非易失性存储器的数据刷新方法