TW201913393A - 動態隨機存取記憶體及其操作方法 - Google Patents
動態隨機存取記憶體及其操作方法 Download PDFInfo
- Publication number
- TW201913393A TW201913393A TW107106034A TW107106034A TW201913393A TW 201913393 A TW201913393 A TW 201913393A TW 107106034 A TW107106034 A TW 107106034A TW 107106034 A TW107106034 A TW 107106034A TW 201913393 A TW201913393 A TW 201913393A
- Authority
- TW
- Taiwan
- Prior art keywords
- update unit
- valid data
- update
- unit
- control element
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本揭露提供一種動態隨機存取記憶體(dynamic random access memory,DRAM)及其操作方法。該DRAM包括一第一更新單元、一第二更新單元、一控制元件。該第一更新單元具有一第一數量的有效資料。該第二更新單元具有一第二數量的有效資料,其中該第二數量的有效資料小於該第一數量的有效資料。該控制元件經配置以判斷出該第一更新單元具有比該第二更新單元更多量的有效資料、將該第二更新單元的有效資料移動到該第一更新單元、並且停止更新有效資料在之前已被移動到該第一更新單元的該第二更新單元。
Description
本申請案主張2017年8月23日申請之美國正式申請案第15/684,524號的優先權及益處,該美國正式申請案之內容以全文引用之方式併入本文中。 本揭露係關於一種動態隨機存取記憶體及其操作方法,尤其係指動態隨機存取記憶體的儲存操作方法。
動態隨機存取記憶體(dynamic random access memory,DRAM)是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料儲存在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體(n-type metal-oxide-semiconductor,NMOS)電晶體和單個電容器。如果電荷儲存在電容器中,則根據所使用的慣例,該單元被稱為儲存邏輯高。如果不存在電荷,則稱該單元儲存邏輯低。由於電容器中的電荷隨時間消耗,因此DRAM系統需要額外的更新電路來週期性地更新儲存在電容器中的電荷。由於電容器只能儲存非常有限的電荷量,為了快速區分邏輯1和邏輯0之間的差異,通常每個位元使用兩個位元線(bit line,BL),其中位元線對中的第一位被稱為位線真(bit line true,BLT),另一個是位元線補數(bit line complement,BLC)。單個NMOS電晶體的閘極由字元線(word line,WL)控制。 上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例中,提供一種動態隨機存取記憶體(dynamic random access memory,DRAM)。該DRAM包括一第一更新單元、一第二更新單元、一控制元件。該第一更新單元具有一第一數量的有效資料。該第二更新單元具有一第二數量的有效資料,其中該第二數量的有效資料小於該第一數量的有效資料。該控制元件經配置以判斷出該第一更新單元具有比該第二更新單元更多量的有效資料、將該第二更新單元的有效資料移動到該第一更新單元、並且停止更新有效資料在之前已被移動到該第一更新單元的該第二更新單元。 在本揭露的一些實施例中,該控制元件經配置以繼續更新該第一更新單元,其中該第一更新單元儲存一被移動的有效資料,其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料。 在本揭露的一些實施例中,該控制元件經配置以,藉由向該第一更新單元提供相同於該第二更新單元的有效資料,將該第二更新單元的有效資料移動到該第一更新單元。 在本揭露的一些實施例中,該控制元件經配置以,在更新該第二更新單元的期間,將該第二更新單元的有效資料移動到該第一更新單元中。 在本揭露的一些實施例中,該控制元件經配置以建立一更新關係,以及當該控制元件要存取一被移動的有效資料時,基於該更新關係存取該第一更新單元,其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料,以及其中該更新關係指的是一邏輯位址及關聯於該被移動的有效資料的一更新實體位址之間的關係。 在本揭露的一些實施例中,當該控制元件建立該更新關係時,該控制元件移除一關係,該關係指的是該邏輯位址及關聯於該第二更新單元的有效資料的一初始實體位址的關係。 在本揭露的一些實施例中,該DRAM更包括一第三更新單元。該第三更新單元具有一第三數量的有效資料,其中該第二數量的有效資料大於該第三數量的有效資料。該控制元件更經配置以判斷出該第一更新單元具有最大數量的有效資料。當該控制元件判斷出該第一更新單元的容量足以儲存一全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,該控制元件將該全部的該第二更新單元的有效資料及該第三更新單元的有效資料移至該第一更新單元、停止更新該第二更新單元和第三更新單元、並繼續更新該第一更新單元。 在本揭露的一些實施例中,該DRAM更包括一第三更新單元。該第三更新單元具有一第三數量的有效資料,其中該第二數量的有效資料大於該第三數量的有效資料。該控制元件更經配置以判斷出該第一更新單元具有最大數量的有效資料,以及該第二更新單元具有次大數量的有效資料。當該控制元件判斷出該第一更新單元具有足夠的容量來儲存僅有一全部的該第三更新單元的有效資料時,該控制元件將該全部的該第三更新單元的有效資料移動到該第一更新單元、停止更新該第三更新單元、以及繼續更新該第一更新單元和該第二更新單元。 在本揭露的一些實施例中,該DRAM更包括一第三更新單元。該第三更新單元具有一第三數量的有效資料,其中該第三數量的有效資料小於該第二數量的有效資料。該控制元件更經配置以判斷出該第一更新單元具有最大數量的有效資料,以及該第二更新單元具有次大數量的有效資料。當該控制元件判斷該第一更新單元的容量不足以儲存僅一全部的該第三更新單元的有效資料時,該控制元件將該全部的該第三更新單元的有效資料的一部分移入該第一更新單元、將該全部的該第三更新單元的有效資料的一剩餘部分移入該第二更新單元、停止更新該第三更新單元、繼續更新該第一更新單元和該第二更新單元。 本揭露之另一實施例中,提供一種動態隨機存取記憶體(dynamic random access memory,DRAM)。該DRAM包括一第一更新單元、一第二更新單元、一第三更新單元、一控制元件。該第一更新單元具有一第一數量的有效資料。該第二更新單元具有一第二數量的有效資料。該第三更新單元具有一第三數量的有效資料。該控制元件,經配置以,基於該第一數量、該第二數量和該第三數量,判斷出該第一更新單元、該第二更新單元和該第三更新單元中的哪一個做為一目的地更新單元,其中另外兩個更新單元的有效資料被移動至該目的地更新單元;經配置以,基於該第一數量、該第二數量和該第三數量,判斷該另外兩個更新單元中的一者的有效資料相較於該另外兩個更新單元中的另一者具有被移動至該目的地更新單元的一較高優先權;經配置以,基於該等判斷,對該第一更新單元、該第二更新單元和該第三更新單元執行一集中操作;經配置以繼續更新該目的地更新單元;以及,經配置以停止更新未被識別為該目標更新單元的該另外兩個更新單元。 在本揭露的一些實施例中,當該第一數量的有效資料大於該第二數量的有效資料與該第三數量的有效資料時,該控制元件判斷該第一更新單元為該目的地更新單元。 在本揭露的一些實施例中,當該第二數量的有效資料大於該第三數量的有效資料時,該控制元件判斷該第三更新單元的有效資料的優先權高於該第二更新單元的有效資料。 本揭露之又另一實施例中,提供一種動態隨機存取記憶體(dynamic random access memory,DRAM)的操作方法。該操作方法包括:判斷出一第一更新單元具有比一第二更新單元更多的有效資料量;將該第二更新單元的有效資料移動到該第一更新單元;以及停止更新其有效資料被移動到該第一更新單元的該第二更新單元。 在本揭露的一些實施例中,該操作方法更包括:更新該第一更新單元,該第一更新單元儲存一被移動的有效資料,其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料。 在本揭露的一些實施例中,將該第二更新單元的有效資料移動到該第一更新單元的該操作包括:藉由向該第一更新單元提供相同於該第二更新單元的有效資料,將該第二更新單元的有效資料移動到該第一更新單元。 在本揭露的一些實施例中,將該第二更新單元的有效資料移動到該第一更新單元的該操作包括:在更新該第二更新單元的期間,將該第二更新單元的有效資料移動到該第一更新單元中。 在本揭露的一些實施例中,操作方法更包括:建立一更新關係;以及當要存取一被移動的有效資料時,基於該更新關係存取該第一更新單元,其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料,以及其中該更新關係指的是一邏輯位址及關聯於該被移動的有效資料的一更新實體位址之間的關係。 在本揭露的一些實施例中,該操作方法更包括:判斷出該第一更新單元具有最大數量的有效資料;當判斷出該第一更新單元的容量足以儲存一全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,將該全部的該第二更新單元的有效資料及該第三更新單元的有效資料移至該第一更新單元;當判斷出該第一更新單元的容量足以儲存該全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,停止更新該第二更新單元和第三更新單元;以及當判斷出該第一更新單元的容量足以儲存該全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,繼續更新該第一更新單元。 在本揭露的一些實施例中,該操作方法,更包括:判斷出該第一更新單元具有最大數量的有效資料;判斷出該第二更新單元具有次大數量的有效資料;當判斷出該第一更新單元具有足夠的容量來儲存僅有一全部的該第三更新單元的有效資料時,將該全部的該第三更新單元的有效資料移動到該第一更新單元;當判斷出該第一更新單元具有足夠的容量來儲存僅有該全部的該第三更新單元的有效資料時,停止更新該第三更新單元;以及當判斷出該第一更新單元具有足夠的容量來儲存僅有該全部的該第三更新單元的有效資料時,繼續更新該第一更新單元和該第二更新單元。 在本揭露的一些實施例中,該操作方法更包括:判斷出該第一更新單元具有最大數量的有效資料;判斷出該第二更新單元具有次大數量的有效資料;當判斷該第一更新單元的容量不足以儲存僅一全部的該第三更新單元的有效資料時,將該全部有效資料的一部分移入該第一更新單元;當判斷該第一更新單元的容量不足以儲存該全部的該第三更新單元的有效資料時,將該全部有效資料的一剩餘部分移入該第二更新單元;以及當判斷該第一更新單元的容量不足以儲存該全部的該第三更新單元的有效資料時,繼續更新該第一更新單元和該第二更新單元。 在本揭露中,該控制元件能夠將來自該第二更新單元和該第三更新單元的有效資料集中到該第一更新單元。完成該集中操作後,該控制元件停止更新不再儲存有效資料的該第二更新單元和該第三更新單元。結果,記憶體元件具有較佳的功率消耗。此外,該控制元件還可以確定哪個更新單元具有較高優先權以作為一目的地更新單元,並且能夠確定哪個更新單元的有效資料具有被集中到目的地更新單元的更高的優先權。如此,執行相對較少的寫入和讀取操作。因此,記憶體元件具有較佳的功率消耗。 在一些現有DRAM元件中,DRAM元件的DRAM控制器不能執行集中操作,並且儘管DRAM元件處於省電模式,DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新單元。結果,現有DRAM元件具有較差的功率消耗。 上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式,說明本揭露之實施例,然而本揭露並不受限於該實施例。此外,以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性,然而並非每一實施例必須包含該特定特徵、結構或是特性。再者,重複使用「在實施例中」一語並非必須指相同實施例,然而可為相同實施例。 為了使得本揭露可被完全理解,以下說明提供詳細的步驟與結構。顯然,本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外,已知的結構與步驟不再詳述,以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而,除了實施方式之外,本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容,而是由申請專利範圍定義。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性,然而並非每一實施例必須包含該特定特徵、結構或是特性。再者,重複使用「在實施例中」一語並非必須指相同實施例,然而可為相同實施例。 為了使得本揭露可被完全理解,以下說明提供詳細的步驟與結構。顯然,本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外,已知的結構與步驟不再詳述,以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而,除了實施方式之外,本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容,而是由申請專利範圍定義。 圖1是根據本揭露的一實施例的一動態隨機存取記憶體(dynamic random access memory,DRAM)系統10的方塊示意圖。參照圖1,DRAM系統10包括一處理器12及一記憶體元件14。記憶體元件14可受控於處理器12。在一實施例中,處理器12包括中央處理單元(central processing unit,CPU)或計算模組的一部分。 記憶體元件14包括一控制元件16、一第一更新單元18、一第二更新單元19。第一更新單元18及第二更新單元19可受控於控制元件16。在一實施例中,控制元件16放置在記憶體元件14之外,或者與處理器12積體在一起。 第一更新單元18用於儲存資料。更詳細地說,第一更新單元18包括列180、182、184和186,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列180、182、184和186中的每一列可受控於控制元件16。為了便於討論,在下面的上下文中,當聲明一列儲存資料時,這樣的聲明意味著該列的記憶胞儲存資料。以列180為例,列180和其相關的記憶胞之間的電路結構、連接和操作是眾所周知的。因此,這裡省略詳細的描述。在本揭露中,第一更新單元18包括比一個更多的列。然而,本揭露不限於此。在一些實施例中,第一更新單元18包括單一個列。另外,在本實施例中,列180、182、184和186被佈置在記憶體元件14的同一記憶庫(bank)中。然而,本揭露不限於此。 第二更新單元19用於儲存資料。更詳細地說,第二更新單元19包括列190、192、194和196,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列190、192、194和196中的每一列可受控於控制元件16。以列190為例,列190和其相關的記憶胞之間的電路結構、連接和操作是眾所周知的。因此,這裡省略詳細的描述。在本揭露中,第二更新單元19包括比一個更多的列。然而,本揭露不限於此。在一些實施例中,第二更新單元19包括單一個列。另外,在本實施例中,列190、192、194和196被佈置在記憶體元件14的同一記憶庫(bank)中。然而,本揭露不限於此。 需要說明的是,在下面的討論中,更新單元的數量和列的數量只是一個例子。本揭露不限於此。 圖2的方塊示意圖圖式說明根據本揭露的一些實施例的圖1所示的記憶體元件10的一容量狀態。參照圖2,第一更新單元18儲存一第一數量的有效資料。更詳細地說,在第一更新單元18中,列180、182、184儲存有效資料,並且列186為可用的(available)。第二更新單元19儲存一第二數量的有效資料。更詳細地說,在第二更新單元19中,列190儲存有效資料,列192、194、196為可用的。 在本揭露中,可用的列的狀態意味著該列沒有儲存資料,或者該列儲存的資料是無效資料。 在本揭露中,記憶體元件14用於暫存資料。如果資料是一種在執行程式期間將被使用的資料,則該資料被稱為有效資料。否則,資料被稱為無效資料。 記憶體元件14無法自行判斷哪些資料是有效的或無效的。相反地,記憶體元件14,基於來自處理器12的一命令COMM,來識別資料是否有效。更詳細地,命令COMM包括關於儲存有效資料的列的位址的資訊。如此,記憶體元件14的控制元件16能夠,基於從命令COMM得到的位址,來判斷哪些資料是有效的。 圖3的方塊示意圖圖式說明根據本揭露的一些實施例的圖1的記憶體元件14,基於圖2所示的容量狀態,的一集中操作。參照圖3,控制元件16判斷出第一更新單元18儲存比第二更新單元19更大量的有效資料。接下來,控制元件16將儲存在第二更新單元19中的有效資料集中到第一更新單元18中。然而,本揭露不限於此。在一些實施例中,控制元件16將儲存在第一更新單元18中的有效資料集中到第二更新單元19。 與將有效資料量大的更新單元中儲存的有效資料集中到有效資料量小的更新單元的實施例相比,將有效資料量小的更新單元中儲存的有效資料集中到有效資料量大的更新單元,例如,需要較少的寫入操作來寫入要被集中的有效資料。結果,功率消耗相對係有效率的。 在一個實施例中,控制元件16,藉由向第一更新單元19提供相同於第二更新單元19的有效資料,將儲存在第二更新單元19的有效資料集中到第一更新單元18中。在另一實施例中,控制元件16,在更新第二更新單元19的期間,將儲存在第二更新單元19的有效資料移動到第一更新單元18中。 在一個實施例中,在資料被集中到第一更新單元18之後,控制元件16建立一更新關係,該更新關係指的是一邏輯位址及關聯於一被集中的有效資料的一更新實體位址之間的關係,其中第一更新單元18,因應於第二更新單元19的有效資料移動到第一更新單元18,儲存該被移動的有效資料。在圖3的實施例中的更新關係如下表1所示。為了便於討論,列的數字可以指代該列,或者在適當的時候可以指儲存在其中的有效資料。例如,數字190可指的是列190,或者在適當時可指的是有效資料190。 表1
LA_01代表關聯於有效資料190的一邏輯位址;以及,PA_05代表有效資料190被集中以後所儲存的列186的一實體位址。 當控制元件16要存取被集中的有效資料190時,控制元件16,基於該更新關係,來存取第一更新單元18的列186,而不是第二更新單元19的列190。 在一個實施例中,當控制元件建立該更新關係時,控制元件16移除一關係,該關係指的是該邏輯位址及關聯於第二更新單元190的有效資料的一初始實體位址的關係。在圖3的實施例中的該關係如下表2所示。 表2
LA_01代表關聯於有效資料190的該邏輯位址;以及,PA_09代表在有效資料190被集中之前儲存有效資料190的列190的初始實體位址。 圖4的方塊示意圖圖式說明根據本揭露的一些實施例的在圖3所示的該集中操作後的圖1所示的記憶體元件14的一更新操作。參照圖4,控制元件16停止更新有效資料在之前已被集中到第一更新單元18的第二更新單元19。此外,控制元件16繼續更新第一更新單元18,其中第一更新單元18儲存一被集中的有效資料,其中第一更新單元19,因應於第二更新單元19的有效資料移動到第一更新單元19,儲存該被集中的有效資料。 在本揭露中,控制元件16能夠將來自第二更新單元19的有效資料集中到第一更新單元18(或者,從第一更新單元18到第二更新單元19)。在該集中操作完成之後,控制元件16停止更新不再儲存任何有效資料的第二更新單元19。結果,記憶體元件14具有較佳的功率消耗。此外,控制元件16還能夠判斷每個更新單元(例如,第一更新單元18和第二更新單元19)中的有效資料的數量。控制元件16,基於該判斷,將儲存在第二更新單元19中的較少量的有效資料集中到儲存相對大量的有效資料的第一更新單元18中。如此,執行相對較少的寫入和讀取操作。結果,記憶體元件14更加省電。 在一些現有DRAM元件中,該些現有DRAM元件的一DRAM控制器不能執行一集中操作,並且儘管DRAM元件處於省電模式,DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新單元。結果,現有DRAM元件具有較差的功率消耗。 圖5為根據本揭露的一實施例的一種DRAM的操作方法20的流程圖。參照圖5,操作方法20包括操作22、24、26、28。操作方法20從操作22開始,判斷出一第一更新單元比一第二更新單元儲存更多數量的有效資料。操作方法20繼續操作24,儲存在該第二更新單元中的有效資料被集中到該第一更新單元中。操作方法20進行到操作26,儲存該集中有效資料的該第一更新單元被更新。操作方法20以操作28結束,有效資料被集中到該第一更新單元中的該第二更新單元被停止更新。 在本揭露中,有效資料能夠從該第二更新單元被集中到該第一更新單元。在該集中操作完成後,不再儲存任何有效資料的該第二更新單元不再被更新。結果,通過使用操作方法20來操作的一記憶體元件,該記憶體元件具有相對較高的功率效率。而且,可以判斷在每個更新單元中的有效資料的數量。因此,能將儲存在該第二更新單元中的較少量的有效資料集中到儲存相對大量的有效資料的該第一更新單元中。如此,記憶體元件更加省電。 圖6是根據本揭露的另一實施例的一動態隨機存取記憶體(dynamic random access memory,DRAM)系統30的方塊示意圖。參照圖6,DRAM系統30類似於參照圖1描述和說明的DRAM系統10,差別在於,DRAM系統30包括包含了一第一更新單元31、一第二更新單元33和一第三更新單元35的一記憶體元件34之外。 第一更新單元31用於儲存資料。更詳細地說,第一更新單元31包括列310、312、314、316、318、320、322和324,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列310、312、314、316、318、320、322和324中的每一列可受控於控制元件16。 第二更新單元33用於儲存資料。更詳細地,第二更新單元33包括列330、332、334、336、338、340、342和344,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列330、332、334、336、338、340、342和344中的每一列可受控於控制元件16。 第三更新單元35用於儲存資料。更詳細地說,第三更新單元35包括行350、352、354、356、358、360、362和364,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列350、352、354、356、358、360、362和364中的每一列可受控於控制元件16。 第一更新單元31、第二更新單元33和第三更新單元35的描述與上面圖1至圖4所描述及圖式說明的第一更新單元18和第二更新單元19類似。因此,這裡省略詳細描述。 圖7的方塊示意圖圖式說明根據本揭露的一些實施例的圖6所示的記憶體元件30的一容量狀態。參照圖7,第一更新單元31儲存第一數量的有效資料。更詳細地說,在第一更新單元31中,列310、312和314儲存有效資料,並且列316、318、320、322和324為可用的。第二更新單元33儲存第二數量的有效資料。更詳細地說,在第二更新單元33中,列330和332儲存有效資料,並且列334、336、338、340、342和344為可用的。第三更新單元35儲存第三數量的有效資料。更詳細地說,在第三更新單元35中,列350儲存有效資料,並且列352、354、356、358、360、362和364為可用的。 圖8的方塊示意圖圖式說明根據本揭露的一些實施例的圖6的記憶體元件30,基於圖7所示的容量狀態,的一集中操作。參照圖8,控制元件16判斷出第一更新單元31儲存最大數量的有效資料、第二更新單元33儲存次大數量的有效資料,並且第三更新單元35儲存最小數量的有效資料。因此,控制元件16判斷出第一更新單元31具有做為一目的地更新單元的最高優先權,並且第二更新單元33具有做為該目的地更新單元的次高優先權。更詳細地說,因為第一更新單元31具有最高優先權,所以首先將有效資料集中到第一更新單元31。接下來,如果第一更新單元31的容量不足以儲存要集中的所有有效資料,則將全部有效資料的一部分集中到具有次高優先權的第二更新單元33中。 此外,由於第二更新單元33儲存次大數量的有效資料,並且第三更新單元35儲存最小數量的有效資料,所以第三更新單元35的有效資料,比第二更新單元33的有效資料,具有被集中到目的地更新單元的更高的優先權。 在操作中,控制元件16判斷出第一更新單元31的容量足以儲存第二更新單元33和第三更新單元35中儲存的全部有效資料。因此,控制元件16將全部有效資料集中到第一更新單元31。更具體地,控制元件16分別將儲存在列350、330和332(在第二和第三更新單元33和35中)的有效資料集中到在第一更新單元31中的列320、316和318。 圖9的方塊示意圖圖式說明根據本揭露的一些實施例的在圖8所示的該集中操作後的圖6所示的記憶體元件30的一更新操作。參照圖9,控制元件16停止更新第二更新單元33和第三更新單元35,並繼續更新作為該目的地更新單元的第一更新單元31。 在本揭露中,控制元件16能夠將來自第二更新單元33和第三更新單元35的有效資料集中到第一更新單元31。在完成該集中操作之後,控制元件16停止更新第二更新單元33和第三更新單元35,其不再儲存任何有效資料。結果,記憶體元件34具有較高的功率效率。此外,控制元件16還可以判斷哪一個更新單元優先作為目的地更新單元,並且控制元件16能夠判斷哪個更新單元的有效資料具有被集中到目的地更新單元的更高的優先權。如此,執行相對較少的寫入和讀取操作。結果,記憶體元件34更加省電。 在一些現有DRAM元件中,DRAM元件的DRAM控制器不能執行集中操作,並且儘管DRAM元件處於省電模式,DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新單元。結果,現有DRAM元件具有較差的功率消耗。 圖10是根據本揭露的又另一實施例的一動態隨機存取記憶體(dynamic random access memory,DRAM)系統40的方塊示意圖。參照圖10,DRAM系統40類似於參照圖1描述和說明的DRAM系統10,除了例如DRAM系統40包括包含了一第一更新單元46、一第二更新單元47和一第三更新單元48的一記憶體元件44之外。 第一更新單元46用於儲存資料。更詳細地說,第一更新單元46包括列460、462、464、466和468,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列460、462、464、466和468中的每一列可受控於控制元件16。 第二更新單元47用於儲存資料。更詳細地說,第二更新單元47包括列470、472、474、476和478,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列470、472、474、476和478中的每一列可受控於控制元件16。 第三更新單元48用於儲存資料。更詳細地說,第三更新單元48包括列480、482、484、486和488,其中的每一列用於控制與其相關連用於儲存資料的記憶胞,並且列480、482、484、486和488中的每一列可受控於控制元件16。 第一更新單元46,第二更新單元47和第三更新單元48的描述與上面圖1至圖4所描述及圖式說明的第一更新單元18和第二更新單元19類似。因此,這裡省略詳細描述。 圖11的方塊示意圖圖式說明根據本揭露的一些實施例的圖10所示的記憶體元件40的一容量狀態。參照圖11,第一更新單元46儲存第一數量的有效資料。更詳細地說,在第一更新單元46中,列460、462、464和466儲存有效資料,並且列468為可用的。第二更新單元47儲存第二數量的有效資料。更詳細地說,在第二更新單元47中,列470、472和474儲存有效資料,而列476和478為可用的。第三更新單元48儲存第三數量的有效資料。更詳細地說,在第三更新單元48中,列480和482儲存有效資料,並且列484、486和488為可用的。 圖12的方塊示意圖圖式說明根據本揭露的一些實施例的圖10的記憶體元件40,基於圖11所示的容量狀態,的一集中操作。參照圖12,控制元件16判斷出第一更新單元46儲存最大數量的有效資料、第二更新單元47儲存次大數量的有效資料,並且第三更新單元48儲存最小數量的有效資料。因此,控制元件16判斷出第一更新單元46具有做為一目的地更新單元的最高優先權,並且第二更新單元47具有作為一目的地更新單元的次高優先權,如在圖8的實施例中所討論的。 此外,由於第二更新單元47儲存次大數量的有效資料,並且第三更新單元48儲存最小數量的有效資料,所以第三更新單元48的有效資料,比第二更新單元47的有效資料,具有被集中到目的地更新單元的更高的優先權。 在操作中,控制元件16判斷出第一更新單元46的容量不足以儲存第二更新單元47和第三更新單元48中儲存的全部有效資料。由於第三更新單元48具有被集中到目的地更新單元的更高的優先權,第二更新單元47作為目的地更新單元。據此,控制元件16將全部有效資料的一部分集中到第一更新單元46中,並將全部有效資料的剩餘部分集中到第二更新單元47中。更詳細地,控制元件16將儲存在第三更新單元48的列480的有效資料集中到第一更新單元46的列468中,並且將儲存在第三更新單元48的列482中的有效資料集中到第二更新單元47的列476中。 圖13的方塊示意圖圖式說明根據本揭露的一些實施例的在圖12所示的該集中操作後的圖10所示的記憶體元件40的一更新操作。參照圖13,控制元件16停止更新第三更新單元48,並且繼續更新作為目的地更新單元的第一更新單元46和第二更新單元47。 在本揭露中,控制元件16能夠將來自第三更新單元48的有效資料集中到第一更新單元46和第二更新單元47。在完成該集中操作之後,控制元件16停止更新不再儲存任何有效資料的第三更新單元48。結果,記憶體元件44的功率效率較高。此外,控制元件16還可以判斷哪一個更新單元優先作為目的地更新單元,並且控制元件16能夠判斷哪個更新單元的有效資料具有被集中到目的地更新單元的更高的優先權。如此,執行相對較少的寫入和讀取操作。結果,記憶體元件44更加省電。 在一些現有DRAM元件中,DRAM元件的DRAM控制器不能執行集中操作,並且儘管DRAM元件處於省電模式,DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新單元。結果,現有DRAM元件具有較差的功率消耗。 圖14為根據本揭露的另一實施例的一種DRAM的操作方法60的流程圖。參照圖14,操作方法60包括操作600、602、604、606和608。操作方法60從操作600開始,其中判斷一第一更新單元、一第二更新單元和一第三更新單元中的哪一個做為一目的地更新單元。操作方法60繼續到操作602,其中判斷另外兩個更新單元中的一者的有效資料相較於該另外兩個更新單元中的另一者具有被移動至該目的地更新單元的一較高優先權。操作方法60進行到操作604,其中基於操作600和602中的判斷對該第一更新單元、該第二更新單元和該第三更新單元執行一集中操作。操作方法60繼續到操作606,繼續更新該目的地更新單元。操作方法60以操作608結束,其中未被標識為該目的地更新單元的更新單元停止被更新。 在本揭露中,有效資料能夠被集中到一目的地更新單元中。在該集中操作完成後,只繼續更新該目標更新單元。結果,通過使用操作方法60來操作記憶體元件的一記憶體元件,該記憶體元件具有較高的功率效率。而且,可以判斷哪個更新單元的有效資料具有被集中到該目的地更新單元的更高的優先權。因此,記憶體元件的功率效率更高。 圖15為根據本揭露的又另一實施例的一種DRAM的一操作方法50的流程圖。參照圖15,操作方法50包括操作500、502、504、506、508、510、512、514、516、518、520和522。操作方法50從操作500開始,在操作500中,判斷出一第一更新單元儲存最大數量的有效資料。 操作方法50繼續到操作502,其中判斷出一第二更新單元儲存次大數量的有效資料。 操作方法50繼續到操作504,其中判斷該第一更新單元的容量是否足以儲存在該第二更新單元和該第三更新單元中儲存的全部有效資料。如果是肯定的,則操作方法50進行到操作506,其中儲存在該第二更新單元和該第三更新單元中的該全部有效資料被集中到該第一更新單元中。操作方法50進行到操作508,其中停止更新該第二更新單元及該第三更新單元。操作方法50進行到操作510,其中繼續更新該第一更新單元。 如果是否定的,則操作504進行到操作512。在操作512中,判斷該第一更新單元的容量是否足以僅儲存僅在該第三更新單元中的全部有效資料,其中該第三更新單元被判斷為儲存最小有效資料量的更新單元。如果是肯定的,則操作方法50進行到操作514,其中儲存在該第三更新單元中的全部有效資料被集中到該第一更新單元中。如果是否定的,則操作方法50進行到操作520,其中儲存在該第三更新單元中的一部分有效資料被集中到該第一更新單元中。在操作520之後,在操作522中,將儲存在該第三更新單元中的有效資料的剩餘部分集中到該第二更新單元中。 在操作516中,做為該目標更新單元的該第一更新單元和該第二更新單元繼續被更新。在操作518中,不再儲存任何有效資料的該第三更新單元被停止更新。 在本揭露中,有效資料能夠被集中到一目的地更新單元中。在該集中操作完成後,只有該目標更新單元繼續被更新。結果,通過使用操作方法50來操作記憶體元件,記憶體元件具有較高的功率效率。而且,可以判斷哪個更新單元的有效資料具有集中的更高的優先權。因此,記憶體元件的功率效率更高。 在本揭露中,控制元件16能夠將來自第二更新單元33和第三更新單元35的有效資料集中到第一更新單元31。在完成該集中操作之後,控制元件16停止更新第二更新單元33和第三更新單元35,其不再儲存任何有效資料。結果,記憶體元件34具有較高的功率效率。此外,控制元件16還可以判斷哪一個更新單元優先作為目的地更新單元,並且控制元件16能夠判斷哪個更新單元的有效資料具有將被集中的較高的優先權。如此,執行相對較少的寫入和讀取操作。結果,記憶體元件34更加省電。 在一些現有DRAM元件中,DRAM元件的DRAM控制器不能執行集中操作,並且儘管DRAM元件處於省電模式,DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新單元。結果,現有DRAM元件具有較差的功率消耗。 在本揭露之一實施例中,提供一種動態隨機存取記憶體(dynamic random access memory,DRAM)。該DRAM包括一第一更新單元、一第二更新單元、一控制元件。該第一更新單元具有一第一數量的有效資料。該第二更新單元具有一第二數量的有效資料,其中該第二數量的有效資料小於該第一數量的有效資料。該控制元件經配置以判斷出該第一更新單元具有比該第二更新單元更多量的有效資料、將該第二更新單元的有效資料移動到該第一更新單元、並且停止更新有效資料在之前已被移動到該第一更新單元的該第二更新單元。 在本揭露之另一實施例中,提供一種動態隨機存取記憶體(dynamic random access memory,DRAM)。該DRAM包括一第一更新單元、一第二更新單元、一第三更新單元、一控制元件。該第一更新單元具有一第一數量的有效資料。該第二更新單元具有一第二數量的有效資料。該第三更新單元具有一第三數量的有效資料。該控制元件,經配置以,基於該第一數量、該第二數量和該第三數量,判斷出該第一更新單元、該第二更新單元和該第三更新單元中的哪一個做為一目的地更新單元,其中另外兩個更新單元的有效資料被移動至該目的地更新單元;經配置以,基於該第一數量、該第二數量和該第三數量,判斷該另外兩個更新單元中的一者的有效資料相較於該另外兩個更新單元中的另一者具有被移動至該目的地更新單元的一較高優先權;經配置以,基於該等判斷,對該第一更新單元、該第二更新單元和該第三更新單元執行一集中操作;經配置以繼續更新該目的地更新單元;以及,經配置以停止更新未被識別為該目標更新單元的該另外兩個更新單元。 雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。 再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10‧‧‧DRAM系統
12‧‧‧處理器
14‧‧‧記憶體元件
16‧‧‧控制元件
18‧‧‧第一更新單元
19‧‧‧第二更新單元
20‧‧‧操作方法
22‧‧‧操作
24‧‧‧操作
26‧‧‧操作
28‧‧‧操作
30‧‧‧DRAM系統
31‧‧‧第一更新單元
33‧‧‧第二更新單元
34‧‧‧記憶體元件
35‧‧‧第三更新單元
44‧‧‧記憶體元件
46‧‧‧第一更新單元
47‧‧‧第二更新單元
48‧‧‧第三更新單元
50‧‧‧操作方法
60‧‧‧操作方法
180‧‧‧列
182‧‧‧列
184‧‧‧列
186‧‧‧列
190‧‧‧列
192‧‧‧列
194‧‧‧列
196‧‧‧列
310‧‧‧列
312‧‧‧列
314‧‧‧列
316‧‧‧列
318‧‧‧列
320‧‧‧列
322‧‧‧列
324‧‧‧列
330‧‧‧列
332‧‧‧列
334‧‧‧列
336‧‧‧列
338‧‧‧列
340‧‧‧列
342‧‧‧列
344‧‧‧列
350‧‧‧列
352‧‧‧列
354‧‧‧列
356‧‧‧列
358‧‧‧列
360‧‧‧列
362‧‧‧列
364‧‧‧列
460‧‧‧列
462‧‧‧列
464‧‧‧列
466‧‧‧列
468‧‧‧列
470‧‧‧列
472‧‧‧列
474‧‧‧列
476‧‧‧列
478‧‧‧列
480‧‧‧列
482‧‧‧列
484‧‧‧列
486‧‧‧列
488‧‧‧列
500‧‧‧操作
502‧‧‧操作
504‧‧‧操作
508‧‧‧操作
510‧‧‧操作
512‧‧‧操作
514‧‧‧操作
516‧‧‧操作
518‧‧‧操作
520‧‧‧操作
522‧‧‧操作
600‧‧‧操作
602‧‧‧操作
604‧‧‧操作
606‧‧‧操作
608‧‧‧操作
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。 圖1是根據本揭露的一實施例的一動態隨機存取記憶體(dynamic random access memory,DRAM)系統的方塊示意圖。 圖2的方塊示意圖圖式說明根據本揭露的一些實施例的圖1所示的記憶體元件的一容量狀態。 圖3的方塊示意圖圖式說明根據本揭露的一些實施例的圖1的記憶體元件,基於圖2所示的容量狀態,的一集中操作。 圖4的方塊示意圖圖式說明根據本揭露的一些實施例的在圖3所示的該集中操作後的圖1所示的記憶體元件的一更新操作。 圖5為根據本揭露的一實施例的一種DRAM的操作方法的流程圖。 圖6是根據本揭露的另一實施例的一動態隨機存取記憶體(dynamic random access memory,DRAM)系統的方塊示意圖。 圖7的方塊示意圖圖式說明根據本揭露的一些實施例的圖6所示的記憶體元件的一容量狀態。 圖8的方塊示意圖圖式說明根據本揭露的一些實施例的圖6的記憶體元件,基於圖7所示的容量狀態,的一集中操作。 圖9的方塊示意圖圖式說明根據本揭露的一些實施例的在圖8所示的該集中操作後的圖6所示的記憶體元件的一更新操作。 圖10是根據本揭露的又另一實施例的一動態隨機存取記憶體(dynamic random access memory,DRAM)系統的方塊示意圖。 圖11的方塊示意圖圖式說明根據本揭露的一些實施例的圖10所示的記憶體元件的一容量狀態。 圖12的方塊示意圖圖式說明根據本揭露的一些實施例的圖10的記憶體元件,基於圖11所示的容量狀態,的一集中操作。 圖13的方塊示意圖圖式說明根據本揭露的一些實施例的在圖12所示的該集中操作後的圖10所示的記憶體元件的一更新操作。 圖14為根據本揭露的另一實施例的一種DRAM的操作方法的流程圖。 圖15為根據本揭露的又另一實施例的一種DRAM的操作方法的流程圖。
Claims (20)
- 一種動態隨機存取記憶體(dynamic random access memory,DRAM),包括: 一第一更新單元,具有一第一數量的有效資料; 一第二更新單元,具有一第二數量的有效資料,其中該第二數量的有效資料小於該第一數量的有效資料;以及 一控制元件,經配置以判斷出該第一更新單元具有比該第二更新單元更多量的有效資料、將該第二更新單元的有效資料移動到該第一更新單元、並且停止更新其有效資料在之前已被移動到該第一更新單元的該第二更新單元。
- 如請求項1所述之DRAM,其中該控制元件經配置以繼續更新該第一更新單元,其中該第一更新單元儲存一被移動的有效資料,其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料。
- 如請求項1所述之DRAM,其中該控制元件經配置以,藉由向該第一更新單元提供相同於該第二更新單元的有效資料,將該第二更新單元的有效資料移動到該第一更新單元。
- 如請求項3所述之DRAM,其中該控制元件經配置以,在更新該第二更新單元的期間,將該第二更新單元的有效資料移動到該第一更新單元中。
- 如請求項1所述之DRAM,其中該控制元件經配置以建立一更新關係,以及當該控制元件要存取一被移動的有效資料時,基於該更新關係存取該第一更新單元, 其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料,以及 其中該更新關係指的是一邏輯位址及關聯於該被移動的有效資料的一更新實體位址之間的關係。
- 如請求項5所述之DRAM,其中當該控制元件建立該更新關係時,該控制元件移除一關係,該關係指的是該邏輯位址及關聯於該第二更新單元的有效資料的一初始實體位址的關係。
- 如請求項1所述之DRAM,更包括: 一第三更新單元,具有一第三數量的有效資料,其中該第二數量的有效資料大於該第三數量的有效資料, 其中該控制元件更經配置以判斷出該第一更新單元具有最大數量的有效資料, 其中當該控制元件判斷出該第一更新單元的容量足以儲存一全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,該控制元件將該全部的該第二更新單元的有效資料及該第三更新單元的有效資料移至該第一更新單元、停止更新該第二更新單元和第三更新單元、並繼續更新該第一更新單元。
- 如請求項1所述之DRAM,更包括: 一第三更新單元,具有一第三數量的有效資料,其中該第二數量的有效資料大於該第三數量的有效資料, 其中該控制元件更經配置以判斷出該第一更新單元具有最大數量的有效資料,以及該第二更新單元具有次大數量的有效資料, 其中當該控制元件判斷出該第一更新單元具有足夠的容量來儲存僅有一全部的該第三更新單元的有效資料時,該控制元件將該全部的該第三更新單元的有效資料移動到該第一更新單元、停止更新該第三更新單元、以及繼續更新該第一更新單元和該第二更新單元。
- 如請求項1所述之DRAM,更包括: 一第三更新單元,具有一第三數量的有效資料,其中該第三數量的有效資料小於該第二數量的有效資料, 其中,該控制元件更經配置以判斷出該第一更新單元具有最大數量的有效資料,以及該第二更新單元具有次大數量的有效資料, 其中當該控制元件判斷該第一更新單元的容量不足以儲存僅一全部的該第三更新單元的有效資料時,該控制元件將該全部的該第三更新單元的有效資料的一部分移入該第一更新單元、將該全部的該第三更新單元的有效資料的一剩餘部分移入該第二更新單元、停止更新該第三更新單元、繼續更新該第一更新單元和該第二更新單元。
- 一種動態隨機存取記憶體(dynamic random access memory,DRAM),包括: 一第一更新單元,具有一第一數量的有效資料; 一第二更新單元,具有一第二數量的有效資料; 一第三更新單元,具有一第三數量的有效資料;以及 一控制元件,經配置以,基於該第一數量、該第二數量和該第三數量,判斷出該第一更新單元、該第二更新單元和該第三更新單元中的哪一個做為一目的地更新單元,其中另外兩個更新單元的有效資料被移動至該目的地更新單元;經配置以,基於該第一數量、該第二數量和該第三數量,判斷該另外兩個更新單元中的一者的有效資料相較於該另外兩個更新單元中的另一者具有被移動至該目的地更新單元的一較高優先權;經配置以,基於該等判斷,對該第一更新單元、該第二更新單元和該第三更新單元執行一集中操作;經配置以繼續更新該目的地更新單元;以及,經配置以停止更新未被識別為該目標更新單元的該另外兩個更新單元。
- 如請求項10所述之DRAM,其中當該第一數量的有效資料大於該第二數量的有效資料與該第三數量的有效資料時,該控制元件判斷該第一更新單元為該目的地更新單元。
- 如請求項11所述之DRAM,其中當該第二數量的有效資料大於該第三數量的有效資料時,該控制元件判斷該第三更新單元的有效資料的優先權高於該第二更新單元的有效資料。
- 一種動態隨機存取記憶體(dynamic random access memory,DRAM)的操作方法,包括: 判斷出一第一更新單元具有比一第二更新單元更多的有效資料量; 將該第二更新單元的有效資料移動到該第一更新單元;以及 停止更新其有效資料被移動到該第一更新單元的該第二更新單元。
- 如請求項13所述之操作方法,更包括: 更新該第一更新單元,該第一更新單元儲存一被移動的有效資料,其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料。
- 如請求項13所述之操作方法,其中將該第二更新單元的有效資料移動到該第一更新單元的該操作包括: 藉由向該第一更新單元提供相同於該第二更新單元的有效資料,將該第二更新單元的有效資料移動到該第一更新單元。
- 如請求項15所述之操作方法,其中將該第二更新單元的有效資料移動到該第一更新單元的該操作包括: 在更新該第二更新單元的期間,將該第二更新單元的有效資料移動到該第一更新單元中。
- 如請求項13所述之操作方法,更包括: 建立一更新關係;以及 當要存取一被移動的有效資料時,基於該更新關係存取該第一更新單元, 其中該第一更新單元,因應於該第二更新單元的有效資料移動到該第一更新單元,儲存該被移動的有效資料,以及 其中該更新關係指的是一邏輯位址及關聯於該被移動的有效資料的一更新實體位址之間的關係。
- 如請求項13所述之操作方法,更包括: 判斷出該第一更新單元具有最大數量的有效資料; 當判斷出該第一更新單元的容量足以儲存一全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,將該全部的該第二更新單元的有效資料及該第三更新單元的有效資料移至該第一更新單元; 當判斷出該第一更新單元的容量足以儲存該全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,停止更新該第二更新單元和第三更新單元;以及 當判斷出該第一更新單元的容量足以儲存該全部的該第二更新單元的有效資料及該第三更新單元的有效資料時,繼續更新該第一更新單元。
- 如請求項13所述之操作方法,更包括: 判斷出該第一更新單元具有最大數量的有效資料; 判斷出該第二更新單元具有次大數量的有效資料; 當判斷出該第一更新單元具有足夠的容量來儲存僅有一全部的該第三更新單元的有效資料時,將該全部的該第三更新單元的有效資料移動到該第一更新單元; 當判斷出該第一更新單元具有足夠的容量來儲存僅有該全部的該第三更新單元的有效資料時,停止更新該第三更新單元;以及 當判斷出該第一更新單元具有足夠的容量來儲存僅有該全部的該第三更新單元的有效資料時,繼續更新該第一更新單元和該第二更新單元。
- 如請求項13所述之操作方法,更包括: 判斷出該第一更新單元具有最大數量的有效資料; 判斷出該第二更新單元具有次大數量的有效資料; 當判斷該第一更新單元的容量不足以儲存僅一全部的該第三更新單元的有效資料時,將該全部有效資料的一部分移入該第一更新單元; 當判斷該第一更新單元的容量不足以儲存該全部的該第三更新單元的有效資料時,將該全部有效資料的一剩餘部分移入該第二更新單元;以及 當判斷該第一更新單元的容量不足以儲存該全部的該第三更新單元的有效資料時,繼續更新該第一更新單元和該第二更新單元。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/684,524 | 2017-08-23 | ||
| US15/684,524 US20190066765A1 (en) | 2017-08-23 | 2017-08-23 | Dram and method for operating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201913393A true TW201913393A (zh) | 2019-04-01 |
Family
ID=65435491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107106034A TW201913393A (zh) | 2017-08-23 | 2018-02-22 | 動態隨機存取記憶體及其操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20190066765A1 (zh) |
| CN (1) | CN109427383A (zh) |
| TW (1) | TW201913393A (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6199146B1 (en) * | 1998-03-12 | 2001-03-06 | International Business Machines Corporation | Storage management system and method for increasing capacity utilization of nonvolatile storage devices using partially filled substitute storage devices for continuing write operations |
| CN100362592C (zh) * | 2000-08-09 | 2008-01-16 | 富士通株式会社 | 半导体存储器件及其操作方法和使用该存储器的蜂窝电话 |
| KR20050120344A (ko) * | 2004-06-18 | 2005-12-22 | 엘지전자 주식회사 | 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법 |
| US7757039B2 (en) * | 2007-09-18 | 2010-07-13 | Nikos Kaburlasos | DRAM selective self refresh |
| US8593866B2 (en) * | 2011-11-11 | 2013-11-26 | Sandisk Technologies Inc. | Systems and methods for operating multi-bank nonvolatile memory |
| US20140310552A1 (en) * | 2013-04-15 | 2014-10-16 | Advanced Micro Devices, Inc. | Reduced-power sleep state s3 |
| US10152408B2 (en) * | 2014-02-19 | 2018-12-11 | Rambus Inc. | Memory system with activate-leveling method |
| US9880760B2 (en) * | 2014-10-30 | 2018-01-30 | Sandisk Technologies Llc | Managing data stored in a nonvolatile storage device |
| US10606501B2 (en) * | 2015-12-04 | 2020-03-31 | International Business Machines Corporation | Management of paging in compressed storage |
| TWI598733B (zh) * | 2016-01-12 | 2017-09-11 | 瑞昱半導體股份有限公司 | 權重式資料搬遷控制裝置與方法 |
| US10168923B2 (en) * | 2016-04-26 | 2019-01-01 | International Business Machines Corporation | Coherency management for volatile and non-volatile memory in a through-silicon via (TSV) module |
-
2017
- 2017-08-23 US US15/684,524 patent/US20190066765A1/en not_active Abandoned
-
2018
- 2018-02-22 TW TW107106034A patent/TW201913393A/zh unknown
- 2018-03-09 CN CN201810195323.9A patent/CN109427383A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20190066765A1 (en) | 2019-02-28 |
| CN109427383A (zh) | 2019-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12093176B2 (en) | Memory circuit and cache circuit configuration | |
| TWI693603B (zh) | 非揮發性記憶體設備 | |
| CN103915110B (zh) | 一种易失存储器的刷新方法及相关的易失存储器的控制器 | |
| US20180174641A1 (en) | Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof | |
| CN109558338B (zh) | 存储器中的动态页面分配 | |
| EP3220277B1 (en) | Memory accessing method, storage-class memory, and computer system | |
| CN104360825B (zh) | 一种混合内存系统及其管理方法 | |
| TWI652573B (zh) | 動態隨機存取記憶體及其操作方法 | |
| WO2016206529A1 (zh) | 一种存储器的控制方法、装置及计算机存储介质 | |
| US7206243B2 (en) | Method of rewriting a logic state of a memory cell | |
| TWI687929B (zh) | 混合記憶體系統及其操作方法 | |
| KR20170093053A (ko) | 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법 | |
| US10318188B2 (en) | Method of controlling memory cell access based on safe address mapping | |
| CN108959106B (zh) | 内存访问方法和装置 | |
| US9817767B2 (en) | Semiconductor apparatus and operating method thereof | |
| TW201928966A (zh) | 動態隨機存取記憶體及其操作方法 | |
| US11216326B2 (en) | Memory system and operation method thereof | |
| US10692558B2 (en) | Memory device and refresh information coherence method thereof | |
| TW201913393A (zh) | 動態隨機存取記憶體及其操作方法 | |
| TWI722278B (zh) | 動態隨機存取記憶體及其操作方法 | |
| TWI680372B (zh) | 動態隨機存取記憶體及其操作方法 | |
| TWI660270B (zh) | 動態隨機存取記憶體及其操作方法 | |
| JP4879172B2 (ja) | 半導体記憶装置、及びそれを搭載した半導体集積回路 | |
| TWI715992B (zh) | 記憶體元件、記憶體系統及記憶體元件的讀取方法 | |
| US20250165186A1 (en) | Memory devices, control methods thereof, and memory systems |