[go: up one dir, main page]

TWI644315B - 動態隨機存取記憶體及其操作方法 - Google Patents

動態隨機存取記憶體及其操作方法 Download PDF

Info

Publication number
TWI644315B
TWI644315B TW106142423A TW106142423A TWI644315B TW I644315 B TWI644315 B TW I644315B TW 106142423 A TW106142423 A TW 106142423A TW 106142423 A TW106142423 A TW 106142423A TW I644315 B TWI644315 B TW I644315B
Authority
TW
Taiwan
Prior art keywords
information
condition
character line
data
time
Prior art date
Application number
TW106142423A
Other languages
English (en)
Other versions
TW201913667A (zh
Inventor
李忠勳
劉獻文
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI644315B publication Critical patent/TWI644315B/zh
Publication of TW201913667A publication Critical patent/TW201913667A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Storage Device Security (AREA)

Abstract

本揭露提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)及其操作方法。該DRAM包一記憶體陣列及一控制元件。該記憶體陣列包括複數個字元線。該等字元線經配置以控制記憶胞。該控制元件經配置以操作該等字元線的至少一字元線、得到關於操作該至少一字元線的一資訊、並且當該資訊滿足一條件時，停止維護一資料，其中該資料係儲存在由該至少一字元線所控制的記憶胞中。

Description

動態隨機存取記憶體及其操作方法
本揭露係關於一種動態隨機存取記憶體，尤其係指包括被頻繁存取的記憶胞的動態隨機存取記憶體，及其操作方法。
動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料存儲在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷存儲在電容器中，則根據所使用的慣例，該單元被稱為存儲邏輯高。如果不存在電荷，則稱該單元存儲邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新存儲在電容器中的電荷。由於電容器只能存儲非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對中的第一位被稱為位線真（bit line true，BLT），另一個是位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）控制。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包一記憶體陣列及一控制元件。該記憶體陣列包括複數個字元線。該等字元線經配置以控制記憶胞。該控制元件經配置以操作該等字元線的至少一字元線、得到關於操作該至少一字元線的一資訊、並且當該資訊滿足一條件時，停止維護一資料，其中該資料係儲存在由該至少一字元線所控制的記憶胞中。 在本揭露之一些實施例中，當該資訊滿足該條件時，該控制元件經配置以通過將該資料覆寫為一新資料來停止維護該資料。 在本揭露之一些實施例中，當該資訊滿足該條件時，該控制元件經配置以通過改變該資料的一或多個位元來停止維護該資料。 在本揭露之一些實施例中，該控制元件經配置以得到關於操作該至少一字元線的一時間資訊，以及當該時間資訊滿足一時間條件時，經配置以停止維護該資料。 在本揭露之一些實施例中，當從一時間點開始所經過的一段時間滿足一時間長度時，該控制元件經配置以停止維護該資料，其中該時間資訊包括關於該時間點的一資訊，其中該控制元件於該時間點操作該至少一字元線，以及其中該時間條件包括該時間長度。 在本揭露之一些實施例中，當一次數滿足一臨界次數時，該控制元件經配置以停止維護該資料，其中該次數指的是該至少一字元線於一週期內因應於相同指令被操作的次數，其中該時間資訊包括關於該次數的資訊，其中該時間條件包括該臨界次數。 在本揭露之一些實施例中，該控制元件經配置以得到關於操作該至少一字元線的一指令型態資訊，並且當該指令型態資訊滿足一型態條件時，經配置以停止維護該資料。 在本揭露之一些實施例中，該指令型態資訊包括關於一第一型態的指令的資訊，其中該至少一字元線因應於一第二型態的指令被操作後，該至少一字元線因應於該第一型態的指令被操作。 在本揭露之一些實施例中，該至少一字元線是一第一字元線，並且該等字元線的另一字元線是一第二字元線，其中當該資訊滿足該條件時，該控制元件經配置以通過停止更新該第一字元線來停止維護該資料，並且繼續更新該第二字元線。 在本揭露之一些實施例中，該至少一字元線是一第一字元線，並且該等字元線的另一字元線是一第二字元線，其中該控制元件經配置以接收到一安全指令和該第一字元線的一位址、將該第一字元線識別為一目標字元線、從該安全命令得到該資訊、遮蔽被識別為該目標字元線的該第一字元線、並且當該資訊滿足該條件時，更新該第二字元線而不更新被屏蔽的該第一字元線。 本揭露之一實施例中，提供一種方法。該方法包括：操作一字元線，該字元線經配置以控制複數個記憶胞；判斷關於操作該至少一字元線的一資訊是否滿足一條件；以及當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的一資料。 在本揭露之一些實施例中，該當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的該資料，包括：通過將該資料覆寫為一新資料來停止維護該資料。 在本揭露之一些實施例中，該當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的該資料，包括：當該資訊滿足該條件時，通過改變該資料的一或多個位元來停止維護該資料。 在本揭露之一些實施例中，該判斷關於操作該至少一字元線的該資訊是否滿足該條件，包括：得到關於操作該至少一字元線的一時間資訊；以及判斷該時間資訊是否滿足一時間條件。 在本揭露之一些實施例中，該得到關於操作該至少一字元線的該時間資訊，包括：得到關於一時間點的資訊，其中該至少一字元線於該時間點被操作；其中該判斷該時間資訊是否滿足該時間條件，包括：判斷從該時間點開始所經過的一段時間是否滿足一時間長度。 在本揭露之一些實施例中，其中該得到關於操作該至少一字元線的該時間資訊，包括：得到關於一次數的資訊，其中該次數指的是該至少一字元線於一週期內因應於相同指令被操作的次數；其中該判斷該時間資訊是否滿足該時間條件，包括：判斷該次數是否滿足該臨界次數。 在本揭露之一些實施例中，其中該判斷關於操作該至少一字元線的該資訊是否滿足該條件，包括：得到關於操作該至少一字元線的一指令型態資訊；以及判斷是否該指令型態資訊滿足一型態條件。 在本揭露之一些實施例中，其中該得到關於操作該至少一字元線的該指令型態資訊，包括：獲得關於一第一型態的指令的資訊，其中該至少一字元線因應於一第二型態的指令被操作後，該至少一字元線因應於該第一型態的指令被操作；其中該判斷是否該指令型態資訊滿足該型態條件，包括：判斷是否該第一型態符合一預設型態。 在本揭露之一些實施例中，其中該字元線為一第一字元線，其中該當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的該資料，包括：該當該資訊滿足該條件時，通過停止更新該第一字元線來停止維護該資料；以及該當該資訊滿足該條件時，繼續更新一第二字元線。 在本揭露之一些實施例中，其中該字元線為一第一字元線，該方法更包括：接收一安全指令；接收該第一字元線的一位址；將該第一字元線識別為一目標字元線；從該安全命令得到該資訊；遮蔽被識別為該目標字元線的該第一字元線；以及當該資訊滿足該條件時，更新一第二字元線而不更新被屏蔽的該第一字元線。 在一些應用中，DRAM的擁有者可能希望保護資料免於被洩露出去。例如，擁有者想要保護存儲在與字元線相關聯的記憶胞中的資料。借助於本揭露的方法，擁有者能夠通過例如經由主機向控制元件發送命令來設置與字元線上的操作有關的一些條件。當該些條件被滿足時，控制元件停止維護與字元線相關的資料。據此，該資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 圖1為根據本揭露的一些實施例的一種動態隨機存取存儲器（dynamic random access memory，DRAM）10的示意圖。參考圖1，DRAM 10包括一控制元件12和一記憶體陣列14，其中記憶體陣列14包括複數個字元線140、142和144。 控制元件12經配置以控制字元線140、142和144的存取，以例如從與字元線140、142和144相關聯的記憶胞146中讀取資料，或寫入資料至記憶胞146中。詳細而言，控制元件12接收一命令COMM和一位址ADDR，並且在與位址ADDR有關的一字元線上執行指令COMM指示的操作，其中該字元線係字元線140、142和144中的一條字元線。為了便於討論，在以下內容中，位址ADDR係與字元線140相關聯。 字元線140控制與其連接的記憶胞146。字元線142和144具有與字元線140相同的功能。為了清楚說明，在下面的討論中，字元線140、142和144中的每一個被描繪為方塊，並且省略記憶胞146。 圖2為根據本揭露的一些實施例的示意圖，其圖式說明操作圖1中所示的DRAM 10的字元線140。參考圖2，控制元件12基於位址ADDR操作字元線140。另外，控制元件12從命令COMM獲得一條件。然而，本揭露不限於此。控制元件12可以從另一個來源獲得該條件。接下來，控制元件12判斷關於操作字元線140的一資訊是否滿足從命令COMM獲得的該條件。如果是否定的，則控制元件12繼續維護與字元線140相關聯的記憶胞146中儲存的資料，如圖3所示。如果是肯定的，控制元件12停止維護儲存在由字元線140控制的記憶胞146的資料，如圖4所示。 在一實施例中，當該資訊滿足該條件時，控制元件12通過用新資料覆寫該資料來停止維護由字元線140控制的記憶胞146中儲存的資料。在另一實施例中，當該資訊滿足該條件時，控制元件12通過改變資料的一或多個位元來停止維護由字元線140控制的記憶胞146中儲存的資料。 在一些應用中，DRAM 10的擁有者可能希望保護資料免於被洩露出去。例如，擁有者希望保護與字元線140相關聯的記憶胞146中儲存的資料不被洩漏出去。借助於本揭露的方法，擁有者能夠通過例如經由主機將命令COMM發送到控制元件12來設置一些條件，該些條件與字元線140上的操作有關。當該些條件被滿足時，控制元件12停止維護與字元線140相關聯的資料。因此，資料將最終被消除。即使未經授權的用戶可能讀取與字元線140相關聯的記憶胞146中存儲的內容，但由於資料已被消除，所以未經授權的用戶讀取的該內容不是擁有者想要保護的資料。因此，擁有者可以保護資料不被洩漏出去。 圖3為根據本揭露的一些實施例的示意圖，其圖式說明圖1中所示的DRAM 10的一更新操作。參考圖3，控制元件12判斷出該資訊不滿足該條件，因此除了更新字元線142和144外，控制元件12通過更新字元線140來繼續維護資料。 圖4為根據本揭露的一些實施例的示意圖，其圖式說明圖1中所示的DRAM 10的另一更新操作。參考圖4，控制元件12判斷出該資訊滿足該條件，因此控制元件12通過不更新字元線140來停止維護資料。此外，控制元件12之後繼續更新字元線142和144而不更新字元線140。因此，與字元線140相關聯的資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 圖5為根據本揭露的一些實施例的一種DRAM的操作方法20的流程圖。參考圖5，操作方法20包括操作22、24、26和28。操作方法20開始於操作22，其中一字元線被操作。操作方法20繼續進行至操作24，其中判斷關於操作該字元線的資訊是否滿足一條件。如果是肯定的，則操作方法20進行到操作26，其中儲存在由該字元線控制的記憶胞中的一資料停止被維護。因此，該資料最終將被消除。因此，DRAM的擁有者可以保護該資料不被洩漏出去。如果是否定的，則操作方法20繼續進行操作28，其中儲存在記憶胞中的該資料繼續被維護。 圖6為根據本揭露的一些實施例的示意圖，其圖式說明操作圖1所示的DRAM 10的字元線140。一些詳細描述係類似於以上在圖1和圖2的描述中所呈現的描述。因此，於此省略詳細的描述。在圖1和2的實施例中提到的該資訊和該條件分別包括一時間資訊TF和一時間條件TC。 參考圖6，控制元件12控制字元線140，並且獲得關於操作字元線140的時間資訊TF。另外，控制元件12從命令COMM獲得時間條件TC。然而，本揭露不限於此。控制元件12可以從另一來源獲得時間條件TC。當控制元件12判斷時間資訊TF滿足時間條件TC時，如圖6所示，控制元件12更新字元線142和144而不更新字元線140，並且控制元件12停止更新字元線140。因此，儲存在由字元線140控制的記憶胞146中的資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 圖7為根據本揭露的一些實施例的圖5中所示的操作方法20中的操作24的子操作的流程圖。 參考圖7，操作24包括操作30和32。操作24從操作30開始，在操作30中獲得關於操作該字元線的一時間資訊。操作24繼續到操作32，其中判斷該時間資訊是否滿足一時間條件。如果是肯定的，如在圖5的描述中所提到的那樣，該字元線不再被更新。因此，儲存在由該字元線控制的記憶胞中的資料最終將被消除。因此，擁有者可以保護資料不被洩漏出去。 圖8為根據本揭露的一些實施例的示意圖，其圖式說明操作圖6所示的DRAM 10的字元線140。參考圖8，在圖6的描述中提到的時間資訊TF包括關於一時間點TP的資訊，其中字元線140在時間點TP被操作。在圖6的描述中提到的時間條件TC包括一時間長度TL。 控制元件12從命令COMM獲得時間長度TL。然而，本揭露不限於此。控制元件12可以從另一個來源獲得時間長度TL。當控制元件12判斷出從時間點TP開始所經過的一段時間滿足時間長度TL時，如圖6所示，控制元件12更新字元線142和144，並且控制元件12停止更新字元線140。因此，儲存在由字元線140控制的記憶胞146中的資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 在一些實施例中，控制元件12直接基於時間長度TL執行該判斷操作（判斷出從時間點TP開始所經過的一段時間是否滿足時間長度TL）。例如，時間長度TL大約是5分鐘。控制元件12判斷從控制元件12操作字元線140的時間點TP開始經過的一段時間是否達到5分鐘。如果肯定，則控制元件12停止更新字元線140。 在一些實施例中，控制元件12間接地基於時間長度TL執行該判斷操作（判斷出從時間點TP開始所經過的一段時間是否滿足時間長度TL）。 更詳細地，控制元件12將時間長度TL轉換為字元線140的更新周期量。據此，控制元件12，通過例如使用計數器（未示出），判斷從控制元件12操作字元線140的時間點TP開始所經過的一段時間是否達到一目標更新周期量。如果肯定，則控制元件12停止更新字元線140。 圖9為根據本揭露的一些實施例的圖5中所示的方法20中的操作24的子操作的流程圖。參考圖9，操作24包括操作40和42。操作24從操作40開始，在操作40中獲得關於操作該字元線的一時間點的一時間資訊。操作24繼續到操作42，其中判斷從該時間點開始經過的一段時間是否滿足一時間長度。如果是肯定的，如在圖5的描述中所提到的那樣，不再更新該字元線。據此，儲存在由該字元線控制的記憶胞中的資料最終將被消除。因此，擁有者可以保護資料不被洩漏出去。 圖10為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM 10的字元線140的一操作。參考圖10，在圖6的描述中提到的時間資訊TF包括關於一次數TO的一時間資訊，其中次數TO指的是在一週期內字元線140因應於相同的命令被操作的次數。也就是說，次數TO包括字元線140在一段時間內因應於相同命令被操作的數量。此外，在圖6的描述中提到的時間條件TC包括在一週期內的一臨界次數TT。 控制元件12從命令COMM獲得臨界次數TT。然而，本揭露不限於此。控制元件12可以從另一個來源獲得臨界次數TT。當控制元件12判斷出次數TO不滿足臨界次數TT時，控制元件12繼續更新字元線140，藉此維護資料。 例如，臨界次數TT為在一個週期內600次。在圖10的實施例中，控制元件12因應於相同的指令，例如相同的讀取類型的命令，操作字元線140 500次，亦即次數TO為500次。由於500次小於臨界次數TT的600次，控制元件12繼續更新字元線140。 圖11為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM 10的字元線140的另一操作。參考圖11，控制元件12因應於相同的指令，例如相同的讀取類型的命令，操作字元線140 600次，亦即次數TO為600次。由於600次的次數TO達到臨界次數TT的600次，所以控制元件12停止更新字元線140。因此，儲存在由字元線140控制的記憶胞146中的資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 圖12為根據本揭露的一些實施例的圖5中所示的方法20中的操作24的子操作的流程圖。參考圖12，操作24包括操作50和52。操作24從操作50開始，在操作50中獲得關於一次數的一時間資訊，其中一字元線因應於相同的命令被操作該次數。操作24繼續到操作52，其中判斷該次數是否滿足一臨界次數。如果是肯定的，如在圖5的描述中所提到的那樣，該字元線不再被更新。因此，儲存在由該字元線控制的記憶胞中的資料最終將被消除。因此，擁有者可以保護資料不被洩漏出去。 圖13為根據本揭露的一些實施例的示意圖，其圖式說明操作圖1所示的DRAM 10的字元線140。參考圖13，在圖2、3和4中所提及的該資訊包括一指令類型資訊CTI。此外，在圖2、3和4中所提及的該資訊包括一類型條件YC。 控制元件12從命令COMM獲得類型條件YC。然而，本揭露不限於此。控制元件12可以從另一個來源獲得類型條件YC。當控制元件12判斷出指令類型資訊CTI滿足類型條件YC時，如圖6所示，控制元件12更新字元線142和144而不更新字元線140，並且不再更新字元線140。因此，儲存在由字元線140控制的記憶胞146中的資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 例如，DRAM 10的擁有者想要在讀取一資料之後放棄該資料。在這種情況下，為了先讀取該資料，命令COMM為一讀取類型的命令，以讓擁有者讀取該資料。同時，為了在讀取該資料後放棄該資料，擁有者設定指令類型條件YC為一讀取類型的命令。操作時，在控制元件12因應於命令COMM執行一讀取操作的同時，控制元件12從命令COMM獲得讀取類型的類型條件YC。接著，控制元件12判斷出命令COMM的類型與指令類型條件YC的類型相同，皆為讀取類型的命令。據此，控制元件12在讀出該資料後停止更新字元線140。結果，擁有者能夠在讀取該資料之後放棄該資料。 圖14為根據本揭露的一些實施例的圖5中所示的方法20中的操作24的子操作的流程圖。參考圖14，操作24包括操作60和62。操作24從操作60開始，在操作60中獲得關於操作該字元線的一指令類型資訊。操作24繼續到操作62，其中判斷該指令類型資訊是否滿足一類型條件。如果是肯定的，如在圖5的描述中所提到的那樣，不再更新該字元線。因此，儲存在由該字元線控制的記憶胞中的資料最終將被消除。 因此，擁有者可以保護資料不被洩漏出去。 指令類型資訊CTI和類型條件YC可以包括其他替代的實現方式，其將描述和圖式說明於圖15至17。 圖15為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM 10的字元線140的一操作。參考圖15，在圖2、3和4的說明中提到的資訊和條件分別包括一指令類型資訊CTI和一類型條件YC。 指令類型資訊CTI包括一第一類型FT及一第二類型ST。在時間軸上，第二類型ST的命令先被因應而操作字元線140，之後第一類型FT的命令才被因應而操作字元線140。亦即，字元線140先因應於第二類型ST的命令被操作，再因應於第一類型FT的命令被操作。 類型條件YC包括一第一預定類型PT及一第二預定類型VT。在時間軸上，第一預定類型PT的命令係在第二預定類型VT之命令後被執行。 如圖15所示，操作時，控制元件12所接收的命令COMM指示：先因應第二類型ST的命令操作字元線140，再因應第一類型FT的命令操作字元線140。控制元件12依照命令COMM操作字元線140。此外，控制元件12從命令COMM獲得包括第一類型FT及第二類型ST的指令類型資訊CTI。若第一預定類型PT被設定為與第一類型FT相同且第二預定類型VT被設定為與第二類型ST相同，那麼控制元件12判斷出第一類型FT滿足第一預定類型PT及第二類型ST滿足第二預定類型VT。這樣，控制元件12更新字元線142和144而不更新字元線140，並且之後不再更新字元線140。據此，儲存在由字元線140控制的記憶胞146中的資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 在一些應用中，控制元件12會對記憶胞146執行一系列的操作。例如，控制元件12先因應於一寫入類型的命令將資料寫入記憶胞146，再因應於一讀取類型的命令將該資料從記憶胞146讀出。若DRAM 10的擁有者希望在上述情況發生後（控制元件12先將資料寫入記憶胞146，再將該資料從記憶胞146讀出）能放棄該資料，那麼擁有者就能透過設定第一預定類型PT是讀取類型以及設定第二預定類型VT是寫入類型，來放棄該資料。 在操作中，在控制元件12因應於寫入類型的命令操作字元線140後，控制元件12因應於讀取類型的命令而操作字元線140。因此，控制元件12判斷出第一類型FT為讀取類型以及第二類型ST為寫入類型。若將第一預定類型PT設定為讀取類型以及第二預定類型VT設定為寫入類型，那麼只要在控制元件12先因應於一寫入類型的命令操作字元線140後，又因應於一讀取類型的命令操作字元線140，控制元件12就會判斷第一類型FT滿足第一預定類型PT以及第二類型ST滿足第二預定類型VT。這樣，控制元件12更新字元線142和144而不更新字元線140，並且之後不再更新字元線140。因此，當控制元件12先將資料寫入記憶胞146，再將該資料從記憶胞146讀出時，DRAM 10的擁有者能夠放棄資料。 圖16為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM 10的字元線140的另一操作。參考圖16，控制元件裝置12判斷出第一類型FT不滿足預定類型PT的第一預定類型。這樣，控制元件12繼續更新字元線140，藉此維護資料。 圖17為根據本揭露的一些實施例的圖5中所示的方法20中的操作24的子操作的流程圖。參考圖17，操作24包括操作70和72。 操作24從操作70開始，其中獲得關於第一類型的命令的命令類型資訊，其中在一字元線因應於第二類型的命令被操作之後，該字元線因應於第一類型的命令被操作。操作24繼續到操作72，其中判斷該第一類型是否滿足一預定類型。如果是肯定的，如在圖5的描述中所提到的那樣，不再更新字元線。據此，儲存在由該字元線控制的記憶胞中的資料最終將被消除。因此，擁有者可以保護資料不被洩漏出去。 圖18為根據本揭露的一些實施例的另一種DRAM的操作方法80的流程圖。將結合圖1所示的DRAM 10討論圖18的實施例。 參考圖18，操作方法80包括操作800、802、804、806、808、810、812和814。操作方法80從操作800開始，其中控制元件12接收類似於命令COMM的一安全命令。操作方法80繼續進行操作802，其中控制元件12接收一位址ADDR。 操作方法80繼續到操作804，在操作804中，控制元件12將字元線140、142和144當中的與位址ADDR相關聯的字元線140識別為一目標字元線。操作方法80進行到操作806，在操作806中，從安全命令獲得關於操作字元線140的資訊。 操作方法80繼續到操作808，其中控制元件12判斷資訊是否滿足條件。如果是否定的，則操作方法80進行到操作814，其中控制元件12一同更新字元線140、142和144。如果是肯定的，則操作方法80進行到操作810，其中控制元件12遮蔽被識別為目標字元線的字元線140。操作方法80進行到操作812，其中控制元件12更新字元線142和144，並且不更新被遮蔽的字元線140。據此，儲存在由字元線140控制的記憶胞146中的資料將最終被移除。因此，擁有者可以保護資料不被洩漏出去。 在一些應用中，DRAM 10的擁有者希望保護資料免於被洩露出去。例如，擁有者想要保護儲存在與字元線140相關聯的記憶胞146中的資料。通過本揭露的方法，擁有者能夠通過例如經由主機向控制元件12發送命令COMM來設置與字元線140上的操作有關的一些條件。當該些條件被滿足時，控制元件12停止維護與字元線140相關的資料。據此，該資料將最終被消除。因此，擁有者可以保護資料不被洩漏出去。 本揭露之一實施例中，提供一種隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包一記憶體陣列及一控制元件。該記憶體陣列包括複數個字元線。該等字元線經配置以控制記憶胞。該控制元件經配置以操作該等字元線的至少一字元線、得到關於操作該至少一字元線的一資訊、並且當該資訊滿足一條件時，停止維護一資料，其中該資料係儲存在由該至少一字元線所控制的記憶胞中。 在本揭露之另一實施例中，提供一種動態隨機存取記憶體的操作方法。該操作方法包括：操作一字元線，該字元線經配置以控制複數個記憶胞；判斷關於操作該至少一字元線的一資訊是否滿足一條件；以及當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的一資料。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
12‧‧‧控制元件
14‧‧‧記憶體陣列
20‧‧‧方法
22‧‧‧操作
24‧‧‧操作
26‧‧‧操作
28‧‧‧操作
30‧‧‧操作
32‧‧‧操作
40‧‧‧操作
42‧‧‧操作
50‧‧‧操作
52‧‧‧操作
60‧‧‧操作
62‧‧‧操作
70‧‧‧操作
72‧‧‧操作
80‧‧‧方法
140‧‧‧字元線
142‧‧‧字元線
144‧‧‧字元線
146‧‧‧記憶胞
800‧‧‧操作
802‧‧‧操作
804‧‧‧操作
806‧‧‧操作
808‧‧‧操作
810‧‧‧操作
812‧‧‧操作
814‧‧‧操作
ADDR‧‧‧位址
COMM‧‧‧命令
CTI‧‧‧指令類型資訊
FT‧‧‧第一類型
PT‧‧‧第一預定類型
ST‧‧‧第二類型
TC‧‧‧時間條件
TC‧‧‧時間條件
TF‧‧‧時間資訊
TL‧‧‧時間長度
TO‧‧‧次數
TP‧‧‧時間點
TT‧‧‧臨界次數
VT‧‧‧第二預定類型
YC‧‧‧類型條件
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為根據本揭露的一些實施例的一種動態隨機存取存儲器（dynamic random access memory，DRAM）的示意圖。 圖2為根據本揭露的一些實施例的示意圖，其圖式說明操作圖1中所示的DRAM的字元線。 圖3為根據本揭露的一些實施例的示意圖，其圖式說明圖1中所示的DRAM的更新操作。 圖4為根據本揭露的一些實施例的示意圖，其圖式說明圖1中所示的DRAM的另一更新操作。 圖5為根據本揭露的一些實施例的一種DRAM的操作方法的流程圖。 圖6為根據本揭露的一些實施例的示意圖，其圖式說明操作圖1所示的DRAM的字元線。 圖7為根據本揭露的一些實施例的圖5中所示的操作方法中的操作的子操作的流程圖。 圖8為根據本揭露的一些實施例的示意圖，其圖式說明操作圖6所示的DRAM的字元線。 圖9為根據本揭露的一些實施例的圖5中所示的操作方法中的操作的子操作的流程圖。 圖10為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM的字元線的一操作。 圖11為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM的字元線的另一操作。 圖12為根據本揭露的一些實施例的圖5中所示的操作方法中的操作的子操作的流程圖。 圖13為根據本揭露的一些實施例的示意圖，其圖式說明操作圖1所示的DRAM的字元線。 圖14為根據本揭露的一些實施例的圖5中所示的操作方法中的操作的子操作的流程圖。 圖15為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM的字元線的一操作。 圖16為根據本揭露的一些實施例的示意圖，其圖式說明圖1所示的DRAM的字元線的另一操作。 圖17為根據本揭露的一些實施例的圖5中所示的操作方法中的操作的子操作的流程圖。 圖18為根據本揭露的一些實施例的另一種DRAM的操作方法的流程圖。

Claims (20)

  1. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括：一記憶體陣列，包括複數個字元線，該等字元線經配置以控制記憶胞；以及一控制元件，經配置以操作該等字元線的至少一字元線、得到關於操作該至少一字元線的一資訊、並且當該資訊滿足一條件時，停止維護一資料，其中該資料係儲存在由該至少一字元線所控制的記憶胞中。
  2. 如請求項1所述之DRAM，其中當該資訊滿足該條件時，該控制元件經配置以通過將該資料覆寫為一新資料來停止維護該資料。
  3. 如請求項1所述之DRAM，其中當該資訊滿足該條件時，該控制元件經配置以通過改變該資料的一或多個位元來停止維護該資料。
  4. 如請求項1所述之DRAM，其中該控制元件經配置以得到關於操作該至少一字元線的一時間資訊；以及，當該時間資訊滿足一時間條件時，該控制元件經配置以停止維護該資料。
  5. 如請求項4所述之DRAM，其中當從一時間點開始所經過的一段時間滿足一時間長度時，該控制元件經配置以停止維護該資料，其中該時間資訊包括關於該時間點的一資訊，其中該控制元件於該時間點操作該至少一字元線，以及其中該時間條件包括該時間長度。
  6. 如請求項4所述之DRAM，其中當一次數滿足一臨界次數時，該控制元件經配置以停止維護該資料，其中該次數指的是該至少一字元線於一週期內因應於相同指令被操作的次數，其中該時間資訊包括關於該次數的資訊，其中該時間條件包括該臨界次數。
  7. 如請求項1所述之DRAM，其中該控制元件經配置以得到關於操作該至少一字元線的一指令型態資訊，並且當該指令型態資訊滿足一型態條件時，經配置以停止維護該資料。
  8. 如請求項7所述之DRAM，其中該指令型態資訊包括關於一第一型態的指令的資訊，其中該至少一字元線因應於一第二型態的指令被操作後，該至少一字元線因應於該第一型態的指令被操作。
  9. 如請求項1所述之DRAM，其中該至少一字元線是一第一字元線，並且該等字元線的另一字元線是一第二字元線，其中當該資訊滿足該條件時，該控制元件經配置以通過停止更新該第一字元線來停止維護該資料，並且繼續更新該第二字元線。
  10. 如請求項1所述之DRAM，其中該至少一字元線是一第一字元線，並且該等字元線的另一字元線是一第二字元線，其中該控制元件經配置以接收到一安全指令和該第一字元線的一位址、將該第一字元線識別為一目標字元線、從該安全命令得到該資訊、遮蔽被識別為該目標字元線的該第一字元線、並且當該資訊滿足該條件時，更新該第二字元線而不更新被屏蔽的該第一字元線。
  11. 一種動態隨機存取記憶體的操作方法，包括：操作複數個字元線，該等字元線經配置以控制複數個記憶胞；判斷關於操作該等字元線的至少一字元線的一資訊是否滿足一條件；以及當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的一資料。
  12. 如請求項11所述之操作方法，其中當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的一資料的該操作，包括：通過將該資料覆寫為一新資料來停止維護該資料。
  13. 如請求項11所述之操作方法，其中當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的一資料的該操作，包括：當該資訊滿足該條件時，通過改變該資料的一或多個位元來停止維護該資料。
  14. 如請求項11所述之操作方法，其中判斷關於操作該至少一字元線的一資訊是否滿足一條件的該操作，包括：得到關於操作該至少一字元線的一時間資訊；以及判斷該時間資訊是否滿足一時間條件。
  15. 如請求項14所述之操作方法，其中得到關於操作該至少一字元線的一時間資訊的該操作，包括：得到關於一時間點的資訊，其中該至少一字元線於該時間點被操作；其中判斷該時間資訊是否滿足一時間條件的該操作，包括：判斷從該時間點開始所經過的一段時間是否滿足一時間長度。
  16. 如請求項14所述之操作方法，其中得到關於操作該至少一字元線的一時間資訊的該操作，包括：得到關於一次數的資訊，其中該次數指的是該至少一字元線於一週期內因應於相同指令被操作的次數；其中判斷該時間資訊是否滿足一時間條件的該操作，包括：判斷該次數是否滿足該臨界次數。
  17. 如請求項11所述之操作方法，其中判斷關於操作該至少一字元線的一資訊是否滿足一條件的該操作，包括：得到關於操作該至少一字元線的一指令型態資訊；以及判斷是否該指令型態資訊滿足一型態條件。
  18. 如請求項17所述之操作方法，其中得到關於操作該至少一字元線的一指令型態資訊的該操作，包括：獲得關於一第一型態的指令的資訊，其中該至少一字元線因應於一第二型態的指令被操作後，該至少一字元線因應於該第一型態的指令被操作；其中判斷是否該指令型態資訊滿足一型態條件的該操作，包括：判斷是否該第一型態符合一預設型態。
  19. 如請求項11所述之操作方法，其中該字元線為一第一字元線，其中當該資訊滿足該條件時，停止維護儲存在該等記憶胞中的一資料的該操作，包括：當該資訊滿足該條件時，通過停止更新該第一字元線來停止維護該資料；以及當該資訊滿足該條件時，繼續更新一第二字元線。
  20. 如請求項11所述之操作方法，其中該字元線為一第一字元線，該操作方法更包括：接收一安全指令；接收該第一字元線的一位址；將該第一字元線識別為一目標字元線；從該安全命令得到該資訊；遮蔽被識別為該目標字元線的該第一字元線；以及當該資訊滿足該條件時，更新一第二字元線而不更新被屏蔽的該第一字元線。
TW106142423A 2017-08-23 2017-12-04 動態隨機存取記憶體及其操作方法 TWI644315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/684,384 2017-08-23
US15/684,384 US20190066760A1 (en) 2017-08-23 2017-08-23 Dram and method for operating the same

Publications (2)

Publication Number Publication Date
TWI644315B true TWI644315B (zh) 2018-12-11
TW201913667A TW201913667A (zh) 2019-04-01

Family

ID=65431772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142423A TWI644315B (zh) 2017-08-23 2017-12-04 動態隨機存取記憶體及其操作方法

Country Status (3)

Country Link
US (1) US20190066760A1 (zh)
CN (1) CN109427385A (zh)
TW (1) TWI644315B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523908B (en) * 2000-11-10 2003-03-11 Hitachi Ltd Semiconductor memory device
US20050030806A1 (en) * 2003-06-30 2005-02-10 Martin Perner Circuit and method for refreshing memory cells of a dynamic memory
US20050041502A1 (en) * 2003-08-18 2005-02-24 Martin Perner Circuit and method for evaluating and controlling a refresh rate of memory cells of a dynamic memory
US20080080285A1 (en) * 2006-09-28 2008-04-03 Samsung Electronics Co., Ltd. Refresh circuit and refresh method in semiconductor memory device
US20120008394A1 (en) * 2010-07-09 2012-01-12 Samsung Electronics Co., Ltd. Nonvolatile memory system and refresh method
US20120099389A1 (en) * 2010-10-20 2012-04-26 Samsung Electronics Co., Ltd. Memory circuits, systems, and modules for performing dram refresh operations and methods of operating the same
US20130254506A1 (en) * 2012-03-21 2013-09-26 Dell Products L.P. Memory controller-independent memory sparing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US20030028711A1 (en) * 2001-07-30 2003-02-06 Woo Steven C. Monitoring in-use memory areas for power conservation
US6876593B2 (en) * 2003-07-01 2005-04-05 Intel Corporation Method and apparatus for partial refreshing of DRAMS
JP4478974B2 (ja) * 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP4322694B2 (ja) * 2004-02-04 2009-09-02 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置のリフレッシュ方法
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
JP4869011B2 (ja) * 2006-09-29 2012-02-01 富士通セミコンダクター株式会社 メモリシステム
US7551505B1 (en) * 2007-12-05 2009-06-23 Qimonda North America Corp. Memory refresh method and apparatus
KR101873526B1 (ko) * 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
KR102710360B1 (ko) * 2016-10-17 2024-09-30 에스케이하이닉스 주식회사 메모리 장치
KR20180049314A (ko) * 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
KR20180069177A (ko) * 2016-12-14 2018-06-25 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523908B (en) * 2000-11-10 2003-03-11 Hitachi Ltd Semiconductor memory device
US20050030806A1 (en) * 2003-06-30 2005-02-10 Martin Perner Circuit and method for refreshing memory cells of a dynamic memory
US20050041502A1 (en) * 2003-08-18 2005-02-24 Martin Perner Circuit and method for evaluating and controlling a refresh rate of memory cells of a dynamic memory
US20080080285A1 (en) * 2006-09-28 2008-04-03 Samsung Electronics Co., Ltd. Refresh circuit and refresh method in semiconductor memory device
US20120008394A1 (en) * 2010-07-09 2012-01-12 Samsung Electronics Co., Ltd. Nonvolatile memory system and refresh method
US20120099389A1 (en) * 2010-10-20 2012-04-26 Samsung Electronics Co., Ltd. Memory circuits, systems, and modules for performing dram refresh operations and methods of operating the same
US20130254506A1 (en) * 2012-03-21 2013-09-26 Dell Products L.P. Memory controller-independent memory sparing

Also Published As

Publication number Publication date
US20190066760A1 (en) 2019-02-28
TW201913667A (zh) 2019-04-01
CN109427385A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
CN101645306B (zh) 非易失性存储器控制方法及半导体装置
US8199585B2 (en) Dynamic soft program trims
US9286981B2 (en) Semiconductor device and method for operating the same
TWI668692B (zh) 動態隨機存取記憶體
CN103578541A (zh) 非易失性半导体存储器装置及其读出方法
TWI687929B (zh) 混合記憶體系統及其操作方法
US8582368B2 (en) Non-volatile memory device and operating method of the same
TW201911051A (zh) 動態隨機存取記憶體及其操作方法
TWI626658B (zh) 記憶體裝置及其操作方法
TWI644315B (zh) 動態隨機存取記憶體及其操作方法
CN106816169B (zh) 存储器件、刷新方法以及包括其的系统
TWI724778B (zh) 隨機位元單元及隨機位元系統
TWI680457B (zh) 動態隨機存取記憶體及其操作方法
CN109961816B (zh) 动态随机存取存储器及其操作方法
US8446768B2 (en) Control device for nonvolatile memory and method of operating control device
TWI722278B (zh) 動態隨機存取記憶體及其操作方法
JP2007220270A (ja) メモリセルに対するアクセス情報を貯蔵する半導体メモリ装置
TWI680372B (zh) 動態隨機存取記憶體及其操作方法
US7230850B2 (en) User configurable commands for flash memory
CN108614666A (zh) 基于NANDflash的数据块处理方法和装置
TWI652674B (zh) 動態隨機存取記憶體
TWI660270B (zh) 動態隨機存取記憶體及其操作方法
US20250078900A1 (en) Memory and operating method thereof, memory system and electronic device