[go: up one dir, main page]

JP2017017208A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017017208A
JP2017017208A JP2015133253A JP2015133253A JP2017017208A JP 2017017208 A JP2017017208 A JP 2017017208A JP 2015133253 A JP2015133253 A JP 2015133253A JP 2015133253 A JP2015133253 A JP 2015133253A JP 2017017208 A JP2017017208 A JP 2017017208A
Authority
JP
Japan
Prior art keywords
electrode
oxide semiconductor
layer
insulating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015133253A
Other languages
English (en)
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015133253A priority Critical patent/JP2017017208A/ja
Priority to CN201610425528.2A priority patent/CN106328658B/zh
Priority to US15/186,625 priority patent/US9853059B2/en
Publication of JP2017017208A publication Critical patent/JP2017017208A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】オン電流の異なる複数の構造のトランジスタが形成された半導体装置を提供すること。【解決手段】半導体装置は、第１電極、第１側壁を有する第１絶縁層、第１側壁に配置され、第１電極に接続された第１酸化物半導体層、第１酸化物半導体層に対向して配置された第１ゲート電極、第１酸化物半導体層と第１ゲート電極との間に配置された第１ゲート絶縁層、及び第１絶縁層の上方に配置され、第１酸化物半導体層に接続された第２電極を有する第１トランジスタと、第３電極、第３電極から離隔して配置された第４電極、第３電極と第４電極との間に配置され、第３電極及び第４電極の各々に接続され、第１酸化物半導体層と同一層に形成された第２酸化物半導体層、第２酸化物半導体層に対向して配置された第２ゲート電極、及び第２酸化物半導体層と第２ゲート電極との間に配置された第２ゲート絶縁層を有する第２トランジスタと、を有する。【選択図】図２

Description

本発明は、半導体装置に関し、開示される一実施形態は半導体装置の構造及びレイアウト形状に関する。
近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置において、半導体装置は、各画素の階調に応じた電圧又は電流を供給するための選択トランジスタだけでなく、電圧又は電流を供給する画素を選択するための駆動回路にも使用されている。半導体装置はその用途に応じて要求される特性が異なる。例えば、選択トランジスタとして使用される半導体装置は、オフ電流が低いことや半導体装置間の特性ばらつきが小さいことが要求される。また、駆動回路として使用される半導体装置は、高いオン電流が要求される。
上記のような表示装置において、従来からアモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置が開発されている。アモルファスシリコンをチャネルに用いた半導体装置は、より単純な構造かつ４００℃以下の低温プロセスで形成することができるため、例えば第８世代（２１６０×２４６０ｍｍ）と呼ばれる大型のガラス基板を用いて半導体装置を形成することができる。しかし、アモルファスシリコンをチャネルに用いた半導体装置は移動度が低く、駆動回路に使用することはできない。
また、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置に比べて移動度が高いため、選択トランジスタだけでなく駆動回路の半導体装置にも使用することができる。しかし、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は構造及びプロセスが複雑になる。また、５００℃以上の高温プロセスで半導体装置を形成する必要があるため、上記のような大型のガラス基板を用いて半導体装置を形成することができない。また、アモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置はいずれもオフ電流が高く、印加した電圧を長時間保持することが難しかった。
そこで、最近では、アモルファスシリコンや低温ポリシリコンや単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ低温プロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。また、酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。
特開２０１０−０６２２２９号公報
しかしながら、酸化物半導体をチャネルに用いた半導体装置は低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置に比べると移動度が低い。したがって、より高いオン電流を得るためには、半導体装置のＬ長（チャネル長）を短くする必要がある。特許文献１に示す半導体装置では、半導体装置のチャネル長を短くするためにはソース・ドレイン間の距離を短くする必要がある。
ここで、ソース・ドレイン間の距離はフォトリソグラフィ及びエッチングの工程によって決定されが、フォトリソグラフィによってパターニングする場合、露光機のマスクパターンサイズによって微細化が制限される。特に、ガラス基板上にフォトリソグラフィによってパターニングする場合、マスクパターンの最小サイズは２μｍ程度であり、半導体装置の短チャネル化はこのマスクパターンサイズに制限される。また、半導体装置のチャネル長がフォトリソグラフィによって決定されるため、半導体装置のチャネル長はフォトリソグラフィの工程における基板面内ばらつきの影響を受けてしまう。
また、半導体装置の駆動回路において、オン電流が低く抑制されたトランジスタが要求される場合がある。したがって、上記のように高いオン電流が得られるトランジスタとオン電流が低く抑制されたトランジスタとを両立することが要求される。
本発明は、上記実情に鑑み、オン電流の異なる複数の構造のトランジスタが形成された半導体装置を提供することを目的とする。
本発明の一実施形態による半導体装置は、第１電極、第１側壁を有する第１絶縁層、第１側壁に配置され、第１電極に接続された第１酸化物半導体層、第１酸化物半導体層に対向して配置された第１ゲート電極、第１酸化物半導体層と第１ゲート電極との間に配置された第１ゲート絶縁層、及び第１絶縁層の上方に配置され、第１酸化物半導体層に接続された第２電極を有する第１トランジスタと、第３電極、第３電極から離隔して配置された第４電極、第３電極と第４電極との間に配置され、第３電極及び第４電極の各々に接続され、第１酸化物半導体層と同一層に形成された第２酸化物半導体層、第２酸化物半導体層に対向して配置された第２ゲート電極、及び第２酸化物半導体層と第２ゲート電極との間に配置された第２ゲート絶縁層を有する第２トランジスタと、を有する。
本発明の実施形態に係る半導体装置の概要を示す平面図である。 本発明の実施形態に係る半導体装置の概要を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、絶縁層及び補助電極を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、絶縁層及び補助電極を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、層間膜及びゲート絶縁層に開口部を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、層間膜及びゲート絶縁層に開口部を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の概要を示す平面図である。 本発明の実施形態に係る半導体装置の概要を示す断面図である。 本発明の実施形態に係る半導体装置の概要を示す平面図である。 本発明の実施形態に係る半導体装置の概要を示す断面図である。 本発明の実施形態に係る半導体装置の概要を示す平面図である。 本発明の実施形態に係る半導体装置の概要を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、絶縁層及び補助電極を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、絶縁層及び補助電極を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法において、層間膜及びゲート絶縁層に開口部を形成する工程を示す平面図である。 本発明の実施形態に係る半導体装置の製造方法において、層間膜及びゲート絶縁層に開口部を形成する工程を示す断面図である。 本発明の実施形態に係る半導体装置の概要を示す平面図である。 本発明の実施形態に係る半導体装置の概要を示す断面図である。 本発明の実施形態に係る半導体装置の概要を示す平面図である。 本発明の実施形態に係る半導体装置の概要を示す断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
また、以下に示す実施形態の説明において、「第１の部材と第２の部材とを接続する」とは、少なくとも第１の部材と第２の部材とを電気的に接続することを意味する。つまり、第１の部材と第２の部材とが物理的に接続されていてもよく、第１の部材と第２の部材との間に他の部材が設けられていてもよい。
〈実施形態１〉
図１を用いて、本発明の実施形態１に係る半導体装置１０の概要について説明する。実施形態１の半導体装置１０は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）や、表示部に有機ＥＬ素子や量子ドット等の自発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を利用した自発光表示装置や、電子ペーパー等の反射型表示装置の各画素や駆動回路に用いられる半導体装置について説明する。
ただし、本発明に係る半導体装置は表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いることができる。また、実施形態１の半導体装置１０は、チャネルとして酸化物半導体を用いた構造を例示するが、この構造に限定されず、チャネルとしてシリコンなどの半導体やＧａ−Ａｓ等の化合物半導体、ペンタセン又はテトラシアノキノジメタン（ＴＣＮＱ）等の有機半導体を用いることもできる。ここで、実施形態１では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。
［半導体装置１０の構造］
図１は、本発明の実施形態１に係る半導体装置の概要を示す平面図である。また、図２は、本発明の実施形態１に係る半導体装置の概要を示す断面図である。図１及び図２に示すように、半導体装置１０は、基板１０５と、基板１０５上に配置された下地層１１０と、下地層１１０上に配置された第１トランジスタ１００及び第２トランジスタ２００を有する。
第１トランジスタ１００は、第１下部電極１２０と、第１下部電極１２０上に配置され、第１側壁１３１を有する第１絶縁層１３０と、第１絶縁層１３０の上方に配置された第１補助電極１９０と、第１補助電極１９０上及び第１側壁１３１に配置され、下方に配置された第１下部電極１２０に接続された第１酸化物半導体層１４０と、を有する。ここで、第１補助電極１９０は第１絶縁層１３０の上方において、第１絶縁層１３０と第１酸化物半導体層１４０との間に配置されているということもできる。
また、第１トランジスタ１００は、第１酸化物半導体層１４０に対向して配置された第１ゲート電極１６０と、第１酸化物半導体層１４０と第１ゲート電極１６０との間に配置された第１ゲート絶縁層１５０と、を有する。さらに、第１トランジスタ１００は、第１ゲート電極１６０上に形成された第１層間膜１７０と、第１層間膜１７０に設けられた第１開口部１７１（第１開口部１７１ａ、１７１ｂ、１７１ｃを特に区別しない場合は単に第１開口部１７１という）において、第１下部電極１２０、第１酸化物半導体層１４０、及び第１ゲート電極１６０のそれぞれに接続された第１上部電極１８０（第１上部電極１８０ａ、１８０ｂ、１８０ｃを特に区別しない場合は単に第１上部電極１８０という）と、を有する。ここで、第１上部電極１８０ｂは第１絶縁層１３０の上方で第１酸化物半導体層１４０に接続されている。
第２トランジスタ２００は、第２下部電極２２０、第３下部電極２２２、第２酸化物半導体層２４０、第２ゲート絶縁層２５０、及び第２ゲート電極２６０を有する。第２下部電極２２０及び第３下部電極２２２は第１下部電極１２０と同一層に形成されており、第３下部電極２２２は第２下部電極２２０から離隔して配置されている。第２酸化物半導体層２４０は第２下部電極２２０と第３下部電極２２２との間に配置され、第２下部電極２２０及び第３下部電極２２２の側方及び上方と接触している。
第２ゲート電極２６０は第２酸化物半導体層２４０に対向して配置されている。第２ゲート絶縁層２５０は第２酸化物半導体層２４０と第２ゲート電極２６０との間に配置されている。ここで、第２下部電極２２０と第３下部電極２２２とは平面視において離隔して配置されているということもできる。また、換言すると、第２下部電極２２０と第３下部電極２２２とは異なるパターンで形成されているということもできる。
第２トランジスタ２００は、第２ゲート電極２６０上に形成された第２層間膜２７０と、第２層間膜２７０に設けられた第２開口部２７１（第２開口部２７１ａ、２７１ｂを特に区別しない場合は単に第２開口部２７１という）において、第２下部電極２２０及び第３下部電極２２２のそれぞれに接続された第２上部電極２８０（第２上部電極２８０ａ、２８０ｂを特に区別しない場合は単に第２上部電極２８０という）と、を有する。
ここで、第２下部電極２２０及び第３下部電極２２２は第１下部電極１２０と同一層で形成されている。また、第２酸化物半導体層２４０は第１酸化物半導体層１４０と同一層で形成されている。また、第２ゲート絶縁層２５０は第１ゲート絶縁層１５０と同一層で形成されている。また、第２ゲート電極２６０は第１ゲート電極１６０と同一層で形成されている。ただし、上記の構造に限定されず、第２酸化物半導体層２４０は、少なくとも一部が第１酸化物半導体層１４０と同一層で形成されていてもよい。また、第２ゲート絶縁層２５０は、少なくとも一部が第１ゲート絶縁層１５０と同一層で形成されていてもよい。また、第２ゲート電極２６０は、第１ゲート電極１６０とは異なる材質で形成されていてもよい。
例えば、第２酸化物半導体層２４０は、第１酸化物半導体層１４０の同一層に対してさらに酸化物半導体層を積層することで形成されてもよい。つまり、第２酸化物半導体層２４０の膜厚を第１酸化物半導体層１４０の膜厚よりも厚膜にしてもよい。逆に、第２酸化物半導体層２４０の膜厚を第１酸化物半導体層１４０の膜厚よりも薄膜にしてもよい。また、第２ゲート絶縁層２５０は、第１ゲート絶縁層１５０の同一層に対してさらに他の絶縁層を積層することで形成されてもよい。つまり、第２ゲート絶縁層２５０の膜厚を第１ゲート絶縁層１５０の膜厚よりも厚膜にしてもよい。逆に、第２ゲート絶縁層２５０の膜厚を第１ゲート絶縁層１５０の膜厚よりも薄膜にしてもよい。
ここで、第１酸化物半導体層１４０は、第１酸化物半導体層１４０の一方が領域１３２において第１下部電極１２０に接続され、第１酸化物半導体層１４０の他方が領域１９２において第１補助電極１９０に接続されている。第１下部電極１２０は第１上部電極１８０ａに接続され、第１補助電極１９０は第１上部電極１８０ｂに接続されている。また、第１上部電極１８０ｂは第１補助電極１９０とは反対側で第１酸化物半導体層１４０に接続されている。ここで、第１上部電極１８０ａにソース電圧を印加し、第１上部電極１８０ｂにドレイン電圧を印加する場合、領域１３２をソース領域、領域１９２をドレイン領域ということもできる。
つまり、第１トランジスタ１００において、第１下部電極１２０と第１補助電極１９０との間の第１側壁１３１に配置された第１酸化物半導体層１４０の長さが第１トランジスタ１００のチャネル長である。また、第２トランジスタ２００において、第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０の長さが第２トランジスタ２００のチャネル長である。
第１トランジスタ１００のチャネル長は第１絶縁層１３０の膜厚及び第１側壁１３１の傾斜角度によって調整することができる。第１絶縁層１３０の膜厚はナノメートルオーダーで制御可能であるため、第１トランジスタ１００のチャネル長をナノメートルオーダーで制御することができる。つまり、第１トランジスタ１００は短チャネル長のトランジスタに好適である。一方、第２トランジスタ２００のチャネル長は第２下部電極２２０と第３下部電極２２２との間隔によって調整することができる。
第２下部電極２２０と第３下部電極２２２との間隔はフォトリソグラフィによって制御されるため、第２トランジスタ２００のチャネル長をマイクロメートルオーダーで制御することができる。つまり、第２トランジスタ２００は長チャネル長のトランジスタに好適である。半導体装置１０において、第２トランジスタ２００のチャネル長は第１トランジスタ１００のチャネル長よりも長くすることができる。
ここで、第１側壁１３１は傾斜面が上方を向くテーパ形状であってもよい。当該形状を順テーパ形状ということもできる。この場合、第１酸化物半導体層１４０は第１側壁１３１上に配置されているということもできる。また、第１側壁１３１上において第１ゲート絶縁層１５０は第１酸化物半導体層１４０上に配置されているということもできる。また、第１側壁１３１上において第１ゲート電極１６０は第１ゲート絶縁層１５０上に配置されているということもできる。
また、図２では、第１補助電極１９０は第１絶縁層１３０の上面を覆うように配置されているが、第１補助電極１９０は第１絶縁層１３０の上面全てに形成されている必要なく、少なくとも第１絶縁層１３０の上面の一部に形成されていればよい。また、第１補助電極１９０は、第１絶縁層１３０の上面だけではなく、第１側壁１３１の一部に形成されていてもよい。
基板１０５としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの透光性を有する絶縁基板を使用することができる。また、表示装置ではない集積回路の場合は、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、透光性を有さない基板を使用することができる。
下地層１１０としては、基板１０５からの不純物が第１酸化物半導体層１４０に拡散することを抑制することができる材料を使用することができる。例えば、下地層１１０として、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化アルミニウム（ＡｌＮｘ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）などを使用することができる（ｘ、ｙは任意）。また、これらの膜を積層した構造を使用してもよい。
ここで、ＳｉＯｘＮｙ及びＡｌＯｘＮｙとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮｘＯｙ及びＡｌＮｘＯｙとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。
上記に例示した下地層１１０は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）で形成してもよく、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成してもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）−ＣＶＤ法又はホットワイヤＣＶＤ法）などと用いることができる。また、ナノメートルオーダー（１μｍ未満の範囲）で膜厚を制御することができれば、上記に例示した蒸着法以外の方法を用いることができる。
第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２は、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。
ここで、第１下部電極１２０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、酸化物半導体との接触抵抗が低い材料を使用することが好ましい。ここで、第１酸化物半導体層１４０と良好な電気的接触を得るために、仕事関数が第１酸化物半導体層１４０より小さい金属材料を用いることができる。
第１絶縁層１３０は、下地層１１０と同様に、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＳｉＮｘＯｙ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＡｌＮｘＯｙなどの無機絶縁材料や、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などの有機絶縁材料を用いることができる。また、下地層１１０と同様の方法で形成することができる。第１絶縁層１３０と下地層１１０とは同じ材料を用いてもよく、異なる材料を用いてもよい。
また、図１では、第１絶縁層１３０の第１側壁１３１の断面形状が直線状の順テーパ形状である構造を例示したが、この構造に限定されず、第１側壁１３１の形状が上方に向かって凸形状の順テーパ形状であってもよく、逆に上方に向かって凹形状の順テーパ形状であってもよい。また、第１側壁１３１は傾斜面が上方を向いた順テーパ形状以外にも、垂直形状であってもよく、傾斜面が下方を向いた逆テーパ形状であってもよい。
また、図２では、第１絶縁層１３０が単層である構造を例示したが、この構造に限定されず、複数の異なる層が積層された構造であってもよい。この場合、異なる層によって第１側壁１３１のテーパ角及び形状が異なっていてもよい。また、第１絶縁層１３０として、異なる物性の層（例えば、ＳｉＮｘ及びＳｉＯｘ）を積層させることで、第１側壁１３１の場所によって特性が異なる第１酸化物半導体層１４０が形成されるようにしてもよい。つまり、第１トランジスタ１００は、特性が異なる第１酸化物半導体層１４０が直列に接続されたチャネルを有していてもよい。
第１酸化物半導体層１４０及び第２酸化物半導体層２４０は、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本発明に使用されＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を大きくしてもよい。
また、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよく、例えばＡｌ、Ｓｎなどの金属元素が添加されていてもよい。また、上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化バナジウム（ＶＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）などを用いることができる。なお、第１酸化物半導体層１４０及び第２酸化物半導体層２４０はアモルファスであってもよく、結晶性であってもよい。また、第１酸化物半導体層１４０はアモルファスと結晶の混相であってもよい。
第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０は、下地層１１０及び第１絶縁層１３０と同様に、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＳｉＮｘＯｙ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＡｌＮｘＯｙなどの無機絶縁材料を用いることができる。また、下地層１１０と同様の方法で形成することができる。また、第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０はこれらの絶縁層を積層した構造を使用することができる。第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０は、下地層１１０及び第１絶縁層１３０と同じ材料であってもよく、異なる材料であってもよい。
第１ゲート電極１６０及び第２ゲート電極２６０は、第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２と同様の材料を用いることができる。第１ゲート電極１６０及び第２ゲート電極２６０は第１下部電極１２０と同じ材料を用いてもよく、異なる材料を用いてもよい。第１ゲート電極１６０及び第２ゲート電極２６０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、ゲート電極が０Ｖのときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。
第１層間膜１７０及び第２層間膜２７０は、下地層１１０、第１絶縁層１３０、及び第１ゲート絶縁層１５０と同様に、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＳｉＮｘＯｙ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＡｌＮｘＯｙなどの無機絶縁材料を用いることができる。また、下地層１１０と同様の方法で形成することができる。第１層間膜１７０及び第２層間膜２７０としては、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料を用いることができる。
ここで、ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指すもので、下地の段差を緩和して平坦化する効果を有する膜である。ここで、下地層１１０、第１絶縁層１３０、第１ゲート絶縁層１５０、及び第２ゲート絶縁層２５０にＴＥＯＳ層を用いることもできる。
また、有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。第１層間膜１７０は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。
第１上部電極１８０、第２上部電極２８０、及び第１補助電極１９０は、第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、第１ゲート電極１６０、及び第２ゲート電極２６０と同様の材料を用いることができる。第１上部電極１８０、第２上部電極２８０、及び第１補助電極１９０は第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、第１ゲート電極１６０、及び第２ゲート電極２６０と異なる材料を用いてもよい。
第１上部電極１８０、第２上部電極２８０、及び第１補助電極１９０の各々は同じ材料を用いてもよく、異なる材料を用いてもよい。また、第１上部電極１８０、第２上部電極２８０、及び第１補助電極１９０は、第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、第１ゲート電極１６０、及び第２ゲート電極２６０として列挙した材料以外に銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などを用いることもできる。特に、第１上部電極１８０及び第２上部電極２８０にＣｕを用いる場合は、熱によるＣｕの拡散を抑制するＴｉやＴｉＮなどのバリア層と積層させてもよい。
第１上部電極１８０、第２上部電極２８０、及び第１補助電極１９０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、第１酸化物半導体層１４０及び第２酸化物半導体層２４０との接触抵抗が低い材料を使用することが好ましい。ここで、第１酸化物半導体層１４０と良好な電気的接触を得るために、第１上部電極１８０、第２上部電極２８０、及び第１補助電極１９０として仕事関数が第１酸化物半導体層１４０より小さい金属材料を用いることができる。ここで、第１上部電極１８０と第１補助電極１９０との間に挟持された領域の第１酸化物半導体層１４０が、他の領域の第１酸化物半導体層１４０に比べて高い導電率を有していてもよい。
［半導体装置１０の動作］
図１及び図２に示す第１トランジスタ１００及び第２トランジスタ２００を用いて、それらの動作について説明する。第１トランジスタ１００は第１酸化物半導体層１４０をチャネルとするトランジスタである。第２トランジスタ２００は第２酸化物半導体層２４０をチャネルとするトランジスタである。以下に第１トランジスタ１００及び第２トランジスタ２００の各々の動作について説明する。
第１トランジスタ１００において、第１ゲート電極１６０に接続された第１上部電極１８０ｃにはゲート電圧が印加され、第１下部電極１２０に接続された第１上部電極１８０ａにドレイン電圧が印加され、第１酸化物半導体層１４０に接続された第１上部電極１８０ｂにソース電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。ここで、第１上部電極１８０ｂに印加されたソース電圧は、第１酸化物半導体層１４０を介して第１補助電極１９０に供給される。
第１ゲート電極１６０にゲート電圧が印加されると、第１ゲート絶縁層１５０を介して第１ゲート電極１６０に対向する第１酸化物半導体層１４０に、ゲート電圧に応じた電界が形成される。その電界によって第１酸化物半導体層１４０にキャリアが生成される。上記のように第１酸化物半導体層１４０にキャリアが生成された状態で、第１下部電極１２０と第１補助電極１９０との間に電位差が生じると、第１酸化物半導体層１４０に生成されたキャリアが電位差に応じて移動する。つまり、第１補助電極１９０から第１下部電極１２０へと電子が移動する。
ここで、第１下部電極１２０及び第１補助電極１９０はキャリアが生成された第１酸化物半導体層１４０よりも高い導電率を有しているため、電子はソース領域１９２で第１酸化物半導体層１４０に供給され、ドレイン領域１３２で第１下部電極１２０に取り出される。つまり、第１トランジスタ１００において、第１絶縁層１３０の第１側壁１３１に配置された第１酸化物半導体層１４０がチャネルとして機能する。図１において、第１トランジスタ１００のチャネル領域１４１がチャネルとして機能する領域である。したがって、第１トランジスタ１００におけるチャネル長は第１絶縁層１３０の膜厚及び第１側壁１３１のテーパ角によって決まる。
第２トランジスタ２００において、第２ゲート電極２６０に接続された第２上部電極２８０ｃ（図１参照）にはゲート電圧が印加され、第２下部電極２２０に接続された第２上部電極２８０ａにドレイン電圧が印加され、第３下部電極２２２に接続された第２上部電極２８０ｂにソース電圧が印加が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。
第２ゲート電極２６０にゲート電圧が印加されると、第２ゲート絶縁層２５０を介して第２ゲート電極２６０に対向する第２酸化物半導体層２４０に、ゲート電圧に応じた電界が形成される。その電界によって第２酸化物半導体層２４０にキャリアが生成される。上記のように第２酸化物半導体層２４０にキャリアが生成された状態で、第２下部電極２２０と第３下部電極２２２との間に電位差が生じると、第２酸化物半導体層２４０に生成されたキャリアが電位差に応じて移動する。つまり、第３下部電極２２２から第２下部電極２２０へと電子が移動する。
第２トランジスタ２００において、第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０がチャネルとして機能する。図１において、第２トランジスタ２００のチャネル領域２４１がチャネルとして機能する領域である。したがって、第２トランジスタ２００におけるチャネル長は、第２下部電極２２０と第３下部電極２２２との間隔によって決まる。
以上のように、本発明の実施形態１に係る半導体装置１０によると、第１トランジスタ１００は、第１絶縁層１３０の第１側壁１３１に配置された第１酸化物半導体層１４０がチャネルとなる。したがって、第１絶縁層１３０の膜厚、第１側壁１３１のテーパ角、又は第１絶縁層１３０の膜厚及び第１側壁１３１のテーパ角の両方を制御することによって、第１トランジスタ１００のチャネル長が制御される。上記のように、ＰＶＤ法又はＣＶＤ法によって形成された第１絶縁層１３０の膜厚はナノメートルオーダーで制御することができるため、第１トランジスタ１００のチャネル長はナノメートルオーダーで制御することができる。ばらつきのオーダーがマイクロメートルオーダーであるフォトリソグラフィのパターニング限界よりも小さいチャネル長を有する半導体装置を実現することが可能となる。その結果、オン電流を向上させることができる半導体装置を提供することができる。
一方、第２トランジスタ２００は第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０がチャネルとなるため、第２下部電極２２０及び第３下部電極２２２のパターンによって、第２トランジスタ２００のチャネル長が制御される。つまり、フォトリソグラフィに用いるマスク設計により、数マイクロメートルから数百マイクロメートルオーダーのチャネル長を有する半導体装置を実現することが可能となる。
以上のように、チャネル長がナノメートルオーダーの第１トランジスタ１００及びチャネル長がマイクロメートルオーダーの第２トランジスタ２００を同一工程で形成することができる。
また、第１絶縁層１３０の膜厚は上記のようにナノメートルオーダーで制御することが可能であるため、膜厚の基板面内ばらつきもナノメートルオーダーに制御することができる。また、第１絶縁層１３０のテーパ角は、第１絶縁層１３０のエッチングレート及びレジストの後退量によって制御され、これらのばらつき制御も第１絶縁層１３０の膜厚ばらつきと同等のオーダーで制御することが可能である。その結果、チャネル長の基板面内ばらつきを抑制することができる半導体装置を実現することができる。
また、特に特性変動の影響が半導体装置の動作に大きな影響を及ぼす第１トランジスタ１００においては、第１酸化物半導体層１４０のチャネル領域は、上方が第１ゲート電極１６０で覆われ、下方が第１下部電極１２０で覆われている。したがって、第１ゲート電極１６０と第１下部電極１２０に透光性を有さない金属を用いた場合には外部からの光が第１酸化物半導体層１４０に照射されることを抑制することができる。その結果、光が照射された環境においても特性の変動が小さい半導体装置を実現することができる。
［半導体装置１０の製造方法］
図３乃至図１２を用いて、本発明の実施形態１に係る半導体装置１０の製造方法について、平面図及び断面図を参照しながら説明する。図３及び図４は、本発明の実施形態１に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図４に示すように、基板１０５上に下地層１１０及び第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２を成膜し、フォトリソグラフィ及びエッチングによって図３に示す第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のパターンを形成する。ここで、第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のエッチングは、第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のエッチングレートと下地層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。
図５及び図６は、本発明の実施形態１に係る半導体装置の製造方法において、絶縁層及び補助電極を形成する工程を示す平面図及び断面図である。図６に示すように、図４に示す基板の全面に第１絶縁層１３０及び第１補助電極１９０を成膜し、フォトリソグラフィ及びエッチングによって図５に示す第１絶縁層１３０のパターンを形成する。ここで、第１絶縁層１３０及び第１補助電極１９０を一括でエッチングしてもよく、それぞれを別の工程でエッチングしてもよい。例えば、第１絶縁層１３０のパターンを形成した後に第１補助電極１９０を第１絶縁層１３０の上面及び側壁に成膜し、フォトリソグラフィ及びエッチングによって第１補助電極１９０のパターンを形成してもよい。
第１絶縁層１３０のエッチングは、少なくとも第１絶縁層１３０のエッチングレートと第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のエッチングレートとの選択比が大きい条件で処理することが好ましい。より好ましくは、第１絶縁層１３０のエッチングは、第１絶縁層１３０のエッチングレートと第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、及び下地層１１０のエッチングレートとの選択比が大きい条件で処理するとよい。
第１絶縁層１３０及び下地層１１０が同じ材料で形成されるなど、第１絶縁層１３０と下地層１１０との高い選択比を確保することが困難な場合、下地層１１０上にエッチングストッパとなる層を配置してもよい。また、図５では、第１絶縁層１３０は方形のパターンであるが、このパターン形状に限定されず、例えば、円形、楕円形、多角形、湾曲形など多様な形状であってもよい。
ここで、第１絶縁層１３０の第１側壁１３１をテーパ形状にするためのエッチング方法について説明する。第１側壁１３１のテーパ角は、第１絶縁層１３０のエッチングレートと第１絶縁層１３０をエッチングする際にマスクとして用いるレジストの水平方向のエッチングレート（以下、レジストの後退量という）とによって制御することができる。例えば、第１絶縁層１３０のエッチングレートに比べてレジストの後退量が小さい場合、第１側壁１３１のテーパ角は大きく（垂直に近い角度）なり、レジストの後退量がゼロの場合は、第１側壁１３１は垂直となる。一方、第１絶縁層１３０のエッチングレートに比べてレジストの後退量が大きい場合、第１側壁１３１のテーパ角は小さく（緩やかな傾斜）なる。ここで、レジストの後退量はレジストパターン端部のテーパ角やレジストのエッチングレートによって調整することができる。
図７及び図８は、本発明の実施形態１に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図８に示すように、図６に示す基板の全面に第１酸化物半導体層１４０及び第２酸化物半導体層２４０を成膜し、フォトリソグラフィ及びエッチングによって図７に示す第１酸化物半導体層１４０及び第２酸化物半導体層２４０のパターンを形成する。
第１酸化物半導体層１４０及び第２酸化物半導体層２４０はスパッタリング法を用いて成膜することができる。第１酸化物半導体層１４０及び第２酸化物半導体層２４０のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで第１酸化物半導体層１４０及び第２酸化物半導体層２４０をエッチングする場合、シュウ酸を含むエッチャントを用いることができる。
ここで、第１酸化物半導体層１４０は第１絶縁層１３０の一側面にだけ形成された構成を例示したが、この構成に限定されず、例えば第１絶縁層１３０のパターンを覆うような形状、つまり第１絶縁層１３０の全ての第１側壁１３１に第１酸化物半導体層１４０が形成された構成であってもよい。
図９及び図１０は、本発明の実施形態１に係る半導体装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す平面図及び断面図である。図１０に示すように、図８に示す基板の全面に第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、第１ゲート電極１６０、及び第２ゲート電極２６０を形成し、フォトリソグラフィ及びエッチングによって図９に示す第１ゲート電極１６０及び第２ゲート電極２６０のパターンを形成する。
図１０では、第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０は、第１ゲート電極１６０及び第２ゲート電極２６０のエッチングストッパとして機能しており、第１ゲート電極１６０及び第２ゲート電極２６０だけがエッチングされた状態を示す。ただし、第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、第１ゲート電極１６０、及び第２ゲート電極２６０を一括でエッチングしてもよい。
ここで、図９に示すように、第１ゲート電極１６０は第１酸化物半導体層１４０のチャネル幅（Ｗ長）方向（図９の紙面上下方向）のパターン端部を覆うように形成されている。換言すると、第１トランジスタ１００の第１ゲート電極１６０は第１酸化物半導体層１４０のチャネルよりもＷ長方向に大きい。また、換言すると、第１側壁１３１において、第１ゲート電極１６０のＷ長は第１酸化物半導体層１４０のＷ長よりも長い。第１酸化物半導体層１４０のパターン端部は、第１酸化物半導体層１４０のエッチングの際に物性が変化してしまうことがある。図９のようなパターン形状にすることで、第１酸化物半導体層１４０のパターン端部がエッチングの影響で欠陥が多く発生している場合であっても、当該パターン端部における上記欠陥に起因したリークパスを抑制することができる。
図１１及び図１２は、本発明の実施形態１に係る半導体装置の製造方法において、層間膜及びゲート絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１２に示すように、図１０に示す基板の全面に第１層間膜１７０及び第２層間膜２７０を成膜し、フォトリソグラフィ及びエッチングによって図１１に示す第１開口部１７１及び第２開口部２７１のパターンを形成する。ここで、第１開口部１７１ａは第１下部電極１２０を露出し、第１開口部１７１ｂは第１酸化物半導体層１４０を露出し、第１開口部１７１ｃは第１ゲート電極１６０を露出する。また、第２開口部２７１ａは第２下部電極２２０を露出し、第２開口部２７１ｂは第３下部電極２２２を露出し、第２開口部２７１ｃは第２ゲート電極２６０を露出する（図１１参照）。
ここで、第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、第１層間膜１７０、及び第２層間膜２７０のエッチングレートと、これらの絶縁層の開口部で露出される第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、第１酸化物半導体層１４０、第２酸化物半導体層２４０、第１ゲート電極１６０及び第２ゲート電極２６０のエッチングレートとの高い選択比を確保することが好ましい。
そして、図１２に示す基板の全面に第１上部電極１８０及び第２上部電極２８０を成膜し、フォトリソグラフィ及びエッチングによって図１及び図２に示すように第１上部電極１８０及び第２上部電極２８０のパターンを形成する。上記に示す製造工程によって、本発明の実施形態１に係る半導体装置１０を形成することができる。ここで、図２における第１側壁１３１に形成された第１酸化物半導体層１４０、及び第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０が第１トランジスタ１００及び第２トランジスタ２００のチャネル領域の一部となる。
以上のように、本発明の実施形態１に係る半導体装置１０の製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ１００及びチャネル長がマイクロメートルオーダーの第２トランジスタ２００を同一工程で形成することができる。
〈実施形態１の変形例１〉
図１３及び図１４を用いて、本発明の実施形態１の変形例について説明する。実施形態１の変形例１に係る半導体装置１１は、実施形態１で説明した半導体装置１０と類似している。以下の説明において、半導体装置１０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
図１３及び図１４は、本発明の実施形態１の変形例１に係る半導体装置１１の概要を示す平面図及び断面図である。半導体装置１１は、第２下部電極２２０の代わりに第２絶縁層２３０及び第２補助電極２９０が配置されている点において、図１及び図２に示す半導体装置１０と相違する。具体的に説明すると、半導体装置１１は第１トランジスタ１００及び第２トランジスタ２００に加えて第３トランジスタ３００を有している。
第３トランジスタ３００は、下地層１１０上に配置され、第２側壁２３１を有する第２絶縁層２３０と、第２絶縁層２３０の上方に配置された第２補助電極２９０と、第２補助電極２９０上及び第２側壁２３１に配置された第３酸化物半導体層２４２と、を有する。第３酸化物半導体層２４２は、第２絶縁層２３０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０に接続されている。
第２補助電極２９０は第２絶縁層２３０の上方において、第２絶縁層２３０と第３酸化物半導体層２４２との間に配置されているということもできる。また、半導体装置１１は、第３酸化物半導体層２４２に対向して配置された第３ゲート電極２６２と、第３酸化物半導体層２４２と第３ゲート電極２６２との間に配置された第３ゲート絶縁層２５２と、を有する。半導体装置１１では、第２上部電極２８０ａは第２開口部２７１ａを介して第２補助電極２９０に接続されている。第２上部電極２８０ｂは半導体装置１０と同様に第２開口部２７１ｂを介して第３下部電極２２２に接続されている。
ここで、第３酸化物半導体層２４２は第１酸化物半導体層１４０及び第２酸化物半導体層２４０と同一層で形成されている。また、第３ゲート絶縁層２５２は第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０と同一層で形成されている。また、第３ゲート電極２６２は第１ゲート電極１６０及び第２ゲート電極２６０と同一層で形成されている。ただし、上記の構造に限定されず、第３酸化物半導体層２４２は、少なくとも一部が第１酸化物半導体層１４０又は第２酸化物半導体層２４０と同一層で形成されていてもよい。また、第３ゲート絶縁層２５２は、少なくとも一部が第１ゲート絶縁層１５０又は第２ゲート絶縁層２５０と同一層で形成されていてもよい。また、第３ゲート電極２６２は、第１ゲート電極１６０又は第２ゲート電極２６０とは異なる材質で形成されていてもよい。
上記のように、半導体装置１１は、下地層１１０上に配置された第２酸化物半導体層２４０をチャネルとした第２トランジスタ２００と、第２側壁２３１上に配置された第３酸化物半導体層２４２をチャネルとした第３トランジスタ３００と、が直列に接続されている。図１３に示すように、第２トランジスタ２００はチャネル領域２４１がチャネルとして機能し、第３トランジスタ３００はチャネル領域２４３がチャネルとして機能する。
第３トランジスタ３００のチャネル長は第２絶縁層２３０の膜厚及び第２側壁２３１の傾斜角度によって調整することができる。第２絶縁層２３０の膜厚はナノメートルオーダーで制御可能であるため、第３トランジスタ３００のチャネル長をナノメートルオーダーで制御することができる。つまり、第３トランジスタ３００は短チャネル長のトランジスタに好適である。一方、第２トランジスタ２００のチャネル長はマイクロメートルオーダーで制御されるため、第２トランジスタ２００のチャネル長は第３トランジスタ３００のチャネル長よりも長くすることができる。
図１４では、第３トランジスタ３００のチャネル長は第１トランジスタ１００のチャネル長と等しい。ただし、例えば、第２絶縁層２３０の膜厚を第１絶縁層１３０の膜厚と異なるようにする、又は、第２側壁２３１の傾斜角を第１側壁１３１の傾斜角と異なるようにすることで、第３トランジスタ３００のチャネル長を第１トランジスタ１００のチャネル長と異なるようにしてもよい。
〈実施形態１の変形例２〉
図１５及び図１６を用いて、本発明の実施形態１の変形例について説明する。実施形態１の変形例２に係る半導体装置１２は、実施形態１の変形例１で説明した半導体装置１１と類似している。以下の説明において、半導体装置１１と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
図１５及び図１６は、本発明の実施形態１の変形例２に係る半導体装置１２の概要を示す平面図及び断面図である。半導体装置１２は、第３下部電極２２２の代わりに第３絶縁層２３４及び第３補助電極２９４が配置されている点において、半導体装置１１と相違する。具体的に説明すると、半導体装置１２は、下地層１１０上に第３側壁２３２を有する第３絶縁層２３４と、第３絶縁層２３４の上方に配置された第３補助電極２９４と、第３補助電極２９４上及び第３側壁２３２に配置され、第２絶縁層２３０と第３絶縁層２３４との間に配置された第２酸化物半導体層２４０に接続された第４酸化物半導体層２４４と、を有する。
第３補助電極２９４は第３絶縁層２３４の上方において、第３絶縁層２３４と第４酸化物半導体層２４４との間に配置されているということもできる。また、半導体装置１２は、第４酸化物半導体層２４４に対向して配置された第４ゲート電極２６４と、第４酸化物半導体層２４４と第４ゲート電極２６４との間に配置された第４ゲート絶縁層２５４と、を有する。半導体装置１２では、第２上部電極２８０ａは第２開口部２７１ａを介して第２補助電極２９０に接続されており、第２上部電極２８０ｂは第２開口部２７１ａを介して第３補助電極２９４に接続されている。
ここで、第４酸化物半導体層２４４は第１酸化物半導体層１４０、第２酸化物半導体層２４０、及び第３酸化物半導体層２４２と同一層で形成されている。また、第４ゲート絶縁層２５４は第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、及び第３ゲート絶縁層２５２と同一層で形成されている。また、第４ゲート電極２６４は第１ゲート電極１６０、第２ゲート電極２６０、及び第３ゲート電極２６２と同一層で形成されている。ただし、上記の構造に限定されず、第４酸化物半導体層２４４は、少なくとも一部が第１酸化物半導体層１４０、第２酸化物半導体層２４０、又は第３酸化物半導体層２４２と同一層で形成されていてもよい。また、第４ゲート絶縁層２５４は、少なくとも一部が第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、又は第３ゲート絶縁層２５２と同一層で形成されていてもよい。また、第４ゲート電極２６４は、第１ゲート電極１６０、第２ゲート電極２６０、又は第３ゲート電極２６２とは異なる材質で形成されていてもよい。
上記のように、半導体装置１２は、下地層１１０上に配置された第２酸化物半導体層２４０をチャネルとした第２トランジスタ２００と、第２側壁２３１上に配置された第３酸化物半導体層２４２をチャネルとした第３トランジスタ３００と、第３側壁２３２上に配置された第４酸化物半導体層２４４をチャネルとした第４トランジスタ４００と、が直列に接続されている。図１５に示すように、第２トランジスタ２００はチャネル領域２４１がチャネルとして機能し、第３トランジスタ３００はチャネル領域２４３がチャネルとして機能し、第４トランジスタ４００はチャネル領域２４５がチャネルとして機能する。
第４トランジスタ４００のチャネル長は第３絶縁層２３４の膜厚及び第３側壁２３２の傾斜角度によって調整することができる。第３絶縁層２３４の膜厚はナノメートルオーダーで制御可能であるため、第４トランジスタ４００のチャネル長をナノメートルオーダーで制御することができる。つまり、第４トランジスタ４００は短チャネル長のトランジスタに好適である。一方、第２トランジスタ２００のチャネル長はマイクロメートルオーダーで制御されるため、第２トランジスタ２００のチャネル長は第４トランジスタ４００のチャネル長よりも長くすることができる。
図１６では、第４トランジスタ４００のチャネル長は第１トランジスタ１００のチャネル長及び第３トランジスタ３００のチャネル長と等しい。ただし、例えば、第３絶縁層２３４の膜厚を第１絶縁層１３０若しくは第２絶縁層２３０の膜厚と異なるようにする、又は、第３側壁２３２の傾斜角を第１側壁１３１の傾斜角若しくは第２側壁２３１の傾斜角と異なるようにすることで、第４トランジスタ４００のチャネル長を第１トランジスタ１００のチャネル長又は第３トランジスタ３００のチャネル長と異なるようにしてもよい。
以上のように、本発明の実施形態１の変形例に係る半導体装置においても、半導体装置１０と同様の効果を得ることができる。
〈実施形態２〉
図１７及び図１８を用いて、本発明の実施形態２に係る半導体装置２０の概要について説明する。実施形態２の半導体装置２０は、実施形態１と同様に表示装置や駆動回路に用いられる半導体装置である。また、実施形態２の半導体装置２０は、チャネルとして酸化物半導体を用いた構造を例示するが、この構造に限定されず、チャネルとしてシリコンなどの半導体やＧａ−Ａｓ等の化合物半導体、ペンタセン又はテトラシアノキノジメタン（ＴＣＮＱ）等の有機半導体を用いることもできる。ここで、実施形態２では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。
［半導体装置２０の構造］
図１７及び図１８は、本発明の実施形態２に係る半導体装置の概要を示す平面図及び断面図である。図１７及び図１８に示すように、半導体装置２０は、基板１０５と、基板１０５上に配置された下地層１１０と、下地層１１０上に配置された第１トランジスタ１００及び第２トランジスタ２００を有する。
第１トランジスタ１００は、第１下部電極１２０と、第１下部電極１２０上に配置され、第１下部電極１２０に達する第３開口部１３７ｄが設けられ、第３開口部１３７ｄを囲む第１側壁１３１を有する第１絶縁層１３０と、第１絶縁層１３０の上方に配置された第１補助電極１９０と、第１補助電極１９０上、第１下部電極１２０上、及び第１側壁１３１に配置され、第１下部電極１２０に接続された第１酸化物半導体層１４０と、を有する。ここで、第１補助電極１９０は第１絶縁層１３０の上方において、第１絶縁層１３０と第１酸化物半導体層１４０との間に配置されているということもできる。
また、第１トランジスタ１００は、第１酸化物半導体層１４０に対向して配置された第１ゲート電極１６０と、第１酸化物半導体層１４０と第１ゲート電極１６０との間に配置された第１ゲート絶縁層１５０と、を有する。さらに、第１トランジスタ１００は、第１ゲート電極１６０上に形成された第１層間膜１７０と、第１層間膜１７０に設けられた第１開口部１７１（１７１ａ、１７１ｂ、１７１ｃ）において、第１下部電極１２０、第１酸化物半導体層１４０、及び第１ゲート電極１６０のそれぞれに接続された第１上部電極１８０（１８０ａ、１８０ｂ、１８０ｃ）と、を有する。ここで、第１上部電極１８０ｂは第１絶縁層１３０の上方で第１酸化物半導体層１４０に接続されている。また、第１開口部１７１ａは第３開口部１３７ａ内部に設けられている。つまり、第１上部電極１８０ａは第１開口部１７１ａ及び第３開口部１３７ａを介して第１下部電極１２０に接続されている。
第２トランジスタ２００は、第２下部電極２２０、第３下部電極２２２、第２絶縁層２３０、第３絶縁層２３４、第２補助電極２９０、第３補助電極２９４、第２酸化物半導体層２４０、第２ゲート絶縁層２５０、及び第２ゲート電極２６０を有する。第２下部電極２２０及び第３下部電極２２２は第１下部電極１２０と同一層に形成されており、第３下部電極２２２は第２下部電極２２０から離隔して配置されている。
第２絶縁層２３０は第２下部電極２２０上に配置されている。第２下部電極２２０は平面視において第２絶縁層２３０よりもパターンサイズが大きく、第２下部電極２２０は第２絶縁層２３０のパターン端部から突出した第１突出部２２４を有している。また、第３絶縁層２３４は第３下部電極２２２上に配置されている。第３下部電極２２２は平面視において第３絶縁層２３４よりもパターンサイズが大きく、第３下部電極２２２は第３絶縁層２３４のパターン端部から突出した第２突出部２２６を有している。
第２絶縁層２３０及び第３絶縁層２３４には第４開口部２３７（２３７ａ、２３７ｂ、２３７ｄ）が設けられている。第４開口部２３７ａは第２下部電極２２０に達しており、第４開口部２３７ｂは第３下部電極２２２に達している。第４開口部２３７ｄは第１突出部２２４、第２突出部２２６、及び第２下部電極２２０と第３下部電極２２２との間の下地層１１０に達している。
第２補助電極２９０は第２絶縁層２３０上に配置されており、第３補助電極２９４は第３絶縁層２３４上に配置されている。第２補助電極２９０及び第３補助電極２９４は、第２酸化物半導体層２４０のパターンの下方に配置されており、それ以外の領域には配置されていない。つまり、第２補助電極２９０及び第３補助電極２９４は、第２絶縁層２３０及び第３絶縁層２３４と第２酸化物半導体層２４０との間に配置されている。
第２酸化物半導体層２４０は、第４開口部２３７ｄにおいて、下地層１１０、第１突出部２２４、第２突出部２２６、第２絶縁層２３０の第２側壁２３１、第３絶縁層２３４の第３側壁２３２、第２補助電極２９０、及び第３補助電極２９４に対応して配置されている。ここで、第２酸化物半導体層２４０は少なくとも第２下部電極２２０及び第３下部電極２２２に接し、第２下部電極２２０と第３下部電極２２２との間に配置されていればよい。
第２ゲート電極２６０は第２酸化物半導体層２４０に対向して配置されている。第２ゲート絶縁層２５０は第２酸化物半導体層２４０と第２ゲート電極２６０との間に配置されている。ここで、第２下部電極２２０と第３下部電極２２２とは平面視において離隔して配置されているということもできる。また、第２下部電極２２０と第３下部電極２２２とは異なるパターンで形成されているということもできる。
また、第２トランジスタ２００は、第２ゲート電極２６０上に形成された第２層間膜２７０と、第２層間膜２７０に設けられた第２開口部２７１（２７１ａ、２７１ｂ）において、第２下部電極２２０及び第３下部電極２２２のそれぞれに接続された第２上部電極２８０（２８０ａ、２８０ｂ）と、を有する。
ここで、第２下部電極２２０及び第３下部電極２２２は第１下部電極１２０と同一層で形成されている。また、第２酸化物半導体層２４０は第１酸化物半導体層１４０と同一層で形成されている。また、第２ゲート絶縁層２５０は第１ゲート絶縁層１５０と同一層で形成されている。また、第２ゲート電極２６０は第１ゲート電極１６０と同一層で形成されている。ただし、上記の構造に限定されず、第２酸化物半導体層２４０は、少なくとも一部が第１酸化物半導体層１４０と同一層で形成されていてもよい。また、第２ゲート絶縁層２５０は、少なくとも一部が第１ゲート絶縁層１５０と同一層で形成されていてもよい。また、第２ゲート電極２６０は、第１ゲート電極１６０とは異なる材質で形成されていてもよい。
例えば、第２酸化物半導体層２４０は、第１酸化物半導体層１４０の同一層に対してさらに酸化物半導体層を積層することで形成されてもよい。つまり、第２酸化物半導体層２４０の膜厚を第１酸化物半導体層１４０の膜厚よりも厚膜にしてもよい。逆に、第２酸化物半導体層２４０の膜厚を第１酸化物半導体層１４０の膜厚よりも薄膜にしてもよい。また、第２ゲート絶縁層２５０は、第１ゲート絶縁層１５０の同一層に対してさらに他の絶縁層を積層することで形成されてもよい。つまり、第２ゲート絶縁層２５０の膜厚を第１ゲート絶縁層１５０の膜厚よりも厚膜にしてもよい。逆に、第２ゲート絶縁層２５０の膜厚を第１ゲート絶縁層１５０の膜厚よりも薄膜にしてもよい。
実施形態２に係る半導体装置１１の第２下部電極２２０、第３下部電極２２２、第２絶縁層２３０、第３絶縁層２３４、第２補助電極２９０、第３補助電極２９４、第２酸化物半導体層２４０、第２ゲート絶縁層２５０、第２ゲート電極２６０、第２層間膜２７０、及び第２上部電極２８０は、実施形態１に係る半導体装置１０と同様の材料を用いることができる。
また、半導体装置１１の第１トランジスタ１００及び第２トランジスタ２００の動作は半導体装置１０の第１トランジスタ１００及び第２トランジスタ２００の動作と同様であるので、ここでは説明を省略する。
以上のように、本発明の実施形態２に係る半導体装置１１によると、チャネル長をナノメートルオーダーで制御することができる第１トランジスタ１００と、チャネル長をマイクロメートルオーダーで制御することができる第２トランジスタ２００とを同一工程で形成することができる。また、第１下部電極１２０及び第２下部電極２２０、第３下部電極２２２を露出する必要がある領域のみ第１絶縁層１３０、第２絶縁層２３０及び第３絶縁層２３４をエッチングして開口部を設ければ良いため、上記絶縁層のエッチング工程において、エッチング装置に対する負担を軽減することができる。
［半導体装置２０の製造方法］
図１９乃至図２８を用いて、本発明の実施形態２に係る半導体装置２０の製造方法について、平面図及び断面図を参照しながら説明する。図１９及び図２０は、本発明の実施形態２に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図２０に示すように、基板１０５上に下地層１１０、第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２を成膜し、フォトリソグラフィ及びエッチングによって図１９に示す第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のパターンを形成する。ここで、第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のエッチングは、第１下部電極１２０、第２下部電極２２０、及び第３下部電極２２２のエッチングレートと下地層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。
図２１及び図２２は、本発明の実施形態２に係る半導体装置の製造方法において、絶縁層及び補助電極を形成する工程を示す平面図及び断面図である。図２２に示すように、図２０に示す基板の全面に第１絶縁層１３０、第２絶縁層２３０、第３絶縁層２３４、及び導電層３９０を成膜し、フォトリソグラフィ及びエッチングによって図２１及び図２２に示す第３開口部１３７及び第４開口部２３７のパターンを形成する。ここで、第１絶縁層１３０は第３開口部１３７ｄにおいて第１側壁１３１を有し、第２絶縁層２３０は第４開口部２３７ｄにおいて第２側壁２３１を有し、第３絶縁層２３４は第４開口部２３７ｄにおいて第３側壁２３２を有している。
導電層３９０は後に第１補助電極１９０、第２補助電極２９０、及び第３補助電極２９４となる層である。第１絶縁層１３０、第２絶縁層２３０、第３絶縁層２３４、及び導電層３９０を一括でエッチングしてもよく、それぞれを別の工程でエッチングしてもよい。例えば、第１絶縁層１３０、第２絶縁層２３０、及び第３絶縁層２３４のパターンを形成した後に導電層３９０を第１絶縁層１３０、第２絶縁層２３０、及び第３絶縁層２３４の上面及び側壁に成膜し、フォトリソグラフィ及びエッチングによって導電層３９０のパターンを形成してもよい。
第１絶縁層１３０、第２絶縁層２３０、及び第３絶縁層２３４のエッチングは、少なくとも第１絶縁層１３０、第２絶縁層２３０、及び第３絶縁層２３４のエッチングレートと第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、及び下地層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。ここで、第１絶縁層１３０及び下地層１１０が同じ材料で形成されるなど、第１絶縁層１３０、第２絶縁層２３０、及び第３絶縁層２３４と下地層１１０との高い選択比を確保することが困難な場合、下地層１１０上にエッチングストッパとなる層を配置してもよい。
図２３及び図２４は、本発明の実施形態２に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２４に示すように、図２２に示す基板の全面に第１酸化物半導体層１４０及び第２酸化物半導体層２４０を成膜し、フォトリソグラフィ及びエッチングによって図２３に示す第１酸化物半導体層１４０及び第２酸化物半導体層２４０のパターンを形成する。
第１酸化物半導体層１４０及び第２酸化物半導体層２４０はスパッタリング法を用いて成膜することができる。第１酸化物半導体層１４０及び第２酸化物半導体層２４０のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで第１酸化物半導体層１４０及び第２酸化物半導体層２４０をエッチングする場合、シュウ酸を含むエッチャントを用いることができる。
ここで、第１酸化物半導体層１４０は第１絶縁層１３０の一側面にだけ形成された構成を例示したが、この構成に限定されず、例えば第３開口部１３７ｄのパターンを覆うような形状、つまり第１絶縁層１３０の全ての第１側壁１３１に第１酸化物半導体層１４０が形成された構成であってもよい。
図２５及び図２６は、本発明の実施形態２に係る半導体装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す平面図及び断面図である。図２６に示すように、図２４に示す基板の全面に第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、第１ゲート電極１６０、及び第２ゲート電極２６０を形成し、フォトリソグラフィ及びエッチングによって図２５に示す第１ゲート電極１６０及び第２ゲート電極２６０のパターンを形成する。
図２６では、第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０は、第１ゲート電極１６０及び第２ゲート電極２６０のエッチングストッパとして機能しており、第１ゲート電極１６０及び第２ゲート電極２６０だけがエッチングされた状態を示す。ただし、第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、第１ゲート電極１６０、及び第２ゲート電極２６０を一括でエッチングしてもよい。
図２７及び図２８は、本発明の実施形態２に係る半導体装置の製造方法において、層間膜及びゲート絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２８に示すように、図２６に示す基板の全面に第１層間膜１７０及び第２層間膜２７０を成膜し、フォトリソグラフィ及びエッチングによって図２７に示す第１開口部１７１及び第２開口部２７１のパターンを形成する。ここで、第１開口部１７１ａは第１下部電極１２０を露出し、第１開口部１７１ｂは第１酸化物半導体層１４０を露出し、第１開口部１７１ｃは第１ゲート電極１６０を露出する。また、第２開口部２７１ａは第２下部電極２２０を露出し、第２開口部２７１ｂは第３下部電極２２２を露出し、第２開口部２７１ｃは第２ゲート電極２６０を露出する（図２７参照）。
ここで、第１ゲート絶縁層１５０、第２ゲート絶縁層２５０、第１層間膜１７０、及び第２層間膜２７０のエッチングレートと、これらの絶縁層の開口部で露出される第１下部電極１２０、第２下部電極２２０、第３下部電極２２２、第１酸化物半導体層１４０、第２酸化物半導体層２４０、第１ゲート電極１６０及び第２ゲート電極２６０のエッチングレートとの高い選択比を確保することが好ましい。
そして、図２８に示す基板の全面に第１上部電極１８０及び第２上部電極２８０を成膜し、フォトリソグラフィ及びエッチングによって図１７及び図１８に示すように第１上部電極１８０及び第２上部電極２８０のパターンを形成する。上記に示す製造工程によって、本発明の実施形態２に係る半導体装置１１を形成することができる。ここで、図１８における第１側壁１３１に形成された第１酸化物半導体層１４０及び第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０が第１トランジスタ１００及び第２トランジスタ２００のチャネル領域の一部となる。
以上のように、本発明の実施形態２に係る半導体装置２０の製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ１００及びチャネル長がマイクロメートルオーダーの第２トランジスタ２００を同一工程で形成することができる。
〈実施形態２の変形例１〉
図２９及び図３０を用いて、本発明の実施形態２の変形例について説明する。実施形態２の変形例１に係る半導体装置２１は、実施形態２で説明した半導体装置２０と類似している。以下の説明において、半導体装置２０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
図２９及び図３０は、本発明の実施形態２の変形例１に係る半導体装置２１の概要を示す平面図及び断面図である。半導体装置２１では、半導体装置２０における第４開口部２３７ａが第２絶縁層２３０に設けられていない。したがって、第２上部電極２８０ａは第２絶縁層２３０の上方において第２補助電極２９０に接続されている。また、第４開口部２３７ｅが半導体装置２０の第４開口部２３７ｄに比べて広く設けられており、半導体装置２０における第３絶縁層２３４及び第３補助電極２９４が設けられていない。
半導体装置２１は第１トランジスタ１００及び第２トランジスタ２００に加えて第３トランジスタ３００を有している。第３トランジスタ３００は、第２下部電極２２０上に配置され、第２側壁２３１を有する第２絶縁層２３０と、第２絶縁層２３０の上方に配置された第２補助電極２９０と、第２補助電極２９０上及び第２側壁２３１に配置された第３酸化物半導体層２４２と、を有する。第３酸化物半導体層２４２は、第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０に接続されている。
第２補助電極２９０は第２絶縁層２３０の上方において、第２絶縁層２３０と第３酸化物半導体層２４２との間に配置されているということもできる。また、第３トランジスタ３００は、第３酸化物半導体層２４２に対向して配置された第３ゲート電極２６２と、第３酸化物半導体層２４２と第３ゲート電極２６２との間に配置された第３ゲート絶縁層２５２と、を有する。半導体装置２１では、第２上部電極２８０ａは第２開口部２７１ａを介して第２補助電極２９０に接続されている。第２上部電極２８０ｂは第２開口部２７１ｂを介して第３下部電極２２２に接続されている。
ここで、第３酸化物半導体層２４２は第１酸化物半導体層１４０及び第２酸化物半導体層２４０と同一層で形成されている。また、第３ゲート絶縁層２５２は第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０と同一層で形成されている。また、第３ゲート電極２６２は第１ゲート電極１６０及び第２ゲート電極２６０と同一層で形成されている。ただし、上記の構造に限定されず、第３酸化物半導体層２４２は、少なくとも一部が第１酸化物半導体層１４０又は第２酸化物半導体層２４０と同一層で形成されていてもよい。また、第３ゲート絶縁層２５２は、少なくとも一部が第１ゲート絶縁層１５０又は第２ゲート絶縁層２５０と同一層で形成されていてもよい。また、第３ゲート電極２６２は、第１ゲート電極１６０又は第２ゲート電極２６０とは異なる材質で形成されていてもよい。
上記のように、半導体装置２１は、下地層１１０上に配置された第２酸化物半導体層２４０をチャネルとした第２トランジスタ２００と、第２側壁２３１上に配置された第３酸化物半導体層２４２をチャネルとした第３トランジスタ３００と、が直列に接続されている。図２９に示すように、第２トランジスタ２００はチャネル領域２４１がチャネルとして機能し、第３トランジスタ３００はチャネル領域２４３がチャネルとして機能する。
第３トランジスタ３００のチャネル長は第２絶縁層２３０の膜厚及び第２側壁２３１の傾斜角度によって調整することができる。第２絶縁層２３０の膜厚はナノメートルオーダーで制御可能であるため、第３トランジスタ３００のチャネル長をナノメートルオーダーで制御することができる。つまり、第３トランジスタ３００は短チャネル長のトランジスタに好適である。一方、第２トランジスタ２００のチャネル長はマイクロメートルオーダーで制御されるため、第２トランジスタ２００のチャネル長は第３トランジスタ３００のチャネル長よりも長くすることができる。
図３０では、第３トランジスタ３００のチャネル長は第１トランジスタ１００のチャネル長と等しい。ただし、例えば、第２絶縁層２３０の膜厚を第１絶縁層１３０の膜厚と異なるようにする、又は、第２側壁２３１の傾斜角を第１側壁１３１の傾斜角と異なるようにすることで、第３トランジスタ３００のチャネル長を第１トランジスタ１００のチャネル長と異なるようにしてもよい。
〈実施形態２の変形例２〉
図３１及び図３２を用いて、本発明の実施形態２の変形例について説明する。実施形態２の変形例２に係る半導体装置２２は、実施形態２で説明した半導体装置２０と類似している。以下の説明において、半導体装置２０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
図３１及び図３２は、本発明の実施形態２の変形例２に係る半導体装置２２の概要を示す平面図及び断面図である。半導体装置２２では、半導体装置２０における第４開口部２３７ａ及び第４開口部２３７ｂが第２絶縁層２３０及び第３絶縁層２３４に設けられていない。したがって、第２上部電極２８０ａは第２絶縁層２３０の上方において第２補助電極２９０に接続され、第２上部電極２８０ｂは第３絶縁層２３４の上方において第３補助電極２９４に接続されている。
半導体装置２２は第１トランジスタ１００及び第２トランジスタ２００に加えて第３トランジスタ３００及び第４トランジスタ４００を有している。第３トランジスタ３００は、第２下部電極２２０上に配置され、第２側壁２３１を有する第２絶縁層２３０と、第２絶縁層２３０の上方に配置された第２補助電極２９０と、第２補助電極２９０上及び第２側壁２３１に配置された第３酸化物半導体層２４２と、を有する。
第４トランジスタ４００は、第３下部電極２２２上に配置され、第３側壁２３２を有する第３絶縁層２３４と、第３絶縁層２３４の上方に配置された第３補助電極２９４と、第３補助電極２９４上及び第３側壁２３２に配置された第４酸化物半導体層２４４と、を有する。第３酸化物半導体層２４２及び第４酸化物半導体層２４４は、第２下部電極２２０と第３下部電極２２２との間に配置された第２酸化物半導体層２４０に接続されている。
第２補助電極２９０は第２絶縁層２３０の上方において、第２絶縁層２３０と第３酸化物半導体層２４２との間に配置されているということもできる。第３補助電極２９４は第３絶縁層２３４の上方において、第３絶縁層２３４と第４酸化物半導体層２４４との間に配置されているということもできる。また、第３トランジスタ３００は、第３酸化物半導体層２４２に対向して配置された第３ゲート電極２６２と、第３酸化物半導体層２４２と第３ゲート電極２６２との間に配置された第３ゲート絶縁層２５２と、を有する。
第４トランジスタ４００は、第４酸化物半導体層２４４に対向して配置された第４ゲート電極２６４と、第４酸化物半導体層２４４と第４ゲート電極２６４との間に配置された第４ゲート絶縁層２５４と、を有する。半導体装置２２では、第２上部電極２８０ａは第２開口部２７１ａを介して第２補助電極２９０に接続され、第２上部電極２８０ｂは第２開口部２７１ｂを介して第３補助電極２９４に接続されている。
ここで、第３酸化物半導体層２４２及び第４酸化物半導体層２４４は第１酸化物半導体層１４０及び第２酸化物半導体層２４０と同一層で形成されている。また、第３ゲート絶縁層２５２及び第４ゲート絶縁層２５４は第１ゲート絶縁層１５０及び第２ゲート絶縁層２５０と同一層で形成されている。また、第３ゲート電極２６２及び第４ゲート電極２６４は第１ゲート電極１６０及び第２ゲート電極２６０と同一層で形成されている。ただし、上記の構造に限定されず、第３酸化物半導体層２４２及び第４酸化物半導体層２４４は、少なくとも一部が第１酸化物半導体層１４０又は第２酸化物半導体層２４０と同一層で形成されていてもよい。また、第３ゲート絶縁層２５２及び第４ゲート絶縁層２５４は、少なくとも一部が第１ゲート絶縁層１５０又は第２ゲート絶縁層２５０と同一層で形成されていてもよい。また、第３ゲート電極２６２及び第４ゲート電極２６４は、第１ゲート電極１６０又は第２ゲート電極２６０とは異なる材質で形成されていてもよい。
上記のように、半導体装置２２は、下地層１１０上に配置された第２酸化物半導体層２４０をチャネルとした第２トランジスタ２００と、第２側壁２３１上に配置された第３酸化物半導体層２４２をチャネルとした第３トランジスタ３００と、第３側壁２３２上に配置された第４酸化物半導体層２４４をチャネルとした第４トランジスタ４００と、が直列に接続されている。図３１に示すように、第２トランジスタ２００はチャネル領域２４１がチャネルとして機能し、第３トランジスタ３００はチャネル領域２４３がチャネルとして機能し、第４トランジスタ４００はチャネル領域２４５がチャネルとして機能する。
第３トランジスタ３００のチャネル長は第２絶縁層２３０の膜厚及び第２側壁２３１の傾斜角度によって調整することができ、第４トランジスタ４００のチャネル長は第３絶縁層２３４の膜厚及び第３側壁２３２の傾斜角度によって調整することができる。第２絶縁層２３０及び第３絶縁層２３４の膜厚はナノメートルオーダーで制御可能であるため、第３トランジスタ３００及び第４トランジスタ４００のチャネル長をナノメートルオーダーで制御することができる。つまり、第３トランジスタ３００及び第４トランジスタ４００は短チャネル長のトランジスタに好適である。一方、第２トランジスタ２００のチャネル長はマイクロメートルオーダーで制御されるため、第２トランジスタ２００のチャネル長は第３トランジスタ３００及び第４トランジスタ４００のチャネル長よりも長くすることができる。
図３２では、第３トランジスタ３００及び第４トランジスタ４００のチャネル長は第１トランジスタ１００のチャネル長と等しい。ただし、例えば、第２絶縁層２３０又は第３絶縁層２３４の膜厚を第１絶縁層１３０の膜厚と異なるようにする、又は、第２側壁２３１又は第３側壁２３２の傾斜角を第１側壁１３１の傾斜角と異なるようにすることで、第３トランジスタ３００及び第４トランジスタ４００のチャネル長を第１トランジスタ１００のチャネル長と異なるようにしてもよい。
以上のように、本発明の実施形態２の変形例に係る半導体装置においても、半導体装置２０と同様の効果を得ることができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０、１１、１２、２０、２１、２２：半導体装置
１００：第１トランジスタ
１０５：基板
１１０：下地層
１２０：第１下部電極
１３０：第１絶縁層
１３１：第１側壁
１３２：ドレイン領域
１３２：領域
１３７：第３開口部
１４０：第１酸化物半導体層
１４１、２４１、２４３、２４５：チャネル領域
１５０：第１ゲート絶縁層
１６０：第１ゲート電極
１７０：第１層間膜
１７１：第１開口部
１８０：第１上部電極
１９０：第１補助電極
１９２：領域
１９２：ソース領域
２００：第２トランジスタ
２２０：第２下部電極
２２２：第３下部電極
２２４：第１突出部
２２６：第２突出部
２３０：第２絶縁層
２３１：第２側壁
２３２：第３側壁
２３４：第３絶縁層
２３７：第４開口部
２４０：第２酸化物半導体層
２４２：第３酸化物半導体層
２４４：第４酸化物半導体層
２５０：第２ゲート絶縁層
２５２：第３ゲート絶縁層
２５４：第４ゲート絶縁層
２６０：第２ゲート電極
２６２：第３ゲート電極
２６４：第４ゲート電極
２７０：第２層間膜
２７１：第２開口部
２８０：第２上部電極
２９０：第２補助電極
２９４：第３補助電極
３００：第３トランジスタ
３９０：導電層
４００：第４トランジスタ

Claims (20)

  1. 第１電極、
    第１側壁を有する第１絶縁層、
    前記第１側壁に配置され、前記第１電極に接続された第１酸化物半導体層、
    前記第１酸化物半導体層に対向して配置された第１ゲート電極、
    前記第１酸化物半導体層と前記第１ゲート電極との間に配置された第１ゲート絶縁層、及び
    前記第１絶縁層の上方に配置され、前記第１酸化物半導体層に接続された第２電極を有する第１トランジスタと、
    第３電極、
    前記第３電極から離隔して配置された第４電極、
    前記第３電極と前記第４電極との間に配置され、前記第３電極及び前記第４電極の各々に接続された第２酸化物半導体層、
    前記第２酸化物半導体層に対向して配置された第２ゲート電極、及び
    前記第２酸化物半導体層と前記第２ゲート電極との間に配置された第２ゲート絶縁層を有する第２トランジスタと、
    を有することを特徴とする半導体装置。
  2. 前記第１酸化物半導体層及び前記第２酸化物半導体層は、同一層で形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１ゲート絶縁層及び前記第２ゲート絶縁層は、同一層で形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１ゲート電極及び前記第２ゲート電極は、同一層で形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１電極及び前記第２電極は、同一層で形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第３電極と前記第４電極との間に配置された前記第２酸化物半導体層の長さは、前記第１電極と前記第２電極との間に配置された前記第１酸化物半導体層の長さよりも長いことを特徴とする請求項１に記載の半導体装置。
  7. 第２側壁を有する第２絶縁層、
    前記第２側壁に配置され、前記第２酸化物半導体層に接続された第３酸化物半導体層、
    前記第３酸化物半導体層に対向して配置された第３ゲート電極、及び
    前記第３酸化物半導体層と前記第３ゲート電極との間に配置された第３ゲート絶縁層、
    を有する第３トランジスタをさらに有し、
    前記第３電極は、前記第２絶縁層の上方に配置されることを特徴とする請求項１に記載の半導体装置。
  8. 前記第１酸化物半導体層、前記第２酸化物半導体層、及び前記第３酸化物半導体層は、同一層で形成されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記第１ゲート絶縁層、前記第２ゲート絶縁層、及び前記第３ゲート絶縁層は、同一層で形成されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第１ゲート電極、前記第２ゲート電極、及び前記第３ゲート電極は、同一層で形成されていることを特徴とする請求項９に記載の半導体装置。
  11. 前記第１電極、前記第２電極、及び前記第３電極は、同一層で形成されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第３電極と前記第４電極との間に配置された前記第２酸化物半導体層の長さは、前記第１電極と前記第２電極との間に配置された前記第１酸化物半導体層の長さよりも長く、
    前記第３電極と第２酸化物半導体層との間に配置された前記第３酸化物半導体層の長さは、前記第１電極と前記第２電極との間に配置された前記第１酸化物半導体層の長さと等しいことを特徴とする請求項７に記載の半導体装置。
  13. 前記第３電極は、前記第２絶縁層の端部から突出した突出部を有し、
    前記第２酸化物半導体層又は前記第３酸化物半導体層は、前記突出部に形成されていることを特徴とする請求項７に記載の半導体装置。
  14. 第３側壁を有する第３絶縁層、
    前記第３側壁に配置され、前記第２酸化物半導体層に接続された第４酸化物半導体層、
    前記第４酸化物半導体層に対向して配置された第４ゲート電極、及び
    前記第４酸化物半導体層と前記第４ゲート電極との間に配置された第４ゲート絶縁層、
    を有する第４トランジスタをさらに有し、
    前記第４電極は、前記第３絶縁層の上方に配置されることを特徴とする請求項７に記載の半導体装置。
  15. 前記第１酸化物半導体層、前記第２酸化物半導体層、前記第３酸化物半導体層、及び前記第４酸化物半導体層は、同一層で形成されていることを特徴とする請求項１４に記載の半導体装置。
  16. 前記第１ゲート絶縁層、前記第２ゲート絶縁層、前記第３ゲート絶縁層、及び前記第４ゲート絶縁層は、同一層で形成されていることを特徴とする請求項１５に記載の半導体装置。
  17. 前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極、及び前記第４ゲート電極は、同一層で形成されていることを特徴とする請求項１６に記載の半導体装置。
  18. 前記第１電極、前記第２電極、前記第３電極、及び前記第４電極は、同一層で形成されていることを特徴とする請求項１７に記載の半導体装置。
  19. 前記第３電極と前記第４電極との間に配置された前記第２酸化物半導体層の長さは、前記第１電極と前記第２電極との間に配置された前記第１酸化物半導体層の長さよりも長く、
    前記第３電極と前記第２酸化物半導体層との間に配置された前記第３酸化物半導体層の長さ、及び前記第４電極と前記第２酸化物半導体層との間に配置された前記第４酸化物半導体層の長さは、前記第１電極と前記第２電極との間に配置された前記第１酸化物半導体層の長さと等しいことを特徴とする請求項１４に記載の半導体装置。
  20. 前記第３電極は、前記第２絶縁層の端部から突出した第１突出部を有し、
    前記第４電極は、前記第３絶縁層の端部から突出した第２突出部を有し、
    前記第２酸化物半導体層又は前記第３酸化物半導体層は、前記第１突出部に配置し、
    前記第２酸化物半導体層又は前記第４酸化物半導体層は、前記第２突出部に配置されていることを特徴とする請求項１４に記載の半導体装置。


JP2015133253A 2015-07-02 2015-07-02 半導体装置 Pending JP2017017208A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015133253A JP2017017208A (ja) 2015-07-02 2015-07-02 半導体装置
CN201610425528.2A CN106328658B (zh) 2015-07-02 2016-06-15 半导体装置
US15/186,625 US9853059B2 (en) 2015-07-02 2016-06-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133253A JP2017017208A (ja) 2015-07-02 2015-07-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2017017208A true JP2017017208A (ja) 2017-01-19

Family

ID=57683311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133253A Pending JP2017017208A (ja) 2015-07-02 2015-07-02 半導体装置

Country Status (3)

Country Link
US (1) US9853059B2 (ja)
JP (1) JP2017017208A (ja)
CN (1) CN106328658B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059016A (ko) * 2018-11-20 2020-05-28 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치
KR20200070882A (ko) * 2018-12-10 2020-06-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
KR20230040273A (ko) * 2021-09-14 2023-03-22 한국전자통신연구원 반도체 소자, 표시 패널, 및 그들을 포함하는 표시 장치
JP2023066365A (ja) * 2021-10-28 2023-05-15 台湾積體電路製造股▲ふん▼有限公司 縦型電界効果トランジスタ及びその形成方法
WO2023175437A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
US11832486B2 (en) 2021-09-14 2023-11-28 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same
WO2024033739A1 (ja) * 2022-08-09 2024-02-15 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024246661A1 (ja) * 2023-05-26 2024-12-05 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
WO2025017413A1 (ja) * 2023-07-14 2025-01-23 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
KR102556850B1 (ko) * 2017-01-19 2023-07-18 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
US20180252667A1 (en) * 2017-03-03 2018-09-06 Ngk Spark Plug Co. Ltd. Gas sensor
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
CN107910376B (zh) * 2017-11-10 2019-11-05 深圳市华星光电技术有限公司 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
US10559466B2 (en) * 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN109873025B (zh) * 2019-04-11 2021-10-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及显示装置
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
CN114122015B (zh) 2021-11-15 2023-08-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
US7314784B2 (en) * 2003-03-19 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
KR20050001936A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101915251B1 (ko) * 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102822979B (zh) * 2010-03-26 2015-08-26 株式会社半导体能源研究所 半导体器件
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR20130074954A (ko) * 2011-12-27 2013-07-05 한국전자통신연구원 수직 채널 박막 트랜지스터
CN103022150B (zh) * 2012-12-25 2015-05-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551998B1 (ko) * 2018-11-20 2023-07-06 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치
JP2020088378A (ja) * 2018-11-20 2020-06-04 エルジー ディスプレイ カンパニー リミテッド 垂直構造トランジスタ及び電子装置
US11177390B2 (en) 2018-11-20 2021-11-16 Lg Display Co., Ltd. Transistor having vertical structure and electric device
KR20200059016A (ko) * 2018-11-20 2020-05-28 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치
US11777037B2 (en) 2018-11-20 2023-10-03 Lg Display Co., Ltd. Transistor having vertical structure and electric device
KR20200070882A (ko) * 2018-12-10 2020-06-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
JP2020095267A (ja) * 2018-12-10 2020-06-18 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板及びこれを含む電子装置
US10943546B2 (en) 2018-12-10 2021-03-09 Lg Display Co., Ltd. Thin-film transistor array substrate and electronic device including the same
KR102586145B1 (ko) * 2018-12-10 2023-10-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
CN113764517A (zh) * 2020-06-05 2021-12-07 夏普株式会社 有源矩阵基板及其制造方法
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11832486B2 (en) 2021-09-14 2023-11-28 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same
KR102521257B1 (ko) 2021-09-14 2023-04-17 한국전자통신연구원 반도체 소자, 표시 패널, 및 그들을 포함하는 표시 장치
KR20230040273A (ko) * 2021-09-14 2023-03-22 한국전자통신연구원 반도체 소자, 표시 패널, 및 그들을 포함하는 표시 장치
JP2023066365A (ja) * 2021-10-28 2023-05-15 台湾積體電路製造股▲ふん▼有限公司 縦型電界効果トランジスタ及びその形成方法
JP7444933B2 (ja) 2021-10-28 2024-03-06 台湾積體電路製造股▲ふん▼有限公司 縦型電界効果トランジスタ及びその形成方法
WO2023175437A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024033739A1 (ja) * 2022-08-09 2024-02-15 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024246661A1 (ja) * 2023-05-26 2024-12-05 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
WO2025017413A1 (ja) * 2023-07-14 2025-01-23 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
CN106328658B (zh) 2019-07-09
US9853059B2 (en) 2017-12-26
CN106328658A (zh) 2017-01-11
US20170005200A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
CN106328658B (zh) 半导体装置
JP6448311B2 (ja) 半導体装置
JP2017139276A (ja) 半導体装置
US9647000B2 (en) Display device
JP2016111040A (ja) 半導体装置
JP2016127190A (ja) 表示装置
KR102743416B1 (ko) 수직 채널 박막 트랜지스터 및 이의 제조 방법
JP6736430B2 (ja) 半導体装置
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10263015B2 (en) Semiconductor device
JP7360499B2 (ja) 半導体装置
US9653612B2 (en) Semiconductor device
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
CN106469757B (zh) 半导体装置及半导体装置的制造方法
JP6987188B2 (ja) 半導体装置
KR102521257B1 (ko) 반도체 소자, 표시 패널, 및 그들을 포함하는 표시 장치