[go: up one dir, main page]

TWI524521B - 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法 - Google Patents

溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法 Download PDF

Info

Publication number
TWI524521B
TWI524521B TW102103380A TW102103380A TWI524521B TW I524521 B TWI524521 B TW I524521B TW 102103380 A TW102103380 A TW 102103380A TW 102103380 A TW102103380 A TW 102103380A TW I524521 B TWI524521 B TW I524521B
Authority
TW
Taiwan
Prior art keywords
region
trenches
conductivity type
heavily doped
dimension
Prior art date
Application number
TW102103380A
Other languages
English (en)
Other versions
TW201334188A (zh
Inventor
哈姆紮 耶爾馬茲
時謙 伍
丹尼爾 卡拉夫特
馬督兒 博德
安荷 叭剌
潘繼
李亦衡
金鐘五
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201334188A publication Critical patent/TW201334188A/zh
Application granted granted Critical
Publication of TWI524521B publication Critical patent/TWI524521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having localised breakdown regions, e.g. built-in avalanching regions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P30/222—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)

Description

溝槽底部氧化物屏蔽以及三維P-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
本發明主要涉及半導體功率場效應電晶體元件，尤其是用於製備改良型奈米溝槽金屬-氧化物半導體場效應電晶體(MOSFET)元件的新型結構及方法。
如今，溝槽型金氧半導體場效電晶體元件廣泛應用於電子元件中的電源開關。溝槽型金氧半導體場效電晶體元件與傳統的金氧半導體場效電晶體元件的不同之處在於，前者的閘極結構形成在溝槽中，使金氧半導體場效電晶體元件的面積最小，從而提高了金氧半導體場效電晶體元件的密度，降低了導通電阻。然而，通過減薄閘極氧化層提高電流驅動，使閘極氧化層更容易受穿通現象的影響。
傳統的配置與製備高壓半導體功率元件的技術，在進一步提高性能方面要做不同的取捨，因此仍然面臨許多困難與限制。在溝槽型金氧半導體場效電晶體元件等垂直半導體功率元件中，漏源電阻(即導通狀態電阻，通常用RdsA(即Rds×有源區)作為性能表徵)以及功率元件可承 受的擊穿電壓之間存在一種取捨關係。
為了解決上述性能取捨所產生的困難及局限，必須研發新的元件結構。眾所周知，溝槽的底部必須有厚底部氧化物，以避免擊穿過程中損壞閘極氧化物。而且，具有厚底部氧化物可以降低閘漏電容。依據這種方法，在溝槽底部的裸露矽上生成一個二氧化矽層。通常利用熱氧化物進行該生長。然而，這種技術的缺點是熱氧化物增加了工藝中所需的熱量消耗。
傳統的屏蔽閘溝槽(SGT)金氧半導體場效電晶體結構還降低反向轉移電容Crss，與金氧半導體場效電晶體閘漏電容Cgd相等。由於屏蔽閘溝槽金氧半導體場效電晶體具有許多有益的特點，因此在某些元件中比傳統的金氧半導體場效電晶體以及傳統的溝槽金氧半導體場效電晶體更加適合。屏蔽閘溝槽金氧半導體場效電晶體的閘漏電容Cgd很低、導通電阻RDSon很低，電晶體的擊穿電壓很高。對於傳統的溝槽金氧半導體場效電晶體而言，在一個通道中放置多個溝槽，在降低導通電阻的同時，還可以提高整體的閘漏電容Cgd。引入屏蔽閘溝槽金氧半導體場效電晶體結構，通過將閘極與漂流區中的電場屏蔽，屏蔽電極連接源極電勢，可以彌補該問題，從而大幅降低閘漏電容。屏蔽閘溝槽金氧半導體場效電晶體結構還具有漂流區中較高的多數載流子濃度，從而提高元件的擊穿電壓，降低導通電阻。然而，SGT金氧半導體場效電晶體結構在形成屏蔽電極和閘極電極之間的電介質絕緣時遇到了困難，非箝位元感應開關(UIS)困難，以及需要厚屏蔽氧化物優化擊穿電壓。
提高擊穿電壓以及降低溝槽底部附近的閘漏電容的另一種傳統工藝是，在溝槽閘極中製備厚底部氧化物，在溝槽閘極下方浮動P-摻雜島，以改善電場形狀。浮動島中的P-摻雜物電荷補償，可以增大N-外延摻雜濃度，從而降低RdsA。此外，溝槽閘極中的厚底部氧化物降低了閘漏耦合，從而降低閘漏電荷Qgd。該元件的另一優勢在於，頂部外延層以及浮動島附近的底層都可以承受較高的擊穿電壓。然而，浮動P區的存在使元件開關時產生較高的動態導通電阻。此外，高密度溝槽金氧半導體場效電晶體需要自對準接觸區，該工藝比較困難。而且，即使使用了自對準的接觸區結構，電晶體單元間距也局限在0.8-0.85μm之間。
美國專利號5168331的專利中，Hamza Yilmaz提出了一種建立在溝槽結構中的金屬-氧化物-半導體場效應電晶體(MOSFET)，通過在界定電晶體閘極的絕緣層附近製備一個屏蔽區，保護電晶體不受擊穿電壓的影響。該屏蔽區可能比其所在區域(通常為漂流或漏極區)更加輕摻雜，也可能與其所在區域的導電類型相反，它形成在絕緣層和漂流或漏極區之間的交界處的拐角附近，電壓擊穿最常發生在該處。
美國專利號7265415的專利中，Shenoy等人提出了一種溝槽MOS-閘極電晶體，包括一個第一導電類型的第一區，構成一個帶有第二導電類型阱區的P-N結。阱區具有一個平底部分，以及比平底部分更深的部分。閘極溝槽延伸到阱區中。通道區在阱區中沿閘極溝槽的外部側壁延伸。閘極溝槽具有一個第一底部，在第一區中端接，以及一個第二底部，在阱區較深的部分中端接，從而當電晶體處於導通狀態時，阱區的較深部 分就會阻止電流流經這些位於阱區較深部分上方的通道區部分。
美國專利號6359306的專利中，Hideaki Ninomiya提出了一種溝槽-MOS閘極結構元件，包括一個第一導電類型的襯底層；一個形成在第一導電類型層上的第二導電類型本體層；一個形成在第二導電類型本體層上的第一導電類型源極層；多個相互平行的第一溝槽，並且穿過第一導電類型源極層以及第二導電類型本體層，在第一導電類型襯底層中終結。在每個溝槽中形成一個閘極電極。多個第二溝槽穿過第一導電類型源極層，在第二導電類型本體層中終結，每個溝槽中都帶有一個主電極。部分第二溝槽和部分第一導電類型源極層在第一溝槽之間的區域中交替排布。雖然這種-MOS閘極結構元件具有高封裝密度，低比導通電阻(比導通電阻=晶圓面積乘以晶圓的導通電阻)，但是當元件遇到雪崩擊穿時，該結構就會非常易損。另外，將觸發嵌入式寄生三極管雙極結型電晶體(雙極型電晶體)，在本地打開，顯示負阻抗。該效應有時也稱為雙極電晶體快速復位現象。在晶片較小的區域中，最常發生的是首先觸發寄生三極管雙極型電晶體，致使全部電流湧向較小的區域，過度局域的熱量造成元件損壞。
因此，如何設計出一製備改良型奈米溝槽金屬-氧化物半導體場效應電晶體(MOSFET)元件的新型結構及方法，即成為了相關廠商以及研發人員所共同努力的目標。
本發明人有鑑於習知之金氧半導體場效電晶體之閘極氧化層容易受穿通現象影響的缺點，乃積極著手進行開發，以期可以改進 上述既有之缺點，經過不斷地試驗及努力，終於開發出本發明。
本發明之第一目的，係提供一種改良型奈米溝槽金屬-氧化物半導體場效應電晶體(MOSFET)元件。
為了達成上述之目的，本發明提供了一種半導體功率元件，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個與第一導電類型相反的第二導電類型的摻雜本體區；一個或多個形成在輕摻雜層中的一個或多個相應的溝槽中的電絕緣閘極電極，以及一個源極區，其中一個或多個溝槽中的每個溝槽深度都在第一維度(First dimension)上延伸，寬度在第二維度(Second dimension)上延伸，長度在第三維度(Third dimension)上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面，其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍；其中源極區形成在所述的輕摻雜層上表面附近的一個或多個溝槽周圍，沿第三維度延伸；並且一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個或多個溝槽附近的一個或多個位置上，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中，其深度與摻雜本體區的底部深度相近，其中一個或多個深重摻雜接觸區與源極區電接觸。
上述的元件，一個或多個深重摻雜接觸區在第一維度上，延伸到一個或多個溝槽底部上方的一部分輕摻雜層中。
上述的元件，源極區是由一個第一導電類型的第一重摻雜區 以及第一導電類型的第二重摻雜區構成的，第一重摻雜區形成在上表面附近，從一個或多個溝槽中的第一溝槽側壁開始，延伸到第一溝槽周圍的一個或多個溝槽中的第二溝槽的側壁，第二重摻雜區在第一溝槽側壁附近。
上述的元件，源極區還包括第一導電類型的輕摻雜區，設置在第一溝槽的側壁附近的第一導電類型的第二重摻雜區下方，並與第二重摻雜區相交，沿第一維度延伸。
上述的元件，還包括一個第二導電類型的重摻雜區，設置在第一導電類型的第一重摻雜區下方，並與第一重摻雜區相交。
上述的元件，源極區是由一個第一導電類型的重摻雜區構成的，形成在上表面附近，從一個或多個溝槽的第一溝槽側壁開始，延伸到第一溝槽附近的一個或多個溝槽的第二溝槽的側壁，一個延長的開口沿第三維度，穿過源極區的中心部分，使開口中的一部分摻雜本體區裸露出來。
上述的元件，還包括一個或多個溝槽附近的一個或多個虛擬閘極溝槽，一個源極金屬通過虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的一個開口電連接第二導電類型的重摻雜區，所述的第二導電類型的重摻雜區設置在虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的臺面(Mesa)結構上表面附近的第一導電類型的重摻雜區下方，虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的延長開口的側壁，被電介質層包圍著，電介質層使虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的第一導電類型的重摻雜區與源極金屬電絕緣。
上述元件，包括一個在一個或多個虛擬閘極溝槽中的其中一 個溝槽附近的閘極接觸溝槽，一個第二導電類型的重摻雜區，設置在臺面結構上表面附近的第一導電類型的重摻雜區下方，臺面結構形成在一個或多個虛擬閘極溝槽的其中一個溝槽和閘極接觸溝槽之間。
上述的元件，還包括一個或多個摻雜注入屏蔽區，形成在一個或多個溝槽底部附近的輕摻雜層，沿第三維度延伸，其中一個或多個摻雜注入屏蔽區為第二導電類型，其中一個或多個深重摻雜接觸區電連接一個或多個摻雜注入屏蔽區。
上述的元件，一個或多個深重摻雜接觸區包括一個或多個深重摻雜接觸區，形成在第二導電類型的一個或多個深注入區上方，其中一個或多個深注入區相交摻雜注入屏蔽區。
上述的元件，還包括一個閘極接觸溝槽以及一個第二導電類型的摻雜注入屏蔽區，形成在閘極接觸溝槽底部附近的輕摻雜層中，沿第三維度延伸。
上述的元件，還包括一個具有一個或多個絕緣閘極的端接區，設置在一個或多個相互絕緣的相應的溝槽中，摻雜注入屏蔽區形成在一個或多個絕緣溝槽底部附近的輕摻雜層中，沿第三維度延伸。
上述的元件，一個或多個穿過源極區的開口，在一個或多個深重摻雜接觸區上方，在第二維度上從一個或多個溝槽中的其中一個溝槽側壁開始，延伸到鄰近溝槽的側壁，用導電材料填充所述的開口。
上述的元件，厚底部絕緣物形成在閘極電極和輕摻雜層之間的一個或多個溝槽中的其中一個溝槽的底部中。
上述的元件，還包括一個或多個屏蔽電極，形成在一個或多個閘極電極中的一個或多個相應的閘極電極附近的一個或多個溝槽中的一個或多個溝槽中，其中一個或多個屏蔽電極電耦合到源極區上。
上述的元件，還包括一個具有多個絕緣閘極電極的端接區，設置在相互絕緣的相應的多個端接溝槽中，其中每個絕緣閘極電極都連接到相應的端接溝槽附近的源極。
上述元件，閘極電極的頂面在輕摻雜層上表面上方延伸，源極區包括一個肖特基金屬層，設置在第二導電類型的輕摻雜層上方，輕摻雜層的上表面附近，構成一個肖特基源極。
上述的元件，還包括填充鄰近溝槽之間的肖特基金屬層上方空間的導電材料。
上述的元件，還包括一個虛擬溝槽和一個虛擬溝槽附近的接觸閘極溝槽，一個深重摻雜接觸區，設置在接觸閘極溝槽和虛擬閘極溝槽之間，在第一方向上，從輕摻雜層的上表面開始，延伸到本體區下方的輕摻雜層中。
本發明之第二目的，係提供一種改良型奈米溝槽金屬-氧化物半導體場效應電晶體(MOSFET)元件。
為了達成上述之目的，本發明提供一種半導體功率元件，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個摻雜本體區，一個或多個形成在輕摻雜層中的相應的一個或多個溝槽中的電絕緣閘 極電極，一個源極區，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面；其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；其中一個或多個溝槽是由第一溝槽和第一溝槽附近的第二溝槽構成的，其中源極區包括第一導電類型的第一重摻雜區，形成在上表面附近，從第一溝槽側壁開始，延伸到第一溝槽附近的第二溝槽側壁，以及第一導電類型的第二重摻雜區位於第一溝槽側壁附近，在第三維度上延伸；一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個或多個溝槽附近的一個或多個位置處，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中。
上述的元件，源極區還包括一個第一導電類型的輕摻雜區，設置在第一導電類型的第二重摻雜區下方，並與第二重摻雜區相交，第二重摻雜區在第一溝槽的側壁附近，並沿第一方向(First dimension)延伸。
上述的元件，還包括一個第二導電類型的重摻雜區，設置在第一導電類型的第一重摻雜區下方，並與第一重摻雜區相交。
本發明之第三目的，係提供一種用於製備改良型奈米溝槽金屬-氧化物半導體場效應電晶體(MOSFET)元件的方法。
為了達成上述之目的，本發明提供一種用於製備半導體功率元件的方法，包括：在第一導電類型的重摻雜層上方的第一導電類型的輕 摻雜層中，製備一個或多個溝槽；在一個或多個溝槽中，製備一個或多個電絕緣閘極電極，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面；在一個或多個溝槽周圍的輕摻雜層上表面附近，製備一個摻雜本體區，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；在所述的上表面周圍，以及一個或多個溝槽中的一個或多個溝槽附近，製備一個源極區，其中源極區包括一個第一導電類型的第一重摻雜源極區，形成在上表面附近，從一個或多個溝槽中的第一溝槽的一個側壁開始，延伸到第一溝槽附近的一個或多個溝槽中的第二溝槽的一個側壁，第一導電類型的第二重摻雜源極區緊鄰第一溝槽所述的側壁，沿第三維度延伸；並且在一個或多個溝槽附近沿第三維度的一個或多個位置上，製備一個或多個深重摻雜接觸區，其中所述的一個或多個深重摻雜接觸區在第一方向上延伸到輕摻雜層中，其中一個或多個深重摻雜接觸區與源極區電接觸。
上述方法，還包括在一個或多個溝槽底部附近的輕摻雜層中，製備一個或多個摻雜注入屏蔽區，沿第三維度延伸，其中所述的一個或多個摻雜注入屏蔽區為第二導電類型。
上述的方法，製備一個或多個深重摻雜接觸區還包括製備第二導電類型的一個或多個深注入區，深注入區比一個或多個深重摻雜接觸區更深，其中所述的一個或多個深注入區與摻雜注入屏蔽區相交。
上述的方法，製備一個或多個深重摻雜接觸區包括，至少穿 過第一重摻雜源極區刻蝕，形成一個或多個開口，通過開口底部，注入第二導電類型的摻雜物，從而形成在一個或多個深注入區上方的一個或多個重摻雜接觸區。
上述的方法，還包括至少穿過第一重摻雜源極區刻蝕，製備一個或多個開口，通過開口底部，注入第二導電類型的摻雜物，從而形成一個或多個重摻雜接觸區，用導電材料填充開口，在一個或多個深重摻雜接觸區中的至少一個接觸區和源極金屬之間，形成電接觸，源極金屬與源極區電接觸。
上述的方法，還包括在第一重摻雜源極區下方，製備第二導電類型的重摻雜區，深度比第二重摻雜源極區淺。
上述的方法，還包括在閘極電極和輕摻雜層之間的一個或多個溝槽底部，製備一個厚底部絕緣物。
上述的方法，製備源極區包括製備第一導電類型的輕摻雜區，在第一導電類型的第二重摻雜區下方，第一溝槽側壁附近，沿第三維度延伸。
上述的方法，還包括製備一個或多個屏蔽電極，在一個或多個溝槽中的一個或多個溝槽中，一個或多個閘極電極相應的一個或多個閘極電極附近，將一個或多個屏蔽電極耦合到源極區。
在一些實施方式中，本發明提供一種用於製備半導體功率元件的方法，包括：在第一導電類型的重摻雜層上方，第一導電類型的輕摻雜層中，製備一個或多個溝槽；在一個或多個溝槽中，製備一個或多個電 絕緣閘極電極，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面；在輕摻雜層上表面附近的一個或多個溝槽周圍，製備一個摻雜本體區，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；在上表面周圍，以及一個或多個溝槽中附近，製備一個源極區，其中源極區重摻雜第一導電類型；在一個或多個溝槽附近的一個或多個位置上，製備一個或多個深重摻雜接觸區，沿第三維度，其中一個或多個深重摻雜接觸區在第一方向上從上表面開始，延伸到輕摻雜層中，其中一個或多個深重摻雜接觸區與源極區電接觸；在一個或多個溝槽中的一個或多個溝槽附近的臺面結構中的源極區中，製備一個延長的開口，其中開口中的一部分摻雜本體區從源極區裸露出來；並且在臺面結構的延長開口中製備一個有源電晶體單元接觸區，其中有源電晶體單元接觸區與一個或多個深重摻雜接觸區中的一個或多個深重摻雜接觸區電接觸。
上述的方法，還包括在一個或多個溝槽的底部附近的輕摻雜層中，製備一個或多個摻雜注入屏蔽區，沿第三維度延伸，其中一個或多個摻雜注入屏蔽區為第二導電類型。
上述的方法，製備一個或多個深重摻雜接觸區包括製備一個或多個第二導電類型的深注入區，深注入區比一個或多個深重摻雜接觸區更深，其中一個或多個深注入區與深注入屏蔽區相交。
上述的方法，製備一個或多個深重摻雜接觸區還包括至少穿 過源極區刻蝕，形成一個或多個開口，穿過開口的底部，注入第二導電類型的摻雜物，在一個或多個深注入區上方，形成一個或多個重摻雜接觸區，其中一個或多個重摻雜接觸區為第二導電類型。
上述的方法，還包括至少穿過源極區刻蝕，形成一個或多個開口，通過開口底部注入第二導電類型的摻雜物，從而製備一個或多個重摻雜接觸區，用電介質材料填充開口。
上述的方法，在源極區中製備延長的開口還包括，穿過源極區刻蝕一個延長的開口貫穿所述的一個或多個開口，其寬度比電介質材料填充的所述的一個或多個開口更窄。
上述的方法，還包括在閘極電極和輕摻雜層之間的一個或多個溝槽的底部中，製備厚底部絕緣物。
上述的方法，還包括在一個或多個閘極電極中相應的一個或多個閘極電極附近的一個或多個溝槽中的一個或多個溝槽中，製備一個或多個屏蔽電極，並且將一個或多個屏蔽電極電耦合到源極區。
在一些實施方式中，本發明還提供一種用於製備半導體功率元件的方法，包括：在第一導電類型的重摻雜層上方，第一導電類型的輕摻雜層中，製備一個或多個溝槽；在一個或多個溝槽中，製備一個或多個電絕緣閘極電極，回刻閘極電極的頂面，回刻到輕摻雜層上表面下方的水準，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面；將輕摻雜層回刻 到閘極電極頂面下方的水準；在輕摻雜層上表面附近的一個或多個溝槽周圍，製備一個摻雜本體區，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；在一個或多個溝槽附近沿第三維度的一個或多個位置上，製備一個或多個深重摻雜接觸區，其中一個或多個深重摻雜接觸區在第一維度上從所述的上表面開始，延伸到輕摻雜層中；並且在一個或多個溝槽中的一個或多個溝槽附近的臺面結構中，製備一個肖特基接觸區，其中一個或多個深重摻雜接觸區與肖特基接觸區電接觸。
上述的方法，還包括在一個或多個溝槽底部附近的輕摻雜層中，製備一個或多個摻雜注入屏蔽區，沿第三維度延伸，其中所述的一個或多個摻雜注入屏蔽區為第二導電類型。
上述方法，製備一個或多個深重摻雜接觸區包括，製備一個或多個第二導電類型的深注入區，深注入區比重摻雜接觸區更深，其中一個或多個深注入區與摻雜注入屏蔽區相交。
上述的方法，製備一個或多個深重摻雜區包括，在一個或多個溝槽中的兩個鄰近溝槽之間，製備一個或多個深重摻雜接觸區。
上述方法，還包括沉積導電材料，填充兩個鄰近溝槽之間的肖特基接觸區上方的空間。
上述的方法，還包括在閘極電極和輕摻雜層之間的一個或多個溝槽底部，製備厚底部絕緣物。
上述的方法，製備肖特基接觸區包括，在本體區上方製備肖特基輕摻雜區，在肖特基輕摻雜區上方製備肖特基金屬層，其中肖特基輕 摻雜區夾在肖特基金屬層和本體區之間，其中肖特基輕摻雜區為第二導電類型，但摻雜濃度低於本體區。
上述的方法，還包括在一個或多個閘極電極中相應的一個或多個閘極電極附近的一個或多個溝槽中的一個或多個溝槽中，製備一個或多個屏蔽電極，並且將一個或多個屏蔽電極電耦合到源極區。
100‧‧‧半導體功率元件
102‧‧‧底部
104‧‧‧半導體襯底
106‧‧‧閘極溝槽
110‧‧‧絕緣材料
112‧‧‧P屏蔽注入區
114‧‧‧本體區
116‧‧‧閘極電極
120‧‧‧本體接觸區
124‧‧‧輕摻雜源極區
126‧‧‧重摻雜區
126’‧‧‧頂面重摻雜區
130‧‧‧開口
132‧‧‧深P注入區
134‧‧‧三維深重摻雜接觸區
202‧‧‧底部
204‧‧‧N-型半導體襯底
206‧‧‧刻蝕閘極溝槽
206-1‧‧‧閘極接觸溝槽
206-2‧‧‧虛擬閘極溝槽
206-3、206-4‧‧‧有源閘極溝槽
208‧‧‧氧化物
209‧‧‧襯裏絕緣物
210‧‧‧閘極氧化物
212‧‧‧屏蔽注入區
214‧‧‧P-型區
216‧‧‧閘極電極
218‧‧‧厚
220‧‧‧P+本體接觸區
222‧‧‧第二光致抗蝕劑
224‧‧‧輕摻雜源極區
226‧‧‧N+源極區
227‧‧‧電介質層
230‧‧‧開口
231‧‧‧第三光致抗蝕劑
232‧‧‧深P注入區
234‧‧‧P+接觸區
236‧‧‧金屬
238‧‧‧第四光致抗蝕劑
240‧‧‧第五光致抗蝕劑
242‧‧‧開口圖案
244‧‧‧勢壘金屬層
246‧‧‧金屬層
247‧‧‧第六光致抗蝕劑
248‧‧‧開口
250‧‧‧閘極金屬
252‧‧‧源極金屬
300‧‧‧TBO
312‧‧‧厚底部氧化物(TBO)
404‧‧‧薄氧化層
406‧‧‧P注入區
408‧‧‧深P+接觸區
410‧‧‧第二光致抗蝕劑
411‧‧‧開口
414‧‧‧P-本體層
420‧‧‧輕摻雜P-層
422‧‧‧肖特基金屬
424‧‧‧金屬
426‧‧‧電介質層
427‧‧‧勢壘金屬層
428‧‧‧金屬
430‧‧‧第三光致抗蝕劑
432、434‧‧‧開口
440‧‧‧第四光致抗蝕劑
442‧‧‧開口
444‧‧‧源極金屬
446‧‧‧閘極金屬
512‧‧‧厚底部氧化物
700‧‧‧奈米金氧半導體場效電晶體元件
708‧‧‧薄氧化物
710‧‧‧絕緣材料
712‧‧‧厚底部氧化物
714‧‧‧本體區
716‧‧‧閘極電極
718‧‧‧N+源極區
720‧‧‧源極區
722、724‧‧‧開口
726‧‧‧P+接觸區
728‧‧‧P-注入區
729‧‧‧電介質層
730‧‧‧開口
732‧‧‧開口
734‧‧‧開口
736‧‧‧開口
738‧‧‧薄勢壘層
739‧‧‧金屬
740‧‧‧第四光致抗蝕劑
742‧‧‧開口
744‧‧‧源極金屬
746‧‧‧閘極金屬
900‧‧‧奈米金氧半導體場效電晶體元件
902‧‧‧閘極電極
904‧‧‧屏蔽電極
第1A圖係依據本發明的第一實施例，帶有三維深P+接觸區和深P注入的奈米金氧半導體場效電晶體的三維視圖。
第1B圖表示第1A圖所示的奈米金氧半導體場效電晶體沿第1A圖中X-X’線的剖面圖。
第1C圖表示第1A圖所示的奈米金氧半導體場效電晶體沿第1A圖中A-A’線的剖面圖。
第2A-2P圖表示沿第1A圖中B-B’線的一系列剖面圖，用於說明製備帶有第1A圖所示類型的三維深P+接觸區的奈米金氧半導體場效電晶體的方法。
第3A圖表示依據本發明的第二實施例，帶有三維深P+接觸區和厚底部氧化物(TBO)的奈米金氧半導體場效電晶體的三維視圖。
第3B圖表示依據本發明的第二實施例，帶有三維深P+接觸區和厚底部氧化物(TBO)的奈米金氧半導體場效電晶體的三維視圖。
第4A-4N圖表示依據本發明的第三實施例，帶有三維深P+接觸區和深P植入的肖特基-源極奈米金氧半導體場效電晶體的製備方法的一系列剖面 圖。
第5圖表示依據本發明的第四實施例，帶有三維深P+接觸區和厚底部氧化物(TBO)的肖特基-源極奈米金氧半導體場效電晶體的製備方法的一系列剖面圖。
第6圖表示掩膜和工藝流程與第2A-2P圖或第4A-4N圖所示的有源區相同的端接區的剖面圖。
第7圖表示依據本發明的第五實施例，帶有三維深P+接觸區、刻蝕的源極區以及厚底部氧化物(TBO)的奈米金氧半導體場效電晶體的三維圖。
第8A-8J圖表示帶有三維深P+接觸區、刻蝕的源極區以及第7圖所示類型的厚底部氧化物(TBO)的奈米金氧半導體場效電晶體的製備方法的一系列剖面圖。
第9圖表示依據本發明的第六實施例，帶有三維深P+接觸區和刻蝕源極區的SGT金氧半導體場效電晶體的剖面圖。
以下詳細說明並參照附圖，用於解釋說明本發明的典型實施例。在這種情況下，參照圖中所示的方向，使用方向術語，例如“頂部”、“底部”、“正面”、“背面”、“前面”、“後面”等。由於本發明的實施例可以置於不同的方向上，因此所述的方向術語用於解釋說明，並不作為局限。應明確也可以使用其他實施例，結構或邏輯上的調整不能偏離本發明的範圍。因此，以下詳細說明並不作為局限，本發明的範圍應由所附的權利要求書限定。
通過在閘極溝槽底部配置的深P注入物以及三維深P+接觸區，本發明的實施例解決了上述問題。三維深P+接觸區有利於承受高擊穿電壓，同時獲得低閘漏電容Cgd或反向轉移電容Crss。三維深P+區構成一個電壓箝位元二極體，其雪崩擊穿低於金氧半導體場效電晶體單元的寄生三極管雙極型電晶體。這些深P+區構成“箝位二極體”，重複一定的週期，以阻止金氧半導體場效電晶體的寄生三極管雙極型電晶體進入雪崩BV，避免在實際的裝置中造成對元件的損壞。第1A圖表示依據本發明的第一實施例，帶有三維深P+接觸區和深P注入物的奈米金氧半導體場效電晶體的三維圖。元件100通常形成在第一類型(例如N-型)摻雜物的半導體襯底104上，其底部102用第一類型重摻雜，作為漏極。本體區114摻雜與第一類型相反的第二類型，例如P-型，本體區114形成在襯底104的表面附近。多個閘極溝槽106並排形成在襯底中，穿過本體區114。為了簡便，第1A圖僅僅表示出了兩個閘極溝槽，構成它們之間的半導體臺面結構。溝槽106內襯絕緣材料110，例如氧化物，導電材料的閘極電極116形成在每個溝槽內部。源極區沿著與溝槽長度平行的方向，沉積在半導體臺面結構的頂部，源極區包括一個重摻雜區126，形成在襯底表面上或表面附近的本體區114中，並且沿閘極溝槽的側壁，延續形成在輕摻雜源極區124的上方，以確保源極區延伸到閘極電極以下，以便金氧半導體場效電晶體元件的適當操作，這將在下文中詳細介紹，以及頂面重摻雜區126’延伸在溝槽側壁之間，要比重摻雜區126淺得多。輕摻雜源極區124在水準方向上從溝槽側壁延伸到離開溝槽側壁的一個位置，比沉積在輕摻雜源極區124上方的重摻雜 源極區126延伸得更遠。源極區摻雜類型與本體區114相反，但是重摻雜源極區126和126’比漏極區的摻雜濃度更大。本體接觸區120，在頂面重摻雜區126’下方的源極區126之間延伸設置，並且在它們之間構成結。作為示例，可以通過P+植入物形成本體接觸區120，比本體區114的摻雜濃度更大。在一個實施例中，本體接觸區120在水準上延伸的距離比兩個相鄰的輕摻雜源極區124之間的距離更遠，輕摻雜源極區124沉積在半導體臺面結構中的本體接觸區120的底部以下。在一個實施例中，重摻雜源極區126從半導體臺面結構的頂面開始，沿閘極溝槽的側壁，向下延伸到比本體接觸區120的底部更深的地方，並且連接到輕摻雜源極區124上。源極區使臺面結構頂面上以及沿溝槽側壁的本體接觸區120密封起來。
對於N-型襯底來說，在每個閘極溝槽106的底部，形成一個很深的P屏蔽注入區112，以屏蔽閘極電極116。屏蔽注入區112延伸的寬度比閘極溝槽底部附近的閘極溝槽還寬，頂部邊緣與本體區114的底部分隔開。通過溝槽106中的絕緣材料110，閘極電極與半導體襯底104電絕緣。通過另一絕緣材料，使閘極電極與源極金屬(圖中沒有表示出)電絕緣。閘極電極116的頂面可以在襯底104的上表面的水準之下凹陷。但是，閘極電極116的頂面無論如何都應延伸到輕摻雜源極區124的底部以上，最好是在重摻雜源極區126的底部以上。
多個從半導體臺面結構的頂面開始延伸的開口130，至少穿過源極區126’，進入設置在閘極溝槽旁邊的半導體臺面結構中。我們希望，多個開口130沿半導體臺面結構的長度方向週期性設置，每個開口穿過半 導體臺面結構的整體寬度延伸。設置在相鄰臺面結構上的開口最好相互交錯。三維深重摻雜接觸區134設置在每個開口130中。優選地，三維深重摻雜接觸區134可以穿過半導體臺面結構的整體寬度，向下延伸到與較輕摻雜的本體區114的底部相同的深度附近，或者稍稍超出本體區114下方，以使元件在這些三維深重摻雜接觸區134處擊穿。為了簡便，第1A圖僅表示出來一個這樣的開口130。開口130還可以填充導電材料(圖中沒有表示出)，以便將三維深重摻雜接觸區134電連接到設置在元件上方的源極區和源極金屬(圖中沒有表示出)。元件100還包括一個深P注入區132，在每個開口130處的三維深P+接觸區以下，使在本體區114下方延伸的深P注入區132，至少有一部分與深P屏蔽注入區112相交，從而通過三維深重摻雜接觸區，將深P屏蔽注入區112電連接到源極。在一個較佳實施例中，深P注入區的底部比閘極溝槽的底部淺。
第1B圖表示元件100沿線X-X’的剖面圖，第1C圖表示元件100沿線A-A’的剖面圖。開口130在三維方向上，首先形成在兩個閘極溝槽106之間的臺面結構中，穿過臺面結構的整體寬度，穿過源極區126’和本體接觸區120，延伸深度比本體區114的底部淺。在一個實施例中，開口130的深度延伸到閘極電極的頂面以下。在高能量下，穿過開口130進行P型注入，形成深P注入區132，然後在低能量下，進行高濃度P型注入，以便在深P注入區132上方形成P+接觸區134，使P+接觸區134與深P屏蔽植入區112在溝槽106的底部，通過深P注入區132相連。在一個較佳實施例中，深重摻雜P+接觸區134從開口134的底部開始，向下延伸到 P本體區114底部下方的外延層104中。在另一個較佳實施例中，深重摻雜P+接觸區134的底部比閘極溝槽底部淺。在另一個實施例中，深P注入區132延伸的深度比閘極溝槽的底部深。在另一個實施例中，深P注入區132延伸的深度比很深的P屏蔽注入區112的底部淺。如第1C圖所示，屏蔽注入區112延伸的寬度比閘極溝槽底部附近的溝槽寬，其位於溝槽一側的頂部邊緣與本體區114的底部分隔開，其位於溝槽另一側的另一個頂部邊緣與很深的P注入區132相交。
在第三維度上，如第1A圖所示，本發明所述的元件結構包括一個或多個很深的P+接觸區，使電晶體單元間距減小了一半，例如減至0.4μm。此外，三維深P+接觸區定位擊穿，提高元件100的擊穿電壓性能。位於溝槽閘極106底部的深P屏蔽注入區112，屏蔽了溝槽內的閘極電極，並且通過P+接觸區134和深P注入區132，連接到源極電勢，從而作為源極屏蔽，降低Crss。可以配置屏蔽注入區112的摻雜劑量，平衡屏蔽區和襯底區104的周圍部分之間的電荷。
第2A-2O圖表示第1A圖所示的奈米金氧半導體場效電晶體元件的製備工藝的剖面圖。如第2A圖所示，該工藝從在N-型半導體襯底204上製備一個初始絕緣層(例如氧化物208)開始，用N-摻雜物摻雜半導體襯底204的底部202，作為漏極。在氧化物208上製備第一光致抗蝕劑(圖中沒有表示出)，即溝槽掩膜，然後形成氧化物208的圖案，以便在氧化物208中形成開口。除去溝槽掩膜，通過氧化物208中的開口，在半導體襯底204中刻蝕閘極溝槽206(包括閘極接觸溝槽206-1、虛擬閘極溝槽206-2、 有源閘極溝槽206-3以及206-4，它們均在第三維度上互連)。通常製備額外的有源閘極溝槽，使金氧半導體場效電晶體單元呈條紋形狀。如第2B圖所示，在襯底204的裸露部分上，包括閘極溝槽206的側壁和底部，製備襯裏絕緣物209(例如另一種氧化物)。在30keV至200keV的高能時，注入硼等P型摻雜物，以便在溝槽206的底部製備屏蔽注入區212。屏蔽注入區212延伸的寬度比閘極溝槽底部附近的閘極溝槽寬。在硬掩膜208阻止注入過程中，注入到臺面結構的頂面中。
然後，如第2C圖所示，除去氧化層209和硬掩膜208，並在襯底204的裸露部分(包括閘極溝槽206的側壁和底部)上生長閘極氧化物210。對於低壓元件而言，閘極氧化物210的厚度在50Å至500Å範圍內。導電材料，例如重摻雜N-型的多晶矽，設置在溝槽206中，構成閘極電極216，然後將閘極電極216回刻到襯底204的頂面下方的預設深度。帶角度地注入P-型摻雜物，注入到襯底204的頂部，構成P-型區214，溝槽206中的多晶矽閘極電極216作為P-本體注入的參照。注入P-型摻雜物時，較佳的劑量為5e12cm-2至1e14cm-2，能量為30keV至100keV。P本體區214的底部在屏蔽注入區212上方，並且間隔開。
如第2D圖所示，將溝槽206的裸露側壁上的閘極氧化物210減薄至幾百埃厚218，用於後續注入工藝。在10keV至20keV很低的能量下，零角度下進行P-型注入，例如劑量為5e13cm-2至5e15cm-2的BF2，在襯底204的頂面上形成一個P+本體接觸區220，如第2E圖所示。還可選擇，在減小閘極氧化物210的頂部厚度之前，注入P+本體接觸區220。
如第2F圖所示，在襯底204上方使用第二光致抗蝕劑222，即N+源極掩膜，以阻止N/N+在下一工藝中注入到閘極和源極金屬絕緣物下方的電晶體單元中。如第2F圖所示，源極掩膜至少覆蓋閘極接觸溝槽206-1、虛擬閘極溝槽206-2，有源閘極溝槽206-3和206-4是裸露的。理想情況是，源極掩膜222延伸到有源閘極溝槽206-3的邊緣上方，虛擬閘極溝槽206-2附近的邊緣上，從而部分覆蓋虛擬閘極溝槽206-2附近的第一有源閘極溝槽206-3，避免源極注入到第一有源閘極溝槽206-3和虛擬閘極溝槽206-2之間的臺面結構中。還可選擇，源極掩膜222的邊緣從有源閘極溝槽206-3開始凹陷，使源極區沿者有源閘極溝槽206-3的兩個側壁形成。沿虛擬閘極溝槽或閘極接觸溝槽，沒有源極區形成。
以一定角度，進行N-型注入，製備一個輕摻雜的源極區224，隨後以一定角度進行高濃度N-型注入，在輕摻雜源極區224上方，形成自對準的N+源極區226。輕摻雜源極區224比自對準的N+源極區226延伸得更深、更寬，確保源極區與閘極電極216重疊，使元件結構更加易於製備。N-型注入包括20keV至40keV的能量下、5e12cm-2至5e13cm-2的劑量下，帶角度的注入磷，構成N區224，在30keV至80keV的能量下、5e15cm-2的劑量下，帶角度的注入砷，沿閘極溝槽的側壁形成重摻雜源極區226以及在P+本體接觸區220上方的重摻雜源極層226’。在這種注入工藝中，溝槽206中的多晶矽216也作為參考，用於更好地控制閾值電壓(VT)。因此，除去光致抗蝕劑。輕摻雜源極區224以及重摻雜源極區226的注入角度最好相同。注入輕摻雜源極區224的摻雜物，比重摻雜源極區226的 摻雜物滲透得更深、更遠，從而形成較寬且較深的區域224，使臺面結構中兩個相鄰的輕摻雜源極區224之間的間距，小於兩個相鄰的重摻雜源極區226之間的間距。通過反向摻雜P+本體接觸區220的上部，形成重摻雜源極層226’，並且重摻雜源極層226’比P+本體接觸區220淺。
如第2G圖所示，沉積電介質層227，例如氧化物，填充多晶矽216上方以及襯底204上方的溝槽的剩餘部分中。然後，平整襯底204上方的氧化物227，例如通過刻蝕或CMP，保留一個大約0.2um至0.8um的薄電介質層，在襯底的臺面結構上方。還可選擇，除去襯底上方的氧化物，在襯底的臺面結構上方，沉積一個薄電介質層。
在氧化物227上，形成第三光致抗蝕劑231，即三維P+接觸掩膜，接著進行曝光顯影，然後通過對氧化物227實施圖案化處理，在兩個相鄰的閘極溝槽206之間的臺面結構中的氧化物227中，形成開口，如第2H圖所示。我們希望，多個開口沿兩個相鄰的有源閘極溝槽之間的每個半導體臺面結構的長度方向週期性排列，每個開口都穿過半導體臺面結構的整個寬度，至少穿過源極層226’。設置在周圍臺面結構上的開口最好相互錯開。為了簡便，第2H圖中僅表示出了一個這樣的開口。穿過氧化物227中的開口，向下刻蝕襯底到溝槽206中的多晶矽216的頂部水準以下的深度，在第三維度上形成開口230，用於深P+接觸區。第2I圖表示第2H圖所示結構沿線A-A’的剖面圖。
通過剩餘襯底的頂部上的開口230，進行P-型注入，包括在100keV至600keV的高能下，2e15cm-2至5e13cm-2的劑量下，注入硼，形 成深P注入區232，然後在10keV至40keV的低能下，1e15cm-2至5e15cm-2的劑量下，注入BF2，在P植入區232上方形成深P+接觸區234，P植入區232延伸到本體區下方，將P屏蔽植入區212連接到P+接觸區234，如第2J圖所示。在一個實施例中，P屏蔽植入區212延伸的寬度比閘極溝槽底部附近的溝槽寬，溝槽一側的頂部邊緣與本體區214的底部間隔開，溝槽另一側的另一個頂部邊緣與深P注入區232相交。在一個較佳實施例中，深P屏蔽植入區232的底部比閘極溝槽的底部淺。在另一個較佳實施例中，三維深重摻雜可以穿過半導體臺面結構的整個寬度，向下延伸到與次重摻雜本體區214的底部相同深度，或稍稍超出本體區214下方，從而將元件擊穿限制在這些三維深重摻雜接觸區234處。
除去第三光致抗蝕劑231，並且在P+接觸區234上方設置金屬236，最好是鎢(W)，以填充開口230，如第2K圖所示。通過有源區上的開口，在襯底上方的氧化層227上，形成第四光致抗蝕劑238，即有源區接觸掩膜，然後通過開口，刻蝕氧化層227，使有源電晶體單元裸露出來，如第2L圖所示。除去光致抗蝕劑238，氧化層覆蓋虛擬電晶體單元的臺面結構。在襯底上方，使用第五光致抗蝕劑240構成閘極接觸掩膜，在閘極接觸溝槽206-1上方形成開口圖案242，用於為端接區(Termination area)中的溝槽206中的閘極電極216形成閘極接觸區，如第2M圖所示。除去光致抗蝕劑240。在襯底上方，沉積一個勢壘金屬層244，包括鈦/氮化鈦，然後在勢壘金屬層244上方，沉積一個金屬層246，例如鋁或鋁矽銅金屬，如第2N圖所示。
如第2O圖所示，在金屬246上方，使用帶有開口248的第六光致抗蝕劑247，即金屬掩膜，用於分離閘極金屬與源極金屬。刻蝕金屬246，除去氧化層上方覆蓋虛擬電晶體單元區的那部分金屬層，使源極金屬252從閘極金屬250上分離下來。作為示例，如第2P圖所示，雖然在源極金屬252與閘極金屬250之間的縫隙下方，僅僅包括一個虛擬閘極溝槽，但是在閘極接觸溝槽206-1和有源閘極溝槽206-3之間，可以形成附加虛擬閘極溝槽，使多個虛擬電晶體單元位於源極金屬252和閘極金屬250之間的縫隙下方。用氧化物覆蓋虛擬電晶體單元，阻止金屬連接到虛擬電晶體單元的臺面結構。此外，為了製備接觸墊，可以在襯底上方沉積鈍化層，並使用第七光致抗蝕劑，即鈍化掩膜，使墊區裸露出來。
第1A圖所示類型的帶有三維深P+接觸區的奈米金氧半導體場效電晶體，也可以用於帶有厚底部氧化物(Thick bottom oxide，TBO)的奈米金氧半導體場效電晶體。第3A圖表示依據本發明的第二實施例，帶有TBO 300的三維深P+接觸區的奈米金氧半導體場效電晶體的三維示意圖。元件300中除了厚底部氧化物(TBO)312形成在內部以及每個溝槽106底部、閘極電極116下方，用於屏蔽閘極電極116，因此屏蔽閘極溝槽下方的屏蔽注入物就不是必須的。
由於必須連接到深P注入區112，因此，三維深P+接觸區134下方的深P注入區132是可選的。
第3B圖表示製備源極和閘極金屬後，元件300的剖面示意圖。第3B圖中所示的元件300的結構中，除了溝槽206底部的深P注入區 212被厚底部氧化物312所代替，用於屏蔽溝槽206中的閘極電極216之外，其他都與第2P圖中所示的元件結構類似。因此，忽略穿過第2B圖中的溝槽底部，注入P-型摻雜物的話，製備元件300的工藝與與第2A圖-2P所示工藝類似。
帶有第1A圖和第3A圖所示類型的三維深P+接觸區的奈米金氧半導體場效電晶體，也可以用於具有屏蔽閘溝槽(SGT)金氧半導體場效電晶體結構的元件，其中屏蔽電極形成在溝槽中的閘極電極下方，如第9圖所示的閘極結構。
用肖特基接觸區代替N+源極區，可以進一步加強奈米金氧半導體場效電晶體技術。第4A-4N圖表示依據本發明的第三實施例，帶有三維深P+接觸區和用於屏蔽閘極電極的深P注入物的肖特基-源極奈米金氧半導體場效電晶體的製備工藝的剖面示意圖。
由第4A圖可見，首先在N-型半導體襯底204上製備一個絕緣物(例如氧化物208)初始層，用N-型摻雜物重摻雜N-型半導體襯底204的下部202，作為漏極。在氧化物208上，形成第一光致抗蝕劑(圖中沒有表示出)，即溝槽掩膜，然後形成氧化物208的圖案，以便在氧化物208中形成開口。除去溝槽掩膜，通過氧化物208中的開口，在半導體襯底204中，刻蝕閘極溝槽206(包括接觸閘極溝槽206-1、虛擬閘極溝槽206-2、有源閘極溝槽206-3和206-4)。通常製備額外的有源閘極溝槽，使金氧半導體場效電晶體單元呈條紋形狀。如第4B圖所示，在襯底204的裸露部分(包括閘極溝槽206的側壁和底部)上，可以製備襯裏絕緣物209(例如另 一種氧化物)。在30keV至200keV的高能下、注入P型摻雜物(例如硼)，在溝槽206的底部形成屏蔽區212。屏蔽注入區212延伸的寬度比閘極溝槽底部周圍的閘極溝槽更寬。
如第4C圖所示，除去氧化層209，並在襯底204的裸露部分(包括閘極溝槽206的側壁和底部)上生長閘極氧化物210。對於低壓元件而言，閘極氧化物210的厚度在50Å至500Å之間。導電材料，例如重摻雜N-型的多晶矽，沉積在溝槽206中，形成閘極電極216，然後將閘極電極216回刻到襯底204的頂面以下的預設深度處。沉積電介質材料402，例如二氧化矽或氮化矽，填充溝槽206的剩餘部分，從而通過刻蝕或CMP，除去襯底上臺面結構區表面的電介質材料，如第4D圖所示。
回刻兩個相鄰的溝槽206之間的臺面結構區域處的矽，回刻到低於多晶矽閘極216頂面以下的深度，如第4E圖所示。在刻蝕後的矽襯底上方，生長100Å至300Å左右的薄氧化層404，然後進行P-型注入，製備P-本體層414，如第4F圖所示。P本體區414的底部在屏蔽注入區212上方，並且與之分離。在氧化物404上，製備第二光致抗蝕劑410，即三維P+接觸掩膜，開口411位於兩個相鄰的閘極溝槽206之間的臺面結構處，如第4G圖所示。我們希望，多個開口411沿兩個相鄰的閘極溝槽(包括虛擬閘極溝槽和閘極接觸溝槽)之間的每個半導體臺面結構的長度方向週期性設置，每個開口穿過半導體臺面結構的整體寬度延伸。設置在相鄰臺面結構上的開口最好相互交錯。為了簡便，第4G圖僅表示出來在虛擬閘極溝槽和閘極接觸溝槽之間的一個這樣的開口。通過剩餘襯底頂部的開口411， 進行P-型注入，包括注入硼，製備深P注入區406，然後注入劑量約為5e14cm-2至5e15cm-2的硼或BF2，在P注入區406上方，製備深P+接觸區408，P注入區406延伸到本體區以下，將P屏蔽區212連接到P+接觸區408，如第4G圖所示。在一個實施例中，屏蔽注入區212延伸的寬度比閘極溝槽底部附近的閘極溝槽寬，溝槽一側的上邊緣與本體區414的底部分隔開，溝槽另一側的另一個上邊緣與深P注入區406相交。在另一個實施例中，三維深重摻雜接觸區408穿過半導體臺面結構的整體寬度，向下延伸到與次重摻雜本體區414相同的深度處，或稍稍超出本體區414以下，從而將元件擊穿限制在這些三維深重摻雜接觸區408處。在另一個較佳實施例中，深P注入區406的底部比閘極溝槽的底部淺。除去光致抗蝕劑410，在P-本體層414的頂部，進行N-型摻雜物(例如磷或砷)的全面注入，以便在除深P+接觸區408之外的區域中，形成輕摻雜P層420，如第4H圖所示，用於在後續工藝中製備肖特基接觸區。由於N-型摻雜物的全面注入的劑量相對較低，因此並不會影響P+接觸區408。
然後，除去薄氧化物404，沉積肖特基金屬，如第4I圖所示，包括沉積肖特基金屬422(首選鈦-矽化物)，對臺面結構表面上選擇性地形成的肖特基進行溫度處理，並除去未反應的金屬之後，在輕摻雜P-層420和肖特基金屬層422之間形成肖特基接觸。肖特基金屬層422覆蓋整個平整的臺面結構表面，形成帶有P+接觸區408的輕摻雜P-區420的圖案，從而在肖特基金屬層422和輕摻雜P-區420之間形成肖特基接觸，歐姆接觸區形成在肖特基金屬層422和P+接觸區408之間。然後，在整個臺面結 構上的肖特基金屬層422上方，沉積鎢(W)等金屬424，接著將其平整至其上表面與填充在溝槽206的頂部的氧化物402的表面共面。
在該結構上方，沉積一個電介質層(例如二氧化矽)426，然後在電介質層426上製備第三光致抗蝕劑430，即元件有源區的接觸和閘極掩膜，如第4J圖所示。光致抗蝕劑430包括源極和閘極接觸區的開口434和432。因此，通過開口434和432，刻蝕電介質層426和氧化物402，使矽臺面結構中的鎢424以及溝槽206中的多晶矽閘極216裸露出來，如第4K圖所示。然後，除去第三光致抗蝕劑430，沉積勢壘金屬層427以及金屬428，如第4L圖所示。
如第4M圖所示，在金屬428上方，使用帶有開口442的第四光致抗蝕劑440，即金屬掩膜，除去覆蓋著虛擬電晶體單元區的氧化層上方的那部分金屬層，以便分離閘極金屬和源極金屬。刻蝕金屬428，將源極金屬444與閘極金屬446分離開，如第4N圖所示。作為示例，源極金屬444和閘極金屬446之間的縫隙下面僅包含一個虛擬閘極溝槽，如第4N圖所示，然而，可以在閘極接觸溝槽206-1和有源閘極溝槽206-3之間形成額外的虛擬閘極溝槽，從而在源極金屬444和閘極金屬446之間的縫隙下面提供多個虛擬電晶體單元。用氧化物覆蓋虛擬電晶體單元，阻止源極金屬連接到虛擬電晶體單元的臺面結構。如第4N圖所示，深P+接觸區408形成在氧化層426覆蓋的虛擬電晶體單元臺面結構中。但是在三維方向上，形成在有源電晶體單元臺面結構中的深P+接觸區408，通過導電層422和424(圖中沒有表示出)，與源極金屬電接觸。此外，為了製備接觸墊，要 在襯底上方沉積鈍化層，並且利用第五光致抗蝕劑，即鈍化掩膜，使襯墊區裸露出來。
在該肖特基-源極奈米金氧半導體場效電晶體元件中，肖特基接觸區使用較低的P-本體劑量，P-屏蔽防止P-本體穿通，使可擕式元件獲得低擊穿電壓(VT)。此外，輕摻雜P-本體將同步產生較低的基極-發射極電壓(VBE)，造成較低的二極體恢復損耗。
第4N圖所示的肖特基-源極奈米金氧半導體場效電晶體結構可以用於帶有厚底部氧化物(TBO)的奈米金氧半導體場效電晶體。第5圖表示依據本發明的第四實施例，帶有三維深P+接觸區和厚底部氧化物512的肖特基-源極奈米金氧半導體場效電晶體元件的剖面示意圖。第5圖所示元件除了用厚底部氧化物512代替深P注入區212，用於屏蔽閘極電極216之外，其他都與第4N圖所示結構類似。因此，製備該元件的工藝與第4A-4N圖所示的工藝類似，省略通過第4B圖所示的溝槽206的P-型摻雜的步驟。
另外，第4N圖所示的肖特基-源極奈米金氧半導體場效電晶體結構也可以用於具有奈米SGT金氧半導體場效電晶體結構的元件，該奈米SGT金氧半導體場效電晶體結構的閘極結構與第9圖所示結構類似。
第6圖表示第2P圖所示類型的奈米金氧半導體場效電晶體元件的端接區的剖面圖，製備所利用的掩膜及有源區工藝與第2A-2O圖所示的掩膜及有源區工藝相同。如第6圖所示，端接區包括多個端接閘極溝槽206”，穿過本體區214”，與襯底204中的閘極溝槽206同時製備，內襯絕緣材料210(例如氧化物)，在每個溝槽內部都帶有導電材料的絕緣閘極 電極216”。與互聯的有源閘極溝槽不同，這種端接閘極溝槽206”並不相互連接，而是相互分離。本體接觸區P+注入區220”形成在本體區214”的頂部，深P注入區212”形成在每個溝槽206”的底部。每個單獨的溝槽閘極216”都為溝槽橫向金氧半導體場效電晶體提供P+區220”，作為橫向金氧半導體場效電晶體的源極和漏極。在端接區中，閘極電極216”連接到其相應的源極電極上。提供將閘極電極連接到源極電極，閘極電極216”以串聯的方式作為端接區中的一個鏈。半導體襯底邊緣的切割邊(Saw street)附近的最後一個單獨的溝槽閘極，連接到其相應的漏極電極上，作為通道終點(Channel stop)。屏蔽注入區212”可以與屏蔽注入區212同時製備。然而，在端接區中沒有深P+三維接觸區234或深P注入區232，因此屏蔽注入區212”是浮動的。第6圖所示的端接結構也適用於第3A圖、4N、5所示類型的奈米金氧半導體場效電晶體元件，以及帶或不帶浮動屏蔽注入區212”的其他奈米SGT金氧半導體場效電晶體元件。
第7圖表示依據本發明的第五實施例，帶有三維深P+接觸區、N+源極區以及厚底部氧化物的奈米金氧半導體場效電晶體元件700的三維視圖。與元件100或300類似，元件700形成在第一類型摻雜物(例如N-型)的半導體襯底204上，半導體襯底204的底部202用第一類型重摻雜，作為漏極。本體區714摻雜與第一類型相反的第二類型(例如P-型)，形成在襯底204的表面附近。源極區720形成在襯底表面或表面附近的本體區714中。源極區720的摻雜與本體區714相反，但其摻雜濃度比漏極區大。
閘極溝槽206穿過本體區，形成在襯底中。溝槽206內襯絕緣材料710(例如氧化物)，導電材料的閘極電極716形成在每個溝槽內部。厚底部氧化物712形成在閘極電極716下方的每個溝槽206的內部和底部，用於屏蔽閘極電極716。元件700還包括一個三維深P+接觸區，包括P注入區232上方的P+接觸區234，在三維方向上，穿過兩個閘極溝槽206之間的臺面結構中的開口230。在本實施例中，伸長的開口730沿三維方向，穿過兩個有源閘極溝槽之間的臺面結構中的源極區的中心部分。延長的開口730還穿過開口230。在一個實施例中，延長的開口730穿過源極區720的深度，使臺面結構中心處的本體714的頂部暴露出來。在另一個實施例中，在本體區714中刻蝕開口230，刻蝕深度超過延長開口730。填充延長開口730以及開口230的金屬(第7圖中沒有表示出)，提供有源電晶體單元接觸區，以及與深P+接觸區的電接觸。對於間距小於1um的高密度集成的電晶體單元元件(例如本發明所述的奈米金氧半導體場效電晶體)來說，應避免延長開口730底部的P+接觸注入，以免干涉到閘極閾值。還可選擇用均勻的閘極氧化物溝槽代替厚底部氧化物閘極溝槽，屏蔽注入區包圍著閘極溝槽的底部，如第1A圖所示，深注入通過三維接觸區，將屏蔽注入區電連接到源極電極。
第8A-8K圖表示第7圖所示的奈米金氧半導體場效電晶體元件的製備工藝的剖面圖。如第8A圖所示，該工藝先是在N-型半導體襯底204上製備一個絕緣(例如氧化物208)初始層，用N-摻雜物重摻雜絕緣初始層的底部202，作為漏極。在氧化物208上製備第一光致抗蝕劑(圖 中沒有表示出)，即溝槽掩膜，然後形成圖案，在氧化物208中形成開口。除去溝槽掩膜，閘極溝槽包括閘極接觸溝槽206-1、虛擬閘極溝槽206-2、有源閘極溝槽206-3以及206-4都在三維方向上互連，然後通過氧化物208中的開口，在半導體襯底204中刻蝕閘極溝槽206。如第8B圖所示，除去氧化物208，隨後在襯底204的表面上形成薄氧化物708，包括溝槽206中的開口。在溝槽底部形成厚底部氧化物712，在溝槽側壁上生長薄閘極氧化物710，對於低壓元件來說，薄閘極氧化物710大約50Å至500Å。沉積導電材料716，例如重摻雜N-型的多晶矽，填充溝槽206。將多晶矽716和薄氧化物708回刻到襯底204的頂面，重新生長氧化物708。如第8C圖所示，在兩個鄰近溝槽206之間的臺面結構中的襯底204頂部，進行P-型注入，劑量為5e12cm-2至1e14cm-2，能量為30keV至100keV，隨後利用驅動工藝，製備P-本體區714。通過高劑量、低能量的N-型注入，製備N+源極區718，穿過鄰近的溝槽206之間的空間寬度延伸。
在襯底上方製備第二光致抗蝕劑720，即P+接觸掩膜，在兩個鄰近閘極溝槽206之間所選的臺面結構上方的第二光致抗蝕劑720中形成開口722和724，如第8D圖所示。通過開口722、724，刻蝕薄氧化物708以及N+源極區718。我們希望，N+源極區718刻蝕掉0.1μm至0.2μm的深度。在一個實施例中，開口722和724的寬度比臺面結構的寬度窄，保留沿閘極溝槽側壁剩餘的N+區。在另一個實施例中，開口722和724的寬度穿過臺面結構的整體寬度。進行高劑量、高能量的深P-型注入(最好是BF2或硼)，在可選的P-注入區728上方，製備可選的深P-注入區728 以及P+接觸區726，如第8E圖所示。還可選擇，光致抗蝕劑720也含有多個開口230，如第7圖所示，沿兩個鄰近閘極溝槽之間的半導體臺面結構的長度方向週期性排布，閘極溝槽包括虛擬閘極溝槽以及閘極接觸溝槽，每個開口都穿過半導體臺面結構的整體寬度延伸。刻蝕開口230下面的那部分源極區718，至少向下刻蝕到本體區714，然後進行深P+接觸注入234以及可選的深P區注入232。設置在鄰近臺面結構上的開口最好相互交錯。為了簡便，第7圖中僅僅表示出了在兩個有源閘極溝槽之間的一個這樣的開口。如第8F圖所示，除去光致抗蝕劑720。沉積電介質層729(例如氧化物)，填充刻蝕後的N+源極區，使其平整，包括圖中沒有表示出來的開口230。在襯底上方使用第三光致抗蝕劑730，即接觸掩膜，然後製備，用於形成有源電晶體單元接觸區的開口732、用於深P+接觸區的開口734以及用於製備雙極接觸區的開口736。刻蝕氧化物729，然後通過開口732刻蝕N+源極區，通過開口734刻蝕P+區726，並且通過開口736刻蝕多晶矽716到0.1μm至0.2μm的深度，如第8G圖所示。如第7圖所示，沿臺面結構的長度及中心方向，打開有源電晶體單元接觸開口，向下打通深度至少穿過源極層720，使本體區的中心頂部裸露出來。重新進行第8F圖所示的步驟，用電介質729填充開口230(圖中沒有表示出)。
如第8H圖所示，除去光致抗蝕劑730’。在襯底上方製備鈦/氮化鈦的薄勢壘層738，並在整個襯底上方，沉積金屬739(例如鋁)。開口734的寬度比開口722的寬度窄，使填充開口734的導電層738和739被填充開口722剩餘的電介質材料，與虛擬閘極溝槽206-2和有源閘極溝槽 206-3之間的臺面結構上的源極區分離開。在金屬739上方使用第四光致抗蝕劑740，即金屬掩膜，開口742用於分離閘極金屬和源極金屬，如第81圖所示。刻蝕金屬739，使源極金屬744與閘極金屬746分離開，如第8J圖所示。此外，為了製備接觸墊，在襯底上方沉積鈍化層，並且利用第五光致抗蝕劑，即鈍化掩膜，使襯墊區裸露出來。
如第7圖和第8J圖所示的帶有三維P+接觸區結構的奈米金氧半導體場效電晶體，可以用於屏蔽閘溝槽(SGT)奈米金氧半導體場效電晶體。第9圖表示帶有三維深P+接觸區、N+源極區以及厚底部氧化物的SGT奈米金氧半導體場效電晶體元件的剖面示意圖。SGT奈米金氧半導體場效電晶體元件900的結構除了閘極電極902與屏蔽電極904形成在溝槽206中，而不是僅僅閘極電極716形成在溝槽206中之外，其他都與第8J圖所示的奈米金氧半導體場效電晶體元件結構類似。此外，第7圖或第8J圖所示的奈米金氧半導體場效電晶體元件的厚底部氧化物712可以用P屏蔽區代替，例如第2P圖所示的P屏蔽區212，在溝槽206的底部，在這種情況下，對於P屏蔽區212到源極金屬的電連接來說，深P-注入區728的注入物是指定的。
以上說明使用N-通道金氧半導體場效電晶體作為實施例，只要轉換每個摻雜區的導電類型，就可以應用於P-通道金氧半導體場效電晶體。儘管以上是本發明的較佳實施例的完整說明，但是也有可能使用各種可選、修正和等效方案。因此，本發明的範圍不應局限於以上說明，而應由所附的權利要求書及其全部等效內容決定。任何可選件(無論首選與 否)，都可與其他任何可選件(無論首選與否)組合。在以下權利要求中，不定冠詞“一個”或“一種”都指下文內容中的一個或多個專案的數量。除非在特定的權利要求前使用“意思是”明確限定，否則所附的權利要求書不應認為是意思加功能的局限。任何沒有用“意思是”明確指出限定功能的專案，不應認為是35 USC § 112,¶ 6中所述條款的“意思”或“步驟”。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上所述著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
100‧‧‧半導體功率元件
102‧‧‧底部
104‧‧‧半導體襯底
106‧‧‧閘極溝槽
110‧‧‧絕緣材料
112‧‧‧P屏蔽注入區
114‧‧‧本體區
116‧‧‧閘極電極
120‧‧‧本體接觸區
124‧‧‧輕摻雜源極區
126‧‧‧重摻雜區
126’‧‧‧頂面重摻雜區
130‧‧‧開口
132‧‧‧深P注入區
134‧‧‧三維深重摻雜接觸區

Claims (46)

  1. 一種半導體功率元件，其特徵在於，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個與第一導電類型相反的第二導電類型的摻雜本體區；一個或多個形成在輕摻雜層中的一個或多個相應的溝槽中的電絕緣閘極電極，以及一個源極區，其中一個或多個溝槽中的每個溝槽深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面，其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍；其中源極區形成在所述的輕摻雜層上表面附近的一個或多個溝槽周圍，沿第三維度延伸，源極區是由一個第一導電類型的重摻雜區構成的，形成在上表面附近，從一個或多個溝槽的第一溝槽側壁開始，延伸到第一溝槽附近的一個或多個溝槽的第二溝槽的側壁，一個延長的開口沿第三維度，穿過源極區的中心部分，使開口中的一部分摻雜本體區裸露出來；並且一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個或多個溝槽附近的一個或多個位置上，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中，其深度與摻雜本體區的底部深度相近，其中一個或多個深重摻雜接觸區與源極區電接觸。
  2. 如申請專利範圍第1項所述之半導體功率元件，其特徵在於，一個或多個深重摻雜接觸區在第一維度上，延伸到一個或多個溝槽底部上方的一部分輕摻雜層中。
  3. 如申請專利範圍第1項所述之半導體功率元件，其特徵在於，源極區是由一個第一導電類型的第一重摻雜區以及第一導電類型的第二重摻雜區構成的，第一重摻雜區形成在上表面附近，從一個或多個溝槽中的第一溝槽側壁開始，延伸到第一溝槽周圍的一個或多個溝槽中的第二溝槽的側壁，第二重摻雜區在第一溝槽側壁附近。
  4. 如申請專利範圍第3項所述之半導體功率元件，其特徵在於，源極區還包括第一導電類型的輕摻雜區，設置在第一溝槽的側壁附近的第一導電類型的第二重摻雜區下方，並與第二重摻雜區相交，沿第一維度延伸。
  5. 如申請專利範圍第3項所述之半導體功率元件，其特徵在於，還包括一個第二導電類型的重摻雜區，設置在第一導電類型的第一重摻雜區下方，並與第一重摻雜區相交。
  6. 如申請專利範圍第1項所述之半導體功率元件，其特徵在於，還包括一個或多個溝槽附近的一個或多個虛擬閘極溝槽，一個源極金屬通過虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的一個開口電連接第二導電類型的重摻雜區，所述的第二導電類型的重摻雜區設置在虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的臺面結構上表面附近的第一導電類型的重摻雜區下方，虛擬閘極溝槽和一個或多個溝槽 中的其中一個溝槽之間的延長開口的側壁，被電介質層包圍著，電介質層使虛擬閘極溝槽和一個或多個溝槽中的其中一個溝槽之間的第一導電類型的重摻雜區與源極金屬電絕緣。
  7. 如申請專利範圍第6項所述之半導體功率元件，其特徵在於，還包括一個在一個或多個虛擬閘極溝槽中的其中一個溝槽附近的閘極接觸溝槽，一個第二導電類型的重摻雜區，設置在臺面結構上表面附近的第一導電類型的重摻雜區下方，臺面結構形成在一個或多個虛擬閘極溝槽的其中一個溝槽和閘極接觸溝槽之間。
  8. 如申請專利範圍第1項所述之半導體功率元件，其特徵在於，一個或多個穿過源極區的開口，在一個或多個深重摻雜接觸區上方，在第二維度上從一個或多個溝槽中的其中一個溝槽側壁開始，延伸到鄰近溝槽的側壁，用導電材料填充所述的開口。
  9. 如申請專利範圍第1項所述之半導體功率元件，其特徵在於，厚底部絕緣物形成在閘極電極和輕摻雜層之間的一個或多個溝槽中的其中一個溝槽的底部中。
  10. 如申請專利範圍第1項所述之半導體功率元件，其特徵在於，還包括一個或多個屏蔽電極，形成在一個或多個閘極電極中的一個或多個相應的閘極電極附近的一個或多個溝槽中的一個或多個溝槽中，其中一個或多個屏蔽電極電耦合到源極區上。
  11. 一種半導體功率元件，其特徵在於，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的 輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個與第一導電類型相反的第二導電類型的摻雜本體區；一個或多個形成在輕摻雜層中的一個或多個相應的溝槽中的電絕緣閘極電極，以及一個源極區，其中一個或多個溝槽中的每個溝槽深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面，其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍；一個或多個摻雜注入屏蔽區，形成在一個或多個溝槽底部附近的輕摻雜層，沿第三維度延伸，其中一個或多個摻雜注入屏蔽區為第二導電類型，其中一個或多個深重摻雜接觸區電連接一個或多個摻雜注入屏蔽區；其中源極區形成在所述的輕摻雜層上表面附近的一個或多個溝槽周圍，沿第三維度延伸；並且一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個或多個溝槽附近的一個或多個位置上，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中，其深度與摻雜本體區的底部深度相近，其中一個或多個深重摻雜接觸區與源極區電接觸。
  12. 如申請專利範圍第8項所述之半導體功率元件，其特徵在於，一個或多個深重摻雜接觸區包括一個或多個深重摻雜接觸區，形成在第二導 電類型的一個或多個深注入區上方，其中一個或多個深注入區相交摻雜注入屏蔽區。
  13. 如申請專利範圍第8項所述之半導體功率元件，其特徵在於，還包括一個閘極接觸溝槽以及一個第二導電類型的摻雜注入屏蔽區，形成在閘極接觸溝槽底部附近的輕摻雜層中，沿第三維度延伸。
  14. 如申請專利範圍第8項所述之半導體功率元件，其特徵在於，還包括一個具有一個或多個絕緣閘極的端接區，設置在一個或多個相互絕緣的相應的溝槽中，摻雜注入屏蔽區形成在一個或多個絕緣溝槽底部附近的輕摻雜層中，沿第三維度延伸。
  15. 一種半導體功率元件，其特徵在於，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個與第一導電類型相反的第二導電類型的摻雜本體區；一個或多個形成在輕摻雜層中的一個或多個相應的溝槽中的電絕緣閘極電極，以及一個源極區，其中一個或多個溝槽中的每個溝槽深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面，其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍；一個具有多個絕緣閘極電極的端接區，設置在相互絕緣的相應的多個 端接溝槽中，其中每個絕緣閘極電極都連接到相應的端接溝槽附近的源極；其中源極區形成在所述的輕摻雜層上表面附近的一個或多個溝槽周圍，沿第三維度延伸；並且一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個或多個溝槽附近的一個或多個位置上，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中，其深度與摻雜本體區的底部深度相近，其中一個或多個深重摻雜接觸區與源極區電接觸。
  16. 一種半導體功率元件，其特徵在於，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個與第一導電類型相反的第二導電類型的摻雜本體區；一個或多個形成在輕摻雜層中的一個或多個相應的溝槽中的電絕緣閘極電極，以及一個源極區，其中一個或多個溝槽中的每個溝槽深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面，其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍；其中源極區形成在所述的輕摻雜層上表面附近的一個或多個溝槽周圍，沿第三維度延伸；並且一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個 或多個溝槽附近的一個或多個位置上，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中，其深度與摻雜本體區的底部深度相近，其中一個或多個深重摻雜接觸區與源極區電接觸，閘極電極的頂面在輕摻雜層上表面上方延伸，源極區包括一個肖特基金屬層，設置在第二導電類型的輕摻雜層上方，輕摻雜層的上表面附近，構成一個肖特基源極。
  17. 如申請專利範圍第16項所述之半導體功率元件，其特徵在於，還包括填充鄰近溝槽之間的肖特基金屬層上方空間的導電材料。
  18. 如申請專利範圍第16項所述之半導體功率元件，其特徵在於，還包括一個虛擬溝槽和一個虛擬溝槽附近的接觸閘極溝槽，一個深重摻雜接觸區，設置在接觸閘極溝槽和虛擬閘極溝槽之間，在第一方向上，從輕摻雜層的上表面開始，延伸到本體區下方的輕摻雜層中。
  19. 一種半導體功率元件，其特徵在於，包括：一個形成在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層；一個或多個形成在輕摻雜層中的元件，每個元件都包括一個摻雜本體區，一個或多個形成在輕摻雜層中的相應的一個或多個溝槽中的電絕緣閘極電極，一個源極區，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平 面；其中摻雜本體區形成在輕摻雜層上表面附近的一個或多個溝槽周圍，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；其中一個或多個溝槽是由第一溝槽和第一溝槽附近的第二溝槽構成的，其中源極區包括第一導電類型的第一重摻雜區，形成在上表面附近，從第一溝槽側壁開始，延伸到第一溝槽附近的第二溝槽側壁，以及第一導電類型的第二重摻雜區位於第一溝槽側壁附近，在第三維度上延伸；一個或多個第二導電類型的深重摻雜接觸區，沿第三維度形成在一個或多個溝槽附近的一個或多個位置處，其中一個或多個深重摻雜接觸區在第一維度上，從閘極電極的頂面下方的表面開始，延伸到一部分輕摻雜層中。
  20. 如申請專利範圍第19項所述之半導體功率元件，其特徵在於，源極區還包括一個第一導電類型的輕摻雜區，設置在第一導電類型的第二重摻雜區下方，並與第二重摻雜區相交，第二重摻雜區在第一溝槽的側壁附近，並沿第一方向延伸。
  21. 如申請專利範圍第19項所述之半導體功率元件，其特徵在於，還包括一個第二導電類型的重摻雜區，設置在第一導電類型的第一重摻雜區下方，並與第一重摻雜區相交。
  22. 一種用於製備半導體功率元件的方法，其特徵在於，包括：在第一導電類型的重摻雜層上方的第一導電類型的輕摻雜層中，製備一個或多個溝槽； 在一個或多個溝槽中，製備一個或多個電絕緣閘極電極，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面；在一個或多個溝槽周圍的輕摻雜層上表面附近，製備一個摻雜本體區，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；在所述的上表面周圍，以及一個或多個溝槽中的一個或多個溝槽附近，製備一個源極區，其中源極區包括一個第一導電類型的第一重摻雜源極區，形成在上表面附近，從一個或多個溝槽中的第一溝槽的一個側壁開始，延伸到第一溝槽附近的一個或多個溝槽中的第二溝槽的一個側壁，第一導電類型的第二重摻雜源極區緊鄰第一溝槽所述的側壁，沿第三維度延伸；並且在一個或多個溝槽附近沿第三維度的一個或多個位置上，製備一個或多個深重摻雜接觸區，其中所述的一個或多個深重摻雜接觸區在第一方向上延伸到輕摻雜層中，其中一個或多個深重摻雜接觸區與源極區電接觸。
  23. 如申請專利範圍第22項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在一個或多個溝槽底部附近的輕摻雜層中，製備一個或多個摻雜注入屏蔽區，沿第三維度延伸，其中所述的一個或多個摻雜注入屏蔽區為第二導電類型。
  24. 如申請專利範圍第23項所述之用於製備半導體功率元件的方法， 其特徵在於，製備一個或多個深重摻雜接觸區還包括製備第二導電類型的一個或多個深注入區，深注入區比一個或多個深重摻雜接觸區更深，其中所述的一個或多個深注入區與摻雜注入屏蔽區相交。
  25. 如申請專利範圍第24項所述之用於製備半導體功率元件的方法，其特徵在於，製備一個或多個深重摻雜接觸區包括，至少穿過第一重摻雜源極區刻蝕，形成一個或多個開口，通過開口底部，注入第二導電類型的摻雜物，從而形成在一個或多個深注入區上方的一個或多個重摻雜接觸區。
  26. 如申請專利範圍第22項所述之用於製備半導體功率元件的方法，其特徵在於，還包括至少穿過第一重摻雜源極區刻蝕，製備一個或多個開口，通過開口底部，注入第二導電類型的摻雜物，從而形成一個或多個重摻雜接觸區，用導電材料填充開口，在一個或多個深重摻雜接觸區中的至少一個接觸區和源極金屬之間，形成電接觸，源極金屬與源極區電接觸。
  27. 如申請專利範圍第22項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在第一重摻雜源極區下方，製備第二導電類型的重摻雜區，深度比第二重摻雜源極區淺。
  28. 如申請專利範圍第22項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在閘極電極和輕摻雜層之間的一個或多個溝槽底部，製備一個厚底部絕緣物。
  29. 如申請專利範圍第22項所述之用於製備半導體功率元件的方法， 其特徵在於，製備源極區包括製備第一導電類型的輕摻雜區，在第一導電類型的第二重摻雜區下方，第一溝槽側壁附近，沿第三維度延伸。
  30. 如申請專利範圍第22項所述之用於製備半導體功率元件的方法，其特徵在於，還包括製備一個或多個屏蔽電極，在一個或多個溝槽中的一個或多個溝槽中，一個或多個閘極電極相應的一個或多個閘極電極附近，將一個或多個屏蔽電極耦合到源極區。
  31. 一種用於製備半導體功率元件的方法，其特徵在於，包括：在第一導電類型的重摻雜層上方，第一導電類型的輕摻雜層中，製備一個或多個溝槽；在一個或多個溝槽中，製備一個或多個電絕緣閘極電極，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面；在輕摻雜層上表面附近的一個或多個溝槽周圍，製備一個摻雜本體區，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；在上表面周圍，以及一個或多個溝槽中附近，製備一個源極區，其中源極區為重摻雜第一導電類型；在一個或多個溝槽附近的一個或多個位置上，製備一個或多個深重摻雜接觸區，沿第三維度，其中一個或多個深重摻雜接觸區在第一方向上從上表面開始，延伸到輕摻雜層中，其中一個或多個深重摻雜接觸區與源極區電接觸； 在一個或多個溝槽中的一個或多個溝槽附近的臺面結構中的源極區中，製備一個沿第三維度方向的延長的開口，其中開口中的一部分摻雜本體區從源極區裸露出來；並且在臺面結構的延長開口中製備一個有源電晶體單元接觸區，其中有源電晶體單元接觸區與一個或多個深重摻雜接觸區中的一個或多個深重摻雜接觸區電接觸。
  32. 如申請專利範圍第31項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在一個或多個溝槽的底部附近的輕摻雜層中，製備一個或多個摻雜注入屏蔽區，沿第三維度延伸，其中一個或多個摻雜注入屏蔽區為第二導電類型。
  33. 如申請專利範圍第32項所述之用於製備半導體功率元件的方法，其特徵在於，製備一個或多個深重摻雜接觸區包括製備一個或多個第二導電類型的深注入區，深注入區比一個或多個深重摻雜接觸區更深，其中一個或多個深注入區與深注入屏蔽區相交。
  34. 如申請專利範圍第33項所述之用於製備半導體功率元件的方法，其特徵在於，製備一個或多個深重摻雜接觸區還包括至少穿過源極區刻蝕，形成一個或多個開口，穿過開口的底部，注入第二導電類型的摻雜物，在一個或多個深注入區上方，形成一個或多個重摻雜接觸區，其中一個或多個重摻雜接觸區為第二導電類型。
  35. 如申請專利範圍第31項所述之用於製備半導體功率元件的方法，其特徵在於，還包括至少穿過源極區刻蝕，形成一個或多個開口，通過 開口底部注入第二導電類型的摻雜物，從而製備一個或多個重摻雜接觸區，用電介質材料填充開口。
  36. 如申請專利範圍第35項所述之用於製備半導體功率元件的方法，其特徵在於，在源極區中製備延長的開口還包括，穿過源極區刻蝕一個延長的開口貫穿所述的一個或多個開口，其寬度比電介質材料填充的所述的一個或多個開口更窄。
  37. 如申請專利範圍第31項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在閘極電極和輕摻雜層之間的一個或多個溝槽的底部中，製備厚底部絕緣物。
  38. 如申請專利範圍第31項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在一個或多個閘極電極中相應的一個或多個閘極電極附近的一個或多個溝槽中的一個或多個溝槽中，製備一個或多個屏蔽電極，並且將一個或多個屏蔽電極電耦合到源極區。
  39. 一種用於製備半導體功率元件的方法，其特徵在於，包括：在第一導電類型的重摻雜層上方，第一導電類型的輕摻雜層中，製備一個或多個溝槽；在一個或多個溝槽中，製備一個或多個電絕緣閘極電極，回刻閘極電極的頂面，回刻到輕摻雜層上表面下方的水準，其中一個或多個溝槽中的每個溝槽的深度都在第一維度上延伸，寬度在第二維度上延伸，長度在第三維度上延伸，其中第一維度垂直於重摻雜層的平面，其中第二和第三維度平行於重摻雜層的平面； 將輕摻雜層回刻到閘極電極頂面下方的水準；在輕摻雜層上表面附近的一個或多個溝槽周圍，製備一個摻雜本體區，其中本體區為第二導電類型，第二導電類型與第一導電類型相反；在一個或多個溝槽附近沿第三維度的一個或多個位置上，製備一個或多個深重摻雜接觸區，其中一個或多個深重摻雜接觸區在第一維度上從所述的上表面開始，延伸到輕摻雜層中；並且在一個或多個溝槽中的一個或多個溝槽附近的臺面結構中，製備一個肖特基接觸區，其中一個或多個深重摻雜接觸區與肖特基接觸區電接觸。
  40. 如申請專利範圍第39項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在一個或多個溝槽底部附近的輕摻雜層中，製備一個或多個摻雜注入屏蔽區，沿第三維度延伸，其中所述的一個或多個摻雜注入屏蔽區為第二導電類型。
  41. 如申請專利範圍第40項所述之用於製備半導體功率元件的方法，其特徵在於，製備一個或多個深重摻雜接觸區包括，製備一個或多個第二導電類型的深注入區，深注入區比重摻雜接觸區更深，其中一個或多個深注入區與摻雜注入屏蔽區相交。
  42. 如申請專利範圍第39項所述之用於製備半導體功率元件的方法，其特徵在於，製備一個或多個深重摻雜區包括，在一個或多個溝槽中的兩個鄰近溝槽之間，製備一個或多個深重摻雜接觸區。
  43. 如申請專利範圍第42項所述之用於製備半導體功率元件的方法，其特徵在於，還包括沉積導電材料，填充兩個鄰近溝槽之間的肖特基接 觸區上方的空間。
  44. 如申請專利範圍第39項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在閘極電極和輕摻雜層之間的一個或多個溝槽底部，製備厚底部絕緣物。
  45. 如申請專利範圍第39項所述之用於製備半導體功率元件的方法，其特徵在於，製備肖特基接觸區包括，在本體區上方製備肖特基輕摻雜區，在肖特基輕摻雜區上方製備肖特基金屬層，其中肖特基輕摻雜區夾在肖特基金屬層和本體區之間，其中肖特基輕摻雜區為第二導電類型，但摻雜濃度低於本體區。
  46. 如申請專利範圍第39項所述之用於製備半導體功率元件的方法，其特徵在於，還包括在一個或多個閘極電極中相應的一個或多個閘極電極附近的一個或多個溝槽中的一個或多個溝槽中，製備一個或多個屏蔽電極，並且將一個或多個屏蔽電極電耦合到源極區。
TW102103380A 2012-02-02 2013-01-29 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法 TWI524521B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/364,948 US8785278B2 (en) 2012-02-02 2012-02-02 Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact

Publications (2)

Publication Number Publication Date
TW201334188A TW201334188A (zh) 2013-08-16
TWI524521B true TWI524521B (zh) 2016-03-01

Family

ID=48902171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103380A TWI524521B (zh) 2012-02-02 2013-01-29 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法

Country Status (3)

Country Link
US (4) US8785278B2 (zh)
CN (2) CN103247681B (zh)
TW (1) TWI524521B (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716077B2 (en) * 2011-08-23 2014-05-06 Globalfoundries Inc. Replacement gate compatible eDRAM transistor with recessed channel
US8785278B2 (en) 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9685511B2 (en) * 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US9018698B2 (en) * 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
US8981528B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US8981381B2 (en) 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP6073719B2 (ja) * 2013-03-21 2017-02-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9466730B2 (en) * 2014-01-17 2016-10-11 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US9263598B2 (en) * 2014-02-14 2016-02-16 Semiconductor Components Industries, Llc Schottky device and method of manufacture
CN105448732B (zh) * 2014-09-02 2018-06-15 万国半导体股份有限公司 改善uis性能的沟槽式功率半导体器件及其制备方法
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
US9525035B2 (en) * 2014-12-08 2016-12-20 Texas Instruments Incorporated Vertical high-voltage MOS transistor and method of forming the same
US9281368B1 (en) 2014-12-12 2016-03-08 Alpha And Omega Semiconductor Incorporated Split-gate trench power MOSFET with protected shield oxide
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9691863B2 (en) * 2015-04-08 2017-06-27 Alpha And Omega Semiconductor Incorporated Self-aligned contact for trench power MOSFET
JP6514035B2 (ja) * 2015-05-27 2019-05-15 株式会社豊田中央研究所 半導体装置
US10332990B2 (en) 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
CN105161537A (zh) * 2015-07-31 2015-12-16 上海晶亮电子科技有限公司 降低起始电压及导通电阻的mosfet组件
DE102015113493B4 (de) * 2015-08-14 2018-07-12 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
CN105762176B (zh) * 2016-04-28 2018-11-09 电子科技大学 碳化硅mosfet器件及其制作方法
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10600871B2 (en) 2016-05-23 2020-03-24 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells using body region extensions
CN105826205B (zh) * 2016-05-31 2018-10-26 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法及结构
US10373832B2 (en) * 2016-08-08 2019-08-06 Etron Technology, Inc. Dynamic random access memory with low leakage current and related manufacturing method thereof
JP6763727B2 (ja) * 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
US10032766B2 (en) * 2016-09-16 2018-07-24 Globalfoundries Singapore Pte. Ltd. VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
WO2018074427A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
KR102281493B1 (ko) * 2017-02-03 2021-07-23 매그나칩 반도체 유한회사 전력 반도체 소자 및 그 제조 방법
CN106784010A (zh) * 2017-02-23 2017-05-31 深圳市迪浦电子有限公司 一种具有浮空层分裂栅的mosfet
CN106876256B (zh) * 2017-03-31 2020-05-12 西安电子科技大学 SiC双槽UMOSFET器件及其制备方法
US10211333B2 (en) * 2017-04-26 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. Scalable SGT structure with improved FOM
US10325908B2 (en) * 2017-04-26 2019-06-18 Alpha And Omega Semiconductor Incorporated Compact source ballast trench MOSFET and method of manufacturing
JP7325931B2 (ja) * 2017-05-16 2023-08-15 富士電機株式会社 半導体装置
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107665924A (zh) * 2017-09-19 2018-02-06 中航（重庆）微电子有限公司 一种中低压沟槽型mos器件及其制备方法
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
CN107910271B (zh) * 2017-11-17 2023-11-17 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US10714580B2 (en) * 2018-02-07 2020-07-14 Alpha And Omega Semiconductor (Cayman) Ltd. Source ballasting for p-channel trench MOSFET
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
CN111712926B (zh) * 2018-02-19 2024-02-02 三菱电机株式会社 碳化硅半导体装置
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
CN111727491B (zh) * 2018-03-01 2022-06-07 艾鲍尔半导体 自对准沟槽mosfet的结构和方法
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US10714574B2 (en) 2018-05-08 2020-07-14 Ipower Semiconductor Shielded trench devices
US11538911B2 (en) * 2018-05-08 2022-12-27 Ipower Semiconductor Shielded trench devices
US12464747B2 (en) 2018-05-08 2025-11-04 Ipower Semiconductor Shielded trench devices
KR102042832B1 (ko) * 2018-06-21 2019-11-08 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
CN109119477B (zh) * 2018-08-28 2021-11-05 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
DE102018124740B4 (de) 2018-10-08 2025-08-28 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
US10985248B2 (en) * 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) * 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
CN111261702A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 沟槽型功率器件及其形成方法
DE102019101304B4 (de) * 2019-01-18 2023-04-27 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
CN109904152A (zh) * 2019-01-24 2019-06-18 江苏东海半导体科技有限公司 集成肖特基二极管的沟槽mosfet的制备方法
DE102019210681A1 (de) * 2019-05-31 2020-12-03 Robert Bosch Gmbh Leistungstransistorzelle und Leistungstransistor
JP2021044517A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN110828547A (zh) * 2019-10-22 2020-02-21 深圳基本半导体有限公司 一种沟槽型功率开关器件及其制作方法
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
US11469312B2 (en) 2020-04-06 2022-10-11 Semiconductor Components Industries, Llc Remote contacts for a trench semiconductor device and methods of manufacturing semiconductor devices
US11563080B2 (en) * 2020-04-30 2023-01-24 Wolfspeed, Inc. Trenched power device with segmented trench and shielding
CN113764341B (zh) 2020-06-05 2023-09-19 长鑫存储技术有限公司 一种半导体结构及其制作方法和半导体存储器
JP7530757B2 (ja) * 2020-07-09 2024-08-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
TWI731753B (zh) * 2020-07-21 2021-06-21 新唐科技股份有限公司 半導體結構及其形成方法
EP4191672A4 (en) * 2020-08-03 2024-01-24 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SEMICONDUCTOR STRUCTURE
US11824092B2 (en) * 2020-08-04 2023-11-21 Pakal Technologies, Inc Insulated trench gates with dopants implanted through gate oxide
CN112185816B (zh) * 2020-08-14 2022-04-08 江苏东海半导体股份有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
CN112242449B (zh) * 2020-10-19 2023-04-18 重庆邮电大学 一种基于SiC衬底沟槽型MPS二极管元胞结构
US12080790B2 (en) 2020-10-28 2024-09-03 Wolfspeed, Inc. Power semiconductor devices including angled gate trenches
US11610991B2 (en) 2020-10-28 2023-03-21 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
US11769828B2 (en) * 2020-10-28 2023-09-26 Wolfspeed, Inc. Gate trench power semiconductor devices having improved deep shield connection patterns
CN112802753A (zh) * 2020-12-31 2021-05-14 广州粤芯半导体技术有限公司 半导体器件的制造方法
CN114975576B (zh) * 2021-02-19 2025-08-26 苏州东微半导体股份有限公司 半导体功率器件
CN114975575B (zh) * 2021-02-19 2025-08-12 苏州东微半导体股份有限公司 半导体器件
US12284823B1 (en) 2021-06-08 2025-04-22 National Technology & Engineering Solutions Of Sandia, Llc Buried field shield in III-V compound semiconductor trench MOSFETs via etch and regrowth
KR102896208B1 (ko) * 2021-07-29 2025-12-04 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US12376325B2 (en) 2021-09-06 2025-07-29 Changxin Memory Technologies, Inc. Semiconductor structure with a transition layer located between gate and ion implantation layer and method for manufacturing same
JP7630398B2 (ja) * 2021-09-17 2025-02-17 株式会社東芝 半導体装置
DE102021125271A1 (de) * 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
WO2023063412A1 (ja) * 2021-10-15 2023-04-20 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114023812B (zh) * 2021-10-20 2023-08-22 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet器件及其制作方法
JP2023103365A (ja) * 2021-10-28 2023-07-26 株式会社東芝 半導体装置
EP4311407A4 (en) * 2021-12-13 2024-07-03 Huawei Technologies Co., Ltd. TRENCH FET DEVICE AND METHOD OF FABRICATING THE TRENCH FET DEVICE
JP7750090B2 (ja) * 2021-12-27 2025-10-07 富士電機株式会社 半導体装置およびその製造方法
EP4220730B1 (en) * 2022-01-28 2024-12-11 Hitachi Energy Ltd Method for producing vertical trench-gate mosfets or igbts and corresponding semiconductor device
EP4258360A1 (en) * 2022-04-04 2023-10-11 Hitachi Energy Switzerland AG Method for producing a semiconductor device and semiconductor device
CN115911087A (zh) * 2022-09-08 2023-04-04 弘大芯源(深圳)半导体有限公司 一种提高uis性能的sgt-mosfet及其制造方法
CN115425086B (zh) * 2022-09-24 2025-08-08 江苏铨力微电子有限公司 一种沟槽双栅晶体管原胞结构及其制造方法
CN115458585A (zh) * 2022-09-30 2022-12-09 湖南三安半导体有限责任公司 半导体器件及其制备方法
CN115662902A (zh) * 2022-11-03 2023-01-31 瑶芯微电子科技(上海)有限公司 沟槽型场效应晶体管的制作方法
CN116110791A (zh) * 2022-12-17 2023-05-12 浙江大学杭州国际科创中心 沟槽型绝缘栅场效应管及其制造方法、电子器件
CN115763543B (zh) * 2023-01-09 2023-04-18 无锡先瞳半导体科技有限公司 复合屏蔽栅场效应晶体管
CN115714142B (zh) * 2023-01-09 2023-05-02 中芯越州集成电路制造(绍兴)有限公司 沟槽栅晶体管及其制备方法
CN116404039B (zh) 2023-06-08 2023-10-31 安建科技(深圳)有限公司 一种功率半导体器件及其制造方法
CN117577691B (zh) * 2024-01-16 2024-05-24 赛晶亚太半导体科技(浙江)有限公司 一种具有终端结构的半导体器件及其制造方法
WO2025183962A1 (en) * 2024-03-01 2025-09-04 Semiconductor Components Industries, Llc Electronic device including a buried shield and a gap region
CN117936570A (zh) * 2024-03-20 2024-04-26 芯众享(成都)微电子有限公司 局部加厚栅介质的平面型分裂栅SiC MOSFET器件及其制造方法
CN120751723B (zh) * 2025-09-05 2025-11-18 杭州富芯半导体有限公司 一种屏蔽栅沟槽型功率器件的制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5186331A (en) 1991-10-04 1993-02-16 Precision Pulley, Inc. Method and apparatus for separating bottle caps from plastic bottles
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
JP4892172B2 (ja) * 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN100517719C (zh) * 2004-06-30 2009-07-22 先进模拟科技公司 有凹进箝位二极管的沟槽金属氧化物半导体场效应晶体管
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7952139B2 (en) * 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US8362547B2 (en) * 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
CN101882583A (zh) * 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
US7867852B2 (en) * 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method
US8785278B2 (en) 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact

Also Published As

Publication number Publication date
CN105206660A (zh) 2015-12-30
US20140319605A1 (en) 2014-10-30
CN103247681B (zh) 2016-09-28
US20170373185A1 (en) 2017-12-28
TW201334188A (zh) 2013-08-16
US8785278B2 (en) 2014-07-22
US20160190309A1 (en) 2016-06-30
US20130200451A1 (en) 2013-08-08
CN103247681A (zh) 2013-08-14
US9281394B2 (en) 2016-03-08
US10192982B2 (en) 2019-01-29
US9748375B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
TWI416741B (zh) 電荷平衡場效應電晶體
TWI466194B (zh) 集成晶胞的掩埋場環場效應電晶體植入空穴供應通路
TWI417965B (zh) 具有自我偏壓電極的橫向功率裝置
US7687851B2 (en) High density trench MOSFET with reduced on-resistance
TWI422012B (zh) Semiconductor power device and method for preparing semiconductor power device thereof
US7923804B2 (en) Edge termination with improved breakdown voltage
TW201909419A (zh) 帶有改良fom的可擴展的sgt結構
US8159021B2 (en) Trench MOSFET with double epitaxial structure
CN103972288A (zh) 超结沟槽式金属氧化物半导体场效应晶体管及其制备方法
CN101971304A (zh) 用于形成具有多个沟道的屏蔽栅沟槽fet的结构和方法
TWI493718B (zh) 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
TWI442567B (zh) 帶有遮罩柵極溝道的電荷平衡裝置
CN106876439B (zh) 超结器件及其制造方法
CN102938414B (zh) 沟槽式功率半导体元件及其制造方法