TWI442567B - 帶有遮罩柵極溝道的電荷平衡裝置 - Google Patents

Description

帶有遮罩柵極溝道的電荷平衡裝置

本發明涉及一種垂直半導體功率裝置，特別涉及一種具有單一薄外延層，依靠先進製造來實現的，可用於製備各種尺寸的帶有超級結結構和遮罩了柵極溝道的電荷平衡的垂直功率裝置，通過簡單、靈活的製作工藝，適用於不同的擊穿電壓。

傳統的製造技術和裝置結構，雖然在減小的串聯電阻的同時，能進一步提高擊穿電壓，但仍然面臨許多技術難題。由於傳統高功率裝置的結構特點，通常需要多個費時、複雜和昂貴的製作過程，因此高壓半導體功率裝置的實際應用和實用性都是有限的。正如下文將要討論的那樣，高壓功率裝置的製作工藝都很複雜，而且產量和收益都很低。另外，半導體功率裝置通常並不是用原始半導體晶片製作，而是用帶有外延層的預處理晶片製作而成。這無疑增加了半導體功率裝置的製作成本。而且其功能和性能特徵也取決於，形成外延層時所用的工藝參數。因此，對於依賴於原始預處理晶片的功率裝置，這種預處理的晶片的使用，進一步局限了這些功率裝置的可製造性以及生產的靈活性。
相對於傳統工藝而言，超級結技術具有在不增加漏－源電阻Rdson的同時，獲得更高的擊穿電壓等優點。對於標準的功率電晶體單元，擊穿電壓很大程度上依賴於低摻雜的漂流層。因此，漂流層越厚，所能承受的額定電壓越高，但漏－源電阻Rdson卻大幅增加。在傳統功率裝置中，漏－源電阻Rdson與擊穿電壓BV近似複合以下函數關係：
Rdson BV2.5
相比之下，帶有超級結結構的裝置漂流區中達到了電荷平衡。漏－源電阻Rdson與擊穿電壓BV複合一個更加便於應用的函數關係式，即：
Rdson BV
因此在高壓裝置應用中，需要通過設計和生產帶有超級結結構的半導體功率裝置，以便降低漏－源電阻Rdson，同時獲得高擊穿電壓，提升裝置性能。漂流區中溝道附近的區域，帶有相反的導電類型。只要溝道附近的區域同樣摻雜相反的導電類型，漂流區的相對摻雜濃度就會比較高。在關閉狀態時，這兩個區域中的電荷相互抵消，漂流區呈耗盡狀態，可以承受高電壓，這被稱為超級結效應。在開啟狀態時，由於漂流區的摻雜濃度較高，所以其漏－源電阻Rdson比較低。
然而在製造功率裝置方面，傳統的超級結技術仍然會遇到許多技術上的難題與局限性。更確切地說，一些傳統結構中都要求帶有多外延層和/或掩埋層。根據以前的製作工藝，許多裝置結構都需要多次進行背部刻蝕和化學機械拋光（CMP）工藝。此外，這些製作工藝處理裝置的過程，有時並不符合標準的鑄造工藝。例如，有些標準的高產量半導體鑄造廠都具有氧化物化學機械拋光（CMP），但有些超級結技術中需要用到的矽化學機械拋光（CMP）卻沒有。因此，這些裝置的結構特點和製作工藝決定了，它們並不適用於從低壓到高壓的裝置應用。換言之，某些工藝成本過高，並且/或者工藝太過冗長複雜，並不適用於高額定電壓的裝置應用。下文還將繼續討論，這些具有不同結構特點、通過各種工藝製造的傳統裝置，都帶有阻礙這些裝置在市場需求中實際應用的困難和局限。
由於標準的VDMOS並不具備電荷平衡的功能特點，因此適用於高壓的半導體功率裝置的傳統類型包括帶有如第1A圖所示的標準結構的裝置。根據I-V（電流－電壓）性能測試，以及對這種類型裝置的模擬分析進一步證實：正是出於這個原因，擊穿電壓才沒有超過一維品質因數，即詹森極限。為了滿足高擊穿電壓的要求，帶有這種結構的裝置通常漏極漂流區的摻雜濃度較低，致使其導通電阻相對較高。為了降低導通電阻，這種裝置的晶片尺寸通常都很大。鑒於以上所述的缺點：晶片成本過高（每個晶圓上的晶片數量太少）以及不適用於標準封裝中的較大的晶片，因此儘管這種裝置的製作工藝簡單，而且生產成本不高，然而對於標準封裝中高電流、低阻抗的應用要求，它們卻並不滿足。
半導體功率裝置的第二種類型是帶有二維電荷平衡的結構，這種裝置對於給定的阻抗，可獲得高於詹森極限的擊穿電壓，或對於給定的擊穿電壓，可獲得低於詹森極限的電阻率（導通電阻Rdson×裝置面積）。這種類型的裝置結構通常稱為超級結技術裝置。在超級結結構中，基於在氧化物旁路的裝置中的PN結和靜電場起電板技術，在一個垂直裝置的漂流漏極區中，平行於電流方向上的電荷平衡，可以使裝置獲得更高的擊穿電壓。
第1B圖為一個帶有超級結裝置的橫截面視圖，通過增大漂流區中的漏極摻雜濃度，在保持擊穿電壓不變的情況下，降低裝置的電阻率（Rsp＝阻抗×有源區）。通過在漏極中形成P－型（對於n－溝道裝置）垂直立柱，導致高壓下漏極在水準方向完全耗盡，在N＋襯底處從漏極高壓中夾斷並遮罩溝道，從而達到電荷平衡。歐洲專利0053854(1982)和美國專利4,754,310中都已經提到了這種技術，具體在該專利的第13圖以及美國專利5,216,275中。之前的這些公開說明書中，垂直超級結都是作為N和P型摻雜物的垂直立柱。在垂直DMOS裝置中，如附圖所示，通過摻雜一個帶有側壁的結構，形成其中一個摻雜立柱，獲得垂直電荷平衡。除了摻雜立柱，美國專利4134123和美國專利6037632還提出使用摻雜浮島來增加擊穿電壓或降低電阻。超級結的這種裝置結構仍然通過耗盡P－區，遮罩柵極/溝道不受漏極影響。但由於電荷存儲和轉換等問題，這種浮島結構仍然受到很多技術難題的局限。
對於上述的超級結型裝置，由於其製作方法工序繁多、有些工序進度緩慢而且產量很低，因此要製備這種裝置通常相當複雜、昂貴，而且需要很長的加工時間。確切地說，這些工序包含多個外延層和掩埋層。部分結構甚至要求溝道深度要穿過整個漂流區，並且大多數工藝都需要進行背部刻蝕或化學機械拋光。總之，這些傳統結構和製作方法製作緩慢而且成本昂貴，並不經濟實用，不適於廣泛應用。
本專利申請為由本專利的發明人申請的美國專利12/005,878的部份接續申請案，其中提出了一種在深溝道中生長的帶有電荷平衡外延立柱的超級結裝置。溝道金屬氧化物半導體場效應管（MOSFET）形成在深溝道以及深溝道周圍區域上方的頂部外延層中。但是這種裝置的溝道柵極所處的電場較高，容易因電壓擊穿而受損。
因此，除了要改進這種超級結裝置的結構和製作工藝，還需要在擊穿時遮罩有源單元的敏感柵極。第1C－1圖至第1C－3圖表示美國專利6,635,906所述的在外延層的大部分層中，帶有P－浮島1的裝置。但是這些浮島不能自對準到柵極或溝道上，而且在電壓擊穿時，並不能有效地保護敏感溝道柵極。Takaya等人在2005年舉行的第17屆功率半導體裝置&積體電路國際論壇上發表的《浮島與厚底部氧化物溝道柵極金屬氧化物半導體場效應管（FITMOS）》一文中提出了一種結構，如第1D圖所示，這種結構表示，為了使漏極和在溝道柵極底部的P－區達到電荷平衡而植入的浮動P－區，可以於將柵極從P－區中分離出來。但是由於這些位於溝道柵極下方的P－植入區，與帶有厚底部氧化物的柵極溝道接觸，因此可能會減少開路時通過的電流量。
因此，在功率半導體裝置設計和製造工藝中，為了解決上述困難與局限，有必要找到一種新的功率裝置結構和製造方法。

本發明一方面是為了提出一種新改良過的裝置結構和製作方法，通過簡單、便捷的製作工序，在漂流區中形成摻雜立柱，實現電荷平衡。無需背部刻蝕或化學機械拋光，精簡了加工步驟，只需形成一個單一的薄外延層，外延層同時生長在深溝道中和深溝道上方，以及深溝道周圍區域的頂面上，形成超級結結構。在溝道中的外延層部分形成外延立柱。在深溝道上方以及深溝道周圍區域表面上方的外延層部分，形成薄的頂部外延層，溝道金屬氧化物半導體場效應管單元就形成在這個頂部外延層中。這兩部分外延層可以作為單一外延層同時生長。電晶體單元的溝道柵極進一步被遮罩，一旦發生電壓擊穿，摻雜的遮罩區通過溝道柵極植入到柵極下方的漂流區，形成了自校準摻雜遮罩區，從而遮罩敏感柵極，解決了上述困難和局限。摻雜的遮罩區降低了溝道柵極處的峰值電場；還減慢了碰撞電離速度，增加了擊穿電壓。最終的結構提升了電參數的可靠性和穩定性。摻雜的遮罩區形成在溝道柵極下方的聚積區下方，並不接觸溝道柵極。在柵極溝道下方有一個額外的摻雜層，其導電類型和聚積區的導電類型相同，此摻雜層可以確保摻雜的遮罩區沒有接觸到柵極溝道，從而使裝置開啟時通過的電流更多。
本發明的另一方面在於，本發明所述的超級結結構和形狀可用來靈活調整所需的擊穿電壓的範圍。其製作工藝簡便，可使用標準的處理模組和設備通過標準工藝，方便地製備。由於此結構的電晶體部分，例如溝道柵極雙擴散金屬氧化物半導體（DMOS），是自校準的，因此還可進一步簡化製作工藝。上述技術難題與局限就會迎刃而解。
確切地說，本發明的一個方面在於提出了一種新改良過的裝置結構和製作方法，以便在深溝道中形成一個外延層，並且此外延層帶有一層薄的頂部外延層部分，覆蓋在裝置頂面上。此外延層的一部分也作為金屬氧化物半導體場效應管（在n－溝道金屬氧化物半導體場效應管的情況下為p－型）的本體區。此外，在這個頂部薄外延層中形成的金屬氧化物半導體場效應管單元，為溝道金屬氧化物半導體場效應管。溝道柵極通過帶有任選的溝道側壁和溝道底部摻雜植入區的頂部薄外延層打開，以消除可能受溝道柵極的深度以及外延層的摻雜濃度影響的溝道性能的敏感性。在用柵極多晶矽層填充柵極溝道之前，通過柵極溝道，將多個摻雜遮罩區植入到柵極下方的漂流區中。摻雜遮罩區的導電類型與金屬氧化物半導體場效應管的本體區的導電類型相同，並且摻雜遮罩區還擔負柵極遮罩摻雜區的作用，與柵極溝道自校準。摻雜遮罩區可以是浮島，或者是被連接（偏置）到深溝道中的外延層，從而也就被連接到了本體區。特別的是浮島的情況並不太理想，原因是浮動捕獲電荷，並使裝置漂流；被捕獲的電荷需要花時間擴散出去，這就減慢了電轉換。電晶體單元的性能可以通過簡單、便捷的製作工藝來控制和調整。本發明所述的超級結結構可以通過進一步的改進，應用到更廣泛的領域。
本發明的另一方面在於，提出了一種新改良過的裝置結構和製作方法，以便在一個薄的頂層上形成電晶體單元，其中薄頂層作為外延層覆蓋在深溝道上方，以及深溝道周圍和深溝道上方的頂面上。穿過深溝道側壁的離子注入（用和填充深溝道外延層的導電類型相反的離子）可以調節深溝道周圍漂流區的摻雜濃度，以便調整和控制包括電荷平衡、漏－源電阻Rdson以及擊穿電壓在內的裝置性能參數。因此，離子注入提供了一種電荷控制的方法，可以進一步調整和調諧半導體功率裝置的性能，以便用於不同類型的應用。
本發明的另一方面在於，提出了一種新改良過的裝置結構和製作方法，以便在薄的頂部P－外延層上，形成帶有淺溝道柵極的功率電晶體單元，其中薄的頂部P－外延層位於垂直溝道上方的頂面周圍區域上，覆蓋在垂直溝道上方。通過溝道底部摻雜植入以及側壁摻雜植入，就可以靈活地調整裝置溝道的性能。側壁摻雜植入以及溝道底部摻雜植入，用於補償P－外延，並保護適當的積聚以及溝道區域。在用多晶矽柵極層填充柵極溝道之前，要通過柵極溝道的底面進行離子注入。使用垂直注入，形成柵極遮罩摻雜區，以便在電壓擊穿時，遮罩敏感的溝道柵極。
本發明的另一方面在於，提出了一種新改良過的裝置結構和製作方法，以便在一個薄的頂層中，形成帶有較深的溝道柵極的功率電晶體單元，其中薄頂層作為一個外延層，位於外延立柱上方的頂面周圍區域上，覆蓋在外延立柱上方。溝道柵極穿過頂部薄外延層，並延伸至襯底區，這樣一來，就不再需要用於連接聚積區的溝道底部摻雜植入了。穿過柵極溝道底面注入的柵極遮罩摻雜區形成校準的摻雜區，仍然可以遮罩溝道柵極，用於在電壓擊穿時遮罩敏感的溝道柵極。溝道底部摻雜注入仍然可用於確保柵極遮罩摻雜區不接觸柵極溝道。
本發明的一個較佳實施例簡要說明了一種半導體功率裝置，包括一個帶有多個深溝道的半導體襯底。用一個外延層填充深溝道；此外延層還包括一個同時生長的頂部外延層，覆蓋在深溝道頂面上方和半導體襯底上方的區域上。外延層的導電類型與半導體襯底相反。在頂部外延層中，形成多個溝道金屬氧化物半導體場效應管單元，頂部外延層作為本體區，半導體襯底作為漏極區，通過深溝道中的外延層與半導體襯底中的區域之間的電荷平衡，獲得超級結效應。每個溝道金屬氧化物半導體場效應管單元還包括設置在下方的一個溝道柵極和一個柵極遮罩摻雜區，與每一個溝道柵極自校準，並且每一個溝道金屬氧化物半導體場效應管單元都會在電壓擊穿時，遮罩溝道柵極。在一個典型實施例中，溝道金屬氧化物半導體場效應管單元的每個溝道柵極，都通過頂部外延層開口，並用一種柵極介質材料和一種柵極導電材料填充。在另一個典型實施例中，溝道金屬氧化物半導體場效應管單元的每個溝道柵極，都穿過頂部外延層，進入半導體襯底的頂部，半導體襯底中具有一個柵極溝道，其深度大於或等於頂部外延層的厚度，並且用一種柵極介質材料和一種柵極導電材料填充。在另一個典型實施例中，溝道柵極還包括位於溝道柵極側壁周圍的柵極側壁摻雜區，以及柵極溝道下方的柵極-底部摻雜區，其中柵極側壁摻雜區和柵極-底部摻雜區的導電類型與半導體襯底中的導電類型一致。在另一個典型實施例中，半導體襯底還包括深溝道周圍的區域，其摻雜濃度梯度橫向分佈，從周圍區域開始摻雜濃度逐漸降低，在深溝道的側壁附近，濃度迅速降低。在另一個典型實施例中，每個金屬氧化物半導體場效應管電晶體單元，在溝道柵極的側壁以及溝道柵極下方的柵極-底部摻雜區周圍，還帶有柵極側壁摻雜區，其中柵極側壁摻雜區和柵極-底部摻雜區的導電類型都與半導體襯底中的導電類型相同。在另一個典型實施例中，深溝道在半導體襯底的底面附近，漏極接觸摻雜區圍繞在深溝道的底部附近，用於連接漏極電極。在另一個典型實施例中，半導體功率裝置還包括一個底部金屬層，構成一個漏極電極，接觸漏極接頭摻雜區。在另一個典型實施例中，溝道金屬氧化物場效應管單元的溝道柵極和深溝道，都用外延層填充，並且進一步將外延層加工成帶有柵極遮罩摻雜區的條紋，作為浮動摻雜區設置在溝道柵極的條紋下方。在另一個典型實施例中，溝道金屬氧化物場效應管單元的溝道柵極還加工成帶有錯位凸出部的條紋，朝著用外延層填充的深溝道，交替延伸至溝道柵極的對邊上，以便在延伸的溝道柵極下面，通過設置在深溝道中的外延層，將柵極遮罩摻雜區電連接至電晶體單元的本體區。
本發明還提出了一種在半導體襯底上製備半導體功率裝置的方法。該方法包括以下步驟：a)製備半導體襯底； b）在半導體襯底上開通多個深溝道，並生長一個外延層填充深溝道，用頂部外延層覆蓋半導體襯底的頂面，其中外延深溝道中的外延層部分和頂部外延層是同時生長的單層，其中外延層的導電類型與半導體襯底的導電類型相同；c）在頂部外延層中形成多個溝道金屬氧化物半導體場效應管單元，通過開通多個溝道柵極，在溝道柵極下方植入多個柵極遮罩摻雜區，以便在電壓擊穿半導體功率裝置時遮罩電晶體單元的溝道柵極，頂部外延層起本體區的作用，半導體襯底起漏極區的作用，通過深溝道中的外延層部分和半導體襯底中側向深溝道的襯底部分之間的電荷平衡，獲得超級結效應。在一個典型實施例中，本方法還包括通過帶有第一導電類型摻雜物的深溝道側壁植入，在深溝道之間的半導體襯底區中，形成水準濃度梯度，並通過調整深溝道側壁植入，改變半導體功率裝置的性能。在另一個典型實施例中，本方法還包括將一種導電類型與半導體襯底相同的摻雜物，植入到柵極溝道的側壁和底部。在另一個典型實施例中，製備半導體襯底的工序包括製備單層半導體襯底，其中開通多個深溝道的工序包括在單層半導體襯底中開通多個深溝道。在另一個典型實施例中，製備半導體襯底的工序包括製備底部襯底，以及在底部襯底上生長頂部襯底層，頂部襯底層的導電類型與底部襯底的導電類型相同。在另一個典型實施例中，本方法還包括在深溝道的底部進行重摻雜，以便在生長外延層之前，形成漏極接觸區；研磨襯底背部，露出漏極接觸區。在另一個典型實施例中，本方法還包括在形成多個溝道金屬氧化物半導體場效應管單元之前，對外延層的頂面進行部分化學機械拋光，以使其平滑。

參見第2圖所示金屬氧化物半導體場效應管裝置100的橫截面視圖，提出了本發明在結構和生產製造方面的新思路。金屬氧化物半導體場效應管裝置100的詳細說明將在下文第3圖仲介紹。金屬氧化物半導體場效應管裝置100位於襯底105上，襯底105中含有一個N＋摻雜底部區域120，起漏極接觸區的作用，通過用外延層填充的深溝道130（如第3圖所示，經背部研磨）摻雜。襯底105中還含有一個頂部部分125，深溝道130就形成在頂部部分125中。例如對於一個n－溝道金屬氧化物半導體場效應管，襯底105為n－型，在深溝道中的外延層為p－型。金屬氧化物半導體場效應管電晶體單元位於單一薄外延層上，填充外延立柱溝道130，並覆蓋在P－外延立柱周圍的頂面上，將P－外延填充物填充在立柱溝道中。頂面上方的薄的P－外延層部分也作為本體區，圍繞在用柵極多晶矽填充的溝道柵極145周圍。P－本體區150還圍繞著位於溝道柵極145周圍的源極區155。溝道柵極145用柵極氧化物層140 襯墊，用多晶矽填充，並被帶有接觸開口的絕緣層160覆蓋，以便通過源極接觸金屬連接溝道柵極145之間的源極－本體區域。溝道柵極145被柵極－遮罩摻雜區144遮罩，柵極－遮罩摻雜區144是在用柵極多晶矽填充溝道之前，通過柵極溝道植入的。因此，柵極－遮罩摻雜區144與溝道柵極145自校準。柵極－遮罩區144的導電類型與填充在外延立柱溝道130中的外延層的導電類型相同。
如第2圖所示的裝置帶有單一薄外延層，以便形成溝道柵極，其中溝道柵極的溝道中用柵極多晶矽填充，並通過它形成開口。這種新結構實現了超級結的性能要求，例如不超過“詹森極限”，擊穿電壓不隨生長在起始襯底上的外延層的厚度變化而變化等。絕對擊穿電壓的因素是，溝道在半導體襯底中的深度，以及襯底區之間的外延立柱溝道中的電荷平衡。外延矽生長的厚度僅僅是在矽襯底中刻蝕的深溝道寬度的函數。傳統裝置必須將外延層生長為漂流區，此漂流區的厚度與所需的擊穿電壓成比例，因此傳統裝置並不具備上述柔性。
圖中所示的結構尺寸靈活可變，並且通過簡便的製造方法就可以生產出這種裝置。例如，要製作一個在詹森極限以下、低電阻率、擊穿電壓寬範圍可變（比如200V至900V）的裝置，可以通過生長幾微米的單一外延矽層，刻蝕深度與所需擊穿電壓成比例的單一溝道刻蝕（>200V大約10－15微米，>600V大約40－50微米，>900V大約70－90微米）。此外，裝置位於外延層130頂部上的電晶體部分的結構，是根據溝道柵極雙擴散金屬氧化物半導體裝置而來的，其中裝置結構自校準，製作方法方便、簡單。本裝置的敏感溝道柵極145部分距離溝道130上方的接縫較遠，這也提高了裝置的可靠性，並且省去了不必要的化學機械拋光過程。
參見第3圖，金屬氧化物半導體場效應管裝置100的橫截面視圖，依靠新穎設計的思路以及第2圖所示的基本結構，根據第13A圖至第13N圖所述的工藝製作而成。金屬氧化物半導體場效應管裝置100位於N型襯底上，包括一個N＋摻雜底部區120作為漏極接觸區，在底部漏極電極110上方，與其直接接觸。通過含有外延層130的深溝道摻雜漏極接觸區120。用一個P－外延層填充每個深溝道，並覆蓋在溝道周圍和溝道上方的頂面上。金屬氧化物半導體場效應管電晶體單元位於單一薄P－外延層上，單一薄P－外延層填充在外延立柱溝道130中，並覆蓋在P－外延立柱周圍的頂面上。頂面上方的薄P－外延層由溝道柵極145周圍的P－本體區150構成，帶有柵極多晶矽的溝道柵極145填充在溝道中，溝道通過頂部外延層130開口。P－本體區還包圍著溝道柵極145周圍的源極區155。用柵極氧化物層160填充溝道柵極145，並用帶有接頭開口的絕緣層160覆蓋溝道柵極145，以使金屬阻擋層165上方的源極接觸金屬170接觸溝道柵極145之間的源極－本體區。p－型柵極遮罩摻雜區144進一步遮罩溝道柵極145，並在柵極多晶矽填充柵極溝道之前，穿過柵極溝道植入到N－襯底區125中。在金屬氧化物半導體場效應管裝置發生電壓擊穿時，柵極遮罩摻雜區144保護敏感的柵極145。P－外延立柱130周圍的N襯底區125可以用N－摻雜物通過深溝道130的側壁植入，以便獲得水準摻雜濃度梯度，並控制N－立柱電荷。
通過使填充在溝道中P-外延層的電荷在水準方向上平衡，來獲得超級結效應或電荷平衡，即沿垂直於垂直金屬氧化物半導體場效應管結構的n-型漂流區125中的漏極電流流向，獲得電荷平衡，當金屬氧化物半導體場效應管處於截止狀態時，漏極電流耗盡。換言之，填充在溝道中的P-外延層的電量，與N襯底附近的N-漂流區的電量基本相等，在製作公差範圍內。N-漂流區中電量的控制和調節可以通過摻雜N-襯底，或摻雜N-襯底與植入在深溝道側壁中的任何其他N-摻雜離子。對於理想狀況，目標電量是每平方釐米P=N=1E12個原子。在製作過程中，通過植入濃度、植入退火、襯底摻雜濃度、外延摻雜濃度、溝道深度、寬度和形狀、及其它處理工序的參數等對電量控制地越靈活，裝置結構越優化，便於調諧獲得給定擊穿電壓下的較低電阻率。
金屬氧化物半導體場效應管電晶體單元還包括沿柵極側壁的N型摻雜植入區135-S，以及柵極溝道底部下面的N型摻雜植入區135-B。圍繞在柵極145周圍的側壁和底部摻雜植入區，可以用於消除金屬氧化物半導體場效應管裝置溝道，對於溝道深度和P-外延摻雜濃度的敏感性。這種新型結構的實施例是考慮到，要在P-外延層裏形成高性能的金屬氧化物半導體場效應管結構的基礎上提出來的。外延層同最小的或沒有背部刻蝕的P-外延層一同生長。一個金屬氧化物半導體場效應管要工作，必須使源極的導電類型與漏極一致，與本體相反，並有一個聚積區將溝道連接到漏極上。實現了溝道柵極垂直金屬氧化物半導體場效應管結構後，源極位於頂部，溝道沿柵極溝道的側壁，形成在源極下方本體區中。聚積區必須形成在本體區和漏極之間。對於本發明所述的新型的高壓裝置，當生長在N襯底的頂部水準表面上的P-外延很厚時，很難形成高性能的垂直溝道柵極金屬氧化物半導體場效應管。如果P-外延層很厚，柵極溝道為了穿過N-漂流漏極區，就必須很深。深溝道與厚的P本體區相結合，會使溝道變長、溝道電阻增高，最終導致垂直雙擴散金屬氧化物半導體結構的性能降低。因此，在本發明的實施例中，遇到P－外延層的情況時，要在柵極溝道側壁和底部植入額外的摻雜物，使柵極溝道的厚度比一般0.8至1.5微米範圍內的典型的柵極溝道厚度，厚1至3微米。這些額外的摻雜植入物是為了補償柵極溝道附近的聚積區和漏極區中的P－外延區，以便獲得高性能的、短溝道的垂直溝道雙擴散金屬氧化物半導體裝置。因此，在加工金屬氧化物半導體場效應管裝置之前，在柵極溝道中植入額外的傾斜和非傾斜植入物，會使高性能的溝道柵極金屬氧化物半導體場效應管裝置，不再依賴於這些區域中的P－外延層厚度和摻雜濃度。在柵極溝道底部的n－型摻雜植入物135－B也可以用來保護柵極遮罩區144不與柵極溝道145接觸。
應注意的是，第3圖中的實施例表示一個穿過P－外延層的柵極溝道，以及額外的N－型植入物135－S、135－B，可以用於優化金屬氧化物半導體場效應管的性能，而無需完全補償P－摻雜區，即在柵極溝道側壁上的P－外延層。植入物最好是磷和砷或銻。能量應在50KeV至200KeV範圍內。與底部植入物之間的傾斜角應為零度，與側壁植入物之間的傾斜角為+/-5至15度。植入劑量應在1E11至1E13範圍內。額外的P－型本體植入物可用于形成本體區150，並使溝道區保持在沿溝道柵極145側壁的方向上。
第4圖是一個橫截面視圖，表示一種類似於第3圖所示的金屬氧化物半導體場效應管裝置的一個可選實施例，不同之處在於N－襯底區125’的側壁沒有植入N摻雜物，以便通過製作過程實現電荷控制功能。由於假設初始N－襯底的摻雜濃度足夠大，以便與深溝道中生長的P型外延層達到電荷平衡，因此本實施例並不需要將額外的N－摻雜區，引入到深溝道的側壁中。當摻雜濃度的實際值可以達到所需的電荷平衡，即達到N電荷的絕對值＝P電荷＝1E12個粒子/cm2時，初始N－襯底的摻雜濃度就足夠了。當在所需的公差限制範圍內，襯底濃度可以實現電荷平衡時（例如，當出現N－襯底的摻雜濃度充足的情況的重複性大於+/-10％時），就不一定必須靠摻雜植入物來實現電荷控制。
第5圖是一個橫截面視圖，表示一種類似於第3圖所示的金屬氧化物半導體場效應管裝置的一個可選實施例，不同之處在於金屬氧化物半導體場效應管裝置並不包含側壁，以及第3圖所示的溝道底部摻雜植入區135－B和135－S。當溝道柵極145的深度較大，並在外延層130下方延伸進襯底區125時，就不再需要使用溝道側壁和溝道底部摻雜植入區，來消除溝道對溝道柵極深度的敏感性。
第6圖是一個橫截面視圖，表示一種類似於第3圖所示的金屬氧化物半導體場效應管裝置的一個可選實施例，不同之處在於金屬氧化物半導體場效應管裝置的溝道柵極的深度較淺，小於外延層的深度。金屬氧化物半導體場效應管裝置包括一個柵極溝道側壁和柵極溝道底部摻雜植入區135－S和135－B，分別用於補償P－外延層130，並確保裝置具有適當的聚積區和溝道區。本實施例是基於以下結構，金屬氧化物半導體場效應管裝置具有厚P－外延層或淺柵極溝道，或兼而有之。柵極溝道並沒有到達N漏極區。為了確保電晶體正常、高效的工作，柵極溝道中較低的部分必須作為N摻雜區135－B進行摻雜，以便將沿柵極溝道的側壁，在本體區中形成的有源溝道，與漏極相連接。
傳統晶片都具有重摻雜的襯底，以及輕摻雜的頂層。然而由一個普通晶片製成的如第2圖至第6圖所示的裝置，一開始卻並沒有外延層。這雖然可以節省一大筆晶片成本，但卻多出了通過深溝道和背部研磨晶片，進行底部摻雜的額外工序。另外，第7圖至第8圖所示的裝置使用一個帶有重摻雜N＋底部襯底121的傳統晶片，以及生長在N＋底部襯底121上方的次重摻雜N－型頂部襯底層126。在一個傳統晶片中，這種N－型頂部襯底層126通常被認為是一個外延層，在本專利中，為了避免產生混淆，將其稱為頂部襯底層。第7圖是一個橫截面視圖，表示一種類似於第3圖所示的金屬氧化物半導體場效應管裝置的一個可選實施例，不同之處在於用外延層填充的深溝道130現在位於頂部襯底層126中，並延伸到重摻雜的底部襯底區121。不再需要，通過一個獨立的摻雜植入過程形成如第3圖所示的獨立漏極接觸區120。相反，在本實施例中，一個重摻雜N＋底部襯底區121用作漏極接頭，還有一個N－型頂部襯底層126生長在N＋底部襯底區121的頂部。與傳統晶片相比，為了節省成本，頂部襯底區的厚度一般較小。本實施例並不一定要求進行背部研磨。金屬漏極電極110可以形成在重摻雜底部襯底區121下方。
在深溝道底部的漏極接觸摻雜植入過程可省略，因此非常顯著地簡化了製作過程。
第8圖是一個橫截面視圖，表示一種類似於第7圖所示的金屬氧化物半導體場效應管裝置的一個可選實施例，不同之處在用P－外延層填充的深溝道130的厚度小於N＋底部襯底121。
第9圖表示本發明半導體功率裝置的條形結構的俯視圖。隨外延層130一同生長的外延深溝道形成一個條形結構。外延深溝道130的輪廓用點劃線表示。電晶體單元所包含的溝道柵極145也形成一個線性條形結構，溝道柵極145由源極區155周圍的柵極氧化物層140填充，並被本體區150包圍。自校準的柵極遮罩摻雜區（圖中沒有明確指出）也作為浮動條紋，形成在溝道柵極145下方。
第10圖表示另一種不同的電晶體單元結構的可選實施例。柵極遮罩P摻雜區144應通過將溝道柵極145作為十字溝道柵極，延伸至如第10圖所示的電晶體單元的某部分中P－立柱130區，連接在本體區150下方的P－摻雜外延立柱130上，而不是在溝道柵極145下方將柵極遮罩摻雜區144加工成浮動區域。第11圖為一種類似的實施例，不同之處在於延伸的溝道柵極145帶有錯位凸出部145－TB，以降低漏－源導通電阻Rdson，改善裝置的可製造性（在填充十字形柵極溝道時，可能會出現空洞問題）。第12圖表示與第11圖相同的結構，解釋說明柵極遮罩摻雜區凸出部144－TB如何在柵極溝道145下方進行自校準，以及如何通過擴散接觸P－摻雜立柱150。在主柵極條紋145下方，和垂直於主柵極條紋的柵極凸出部145－TB下方，植入柵極遮罩摻雜區144。通過插入柵極遮罩摻雜區凸出部144－TB和p－外延立柱130之間的接觸區，P－遮罩摻雜區144電接觸到p－本體150區。錯位結構降低了對溝道寬度的影響。只要電流流經溝道柵極凸出部145－TB的另一側，錯位凸出部還可以獲得更好的分佈電流。
參見第13A圖至第13N圖的一系列側面橫截面視圖，用來說明如第3圖所示的電荷平衡的半導體功率裝置的製作步驟。第13A圖表示初始矽襯底包括一個阻抗約為10ohm/cm N襯底205。襯底205最初並沒有外延層。設置或熱生長厚度約為0.1至1.5微米的一層硬掩膜氧化層212。然後用臨界尺寸在1至5微米範圍內的溝道掩膜（圖中沒有表示出），進行氧化物刻蝕，開通多個溝道刻蝕窗，然後除去光致抗蝕劑。使用矽刻蝕，對於工作電壓約為650伏的裝置，要開通深度約為40至50 微米的深溝道214。根據刻蝕器的類型和刻蝕化學反應，光致抗蝕劑掩膜也可以用於形成刻蝕圖案並開通溝道，而無需使用如圖所示的硬掩膜氧化層212。溝道開口可以在1至5微米範圍內，但大多數裝置應用中都採用3微米比較合適（溝道開口由之前提到的溝道掩膜決定）。然後進行晶片清洗。在第13B圖中，通過氧化物設置或熱生長工藝，形成一個正形投影的氧化層215。如果在底部表面上的氧化層較厚，那麼就採用可選的反應離子刻蝕的各向異性刻蝕，從溝道底部表面上清除氧化物。如果沒有採用可選的反應離子刻蝕工藝，那麼氧化層215的厚度就在0.015至0.1微米之間，如果採用了可選的反應離子刻蝕工藝，那麼氧化層215的厚度就在0.0151至0.4微米之間。為了在深溝道214下方直接形成漏極接觸區220，要進行漏極接觸植入，就是在沿相對於溝道側壁零傾斜角的方向植入N+離子，即垂直植入，植入劑量大於1E15。用磷或砷等N-型離子，植入漏極接觸區220。氧化層215沿側壁方向，保護側壁不受高劑量的漏極接觸植入物的影響。
在第13C圖中，用磷等N-型離子植入溝道側壁，以便設置N區中的摻雜濃度。根據溝道深度，傾斜著旋轉植入，植入劑量為5E11至2E13、傾斜角為5至15度，以便在溝道中形成N區225。在第13D圖中，在很低的氧氣和/或氮氣環境下，1050至1200攝氏度高溫退火30至60分鐘，可以使N+漏極接觸區220擴散，側壁植入N-區225水準擴散。N-區225形成水準N-型濃度梯度，濃度在深溝道側壁附近最大。為了獲得電荷平衡（超級結效應），連同（將要生長的）P-外延層230，可以通過側壁植入，調節襯底205中深溝道旁邊的區域的N-型濃度。也可選擇對於側壁植入，最初用所需的N-型濃度形成襯底205，以獲得超級結效應。在第13E圖中，刻蝕除去氧化層212和215，並生長一個P-外延層230，其中P摻雜濃度為1E15至1E16甚至更高。P-外延層230的厚度足夠填充溝道214。溝道214寬約3微米，在N-區225頂部上方的外延層230的厚度約為1.5至2.0微米。在第13F圖中，厚度約為0.5至1.5微米的氧化層作為硬掩膜層228設置，利用柵極溝道掩膜（圖中沒有表示出），刻蝕硬掩膜氧化層228，然後除去光致抗蝕劑。柵極溝道的寬度一般在0.4至1.5微米的範圍內。利用矽刻蝕的方法通過P-外延層230，刻蝕溝道柵極開口232，溝道深度約為1至2.5微米，可能會穿過P-外延層230，進入設置在溝道212中的外延立柱230之間的N-摻雜區225。晶片清洗，隨後還可進行圓孔刻蝕，以便使柵極溝道結構更加平滑，然後清洗下一個晶片。
在第13G圖中，除去氧化硬掩膜228，然後設置一個薄螢幕層234，覆蓋柵極溝道232的側壁以及底面。深P-型植入硼離子（B11），能量在200至600KeV之間，劑量在1E12至1E13之間，零傾斜角植入，以便在N-摻雜立柱225中的柵極溝道232下方，形成柵極遮罩P-摻雜區244。在第13H圖中，可以選擇N-型柵極溝道側壁植入，傾斜角（植入角）在+/-5至7度之間，用於補償P-外延層230，如果柵極溝道232太淺的話，就用零傾斜角的n-型柵極溝道底部植入，補償P-外延層230，或者確保柵極遮罩P-摻雜區244沒有接觸柵極溝道232。植入物進入柵極溝道側壁和底面，分別形成側壁和底面摻雜區235-S和235-B，消除金屬氧化物半導體場效應管裝置的溝道對於溝道柵極深度以及P-外延層230的摻雜濃度/厚度的敏感性。在第13I圖中，除去螢幕氧化層234，生長一個厚度在0.01至0.1微米之間的柵極氧化層240，具體厚度取決於裝置的額定電壓。在柵極溝道232中設置柵極多晶矽層245。柵極多晶矽層245最好是用原位N+摻雜的方法；如果沒有使用原位摻雜，那麼就通過離子植入或擴散摻雜多晶矽層245。從溝道柵極245周圍的頂面開始，對柵極多晶矽層245進行背部刻蝕。
在第13J圖中，可以使用本體掩膜（圖中沒有表示出），本體植入劑量在3E12至1E14之間的硼，然後在1000至1500攝氏度下進行本體驅動，在溝道柵極245周圍的外延層230中，形成P-本體區250。本體植入可以和本體區之間形成良好的接觸，還可以確保金屬氧化物半導體場效應管溝道區始終位於柵極側壁植入235-S上方。第13K圖表示進行源極摻雜植入。源極植入掩膜（圖中沒有表示出）可以用於保護此位置形成P-本體接觸。用砷離子等源極摻雜離子在能量約為70KeV、劑量約為4E15、零度傾斜角時進行源極植入，然後在800至950攝氏度下，進行源極退火操作，以便擴散源極區255。在第13L圖中，通過低溫氧化物設置（LTO）形成的介質層260和含有硼酸的矽玻璃（BPSG）層260形成在頂面上，然後進行含有硼酸的矽玻璃流水作業。使用接觸掩膜（圖中沒有表示出），進行氧化刻蝕，通過含有硼酸的矽玻璃層260刻蝕出接觸開口。P+本體接觸植入是可選的，然後在本體接觸植入後回流。在第13M圖中，設置勢壘金屬，覆蓋在帶有勢壘金屬層265的頂面，然後設置厚金屬，形成源極金屬層270。金屬掩膜（圖中沒有表示出）用於刻蝕源極金屬260和柵極金屬（圖中沒有表示出）並形成圖案。設置介質層使裝置表面鈍化，鈍化層的圖案用於形成結合區開口（圖中沒有表示出），整個過程就完成了，並且完成了最終的合鑄。為了簡便，這些標準的製作過程就不在此詳述了。在第13N圖中，通過背部研磨，從襯底底面，除去襯底205的低摻雜部分，然後形成背部金屬層210，以便當摻雜濃度較高時，接觸漏極區220。可以通過在晶片背面直接設置TiNiAg層形成背部金屬層210。背部研磨過程的厚度控制可達幾微米甚至是1微米，能夠進行可靠的背部接觸，形成漏極電極層210，以便接觸N+漏極接觸區220。
儘管本發明已經提出了現有的較佳實施例，但這些公開內容並不應成為局限。本領域的技術人員，閱讀上述說明之後，必定可以掌握其他各種變化和修正。例如，儘管上述實施例使用的是n-溝道裝置，但是通過改變半導體區域的導電類型，就可以將本發明應用於p-溝道裝置。因此，所附的申請專利範圍書涵蓋的全部變化和修正都屬於本發明的保護範圍和真實意圖。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。

100‧‧‧金屬氧化物半導體場效應管裝置
105‧‧‧襯底
110‧‧‧金屬漏極電極
120‧‧‧N＋摻雜底部區域
121‧‧‧N＋底部襯底
125‧‧‧頂部部分、N襯底區、n-型漂流區
126‧‧‧N－型頂部襯底層
130‧‧‧深溝道、外延層
135-S‧‧‧N型摻雜植入區
135-B‧‧‧N型摻雜植入區
140‧‧‧柵極氧化物層
144‧‧‧柵極－遮罩摻雜區
145‧‧‧溝道柵極
145－TB、144－TB‧‧‧凸出部
150‧‧‧本體區
155‧‧‧源極區
160‧‧‧絕緣層
165‧‧‧金屬阻擋層
170‧‧‧源極接屬金屬
205‧‧‧襯底
210‧‧‧背部金屬層、漏極電極層
212‧‧‧硬掩膜氧化層
214‧‧‧深溝道
215‧‧‧氧化層
220‧‧‧漏極區、N+漏極接觸區
225‧‧‧N-摻雜區、N-摻雜立柱
228‧‧‧硬掩膜層
230‧‧‧P-外延層
232‧‧‧柵極溝道
234‧‧‧薄螢幕層
235-S‧‧‧側壁
235-B‧‧‧底面摻雜區
240‧‧‧柵極氧化層
244‧‧‧P-摻雜區
245‧‧‧柵極多晶矽層
250‧‧‧P-本體區
255‧‧‧源極區
260‧‧‧介質層、矽玻璃層
270‧‧‧源極金屬層

第1A圖至第1B圖表示通過傳統方法製作的傳統垂直功率裝置結構的橫截面視圖；
第1C－1圖至第1C－3圖表示在沒有與柵極和柵極溝道校準的大塊外延層中形成的浮島的橫截面視圖；
第1D圖表示在連接溝道的柵極溝道下方的摻雜區的橫截面視圖；
第2圖至第8圖為對應本發明的不同實施例，帶有超級結結構的高壓功率裝置的橫截面視圖；
第9圖至第12圖表示用於排列溝道遮罩摻雜區的各種不同佈局結構的俯視圖；
第13A圖至第13N圖表示本發明用於製作高壓功率裝置的加工工序的橫截面視圖，這種高壓功率裝置類似於第3圖所示，帶有超級結結構以及自校準的溝道遮罩摻雜區。

100‧‧‧金屬氧化物半導體場效應管裝置

110‧‧‧金屬漏極電極

120‧‧‧N+摻雜底部區域

125‧‧‧頂部部分、N襯底區、n-型漂流區

130‧‧‧深溝道、外延層

135-S‧‧‧N型摻雜植入區

135-B‧‧‧N型摻雜植入區

140‧‧‧柵極氧化物層

144‧‧‧柵極-遮罩摻雜區

145‧‧‧溝道柵極

150‧‧‧本體區

155‧‧‧源極區

160‧‧‧絕緣層

165‧‧‧金屬阻擋層

170‧‧‧源極接屬金屬

Claims (29)

1. 一種半導體功率裝置，其特徵在於，包括：
   一個含有多個深溝道的半導體襯底；
   一個填充在所述的深溝道中的外延層，此外延層包括一個同時生長的頂部外延層，覆蓋所述深溝道頂面上的區域，以及所述的半導體襯底，其中外延層的導電類型與半導體襯底相反；
   多個溝道金屬氧化物半導體場效應管單元，設置在所述的頂部外延層中，頂部外延層作為本體區，半導體襯底作為漏極區，通過深溝道中的外延層和旁邊的半導體襯底中的區域之間的電荷平衡，獲得超級結效應；以及
   每個所述的多個溝道金屬氧化物半導體場效應管單元還包括一個溝道柵極和一個設置在其下方並與每個溝道金屬氧化物半導體場效應管單元的溝道柵極基本校準的柵極遮罩摻雜區，以便在電壓擊穿時，遮罩溝道柵極，其中柵極遮罩摻雜區的導電類型與襯底相反。
2. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
   所述柵極遮罩摻雜區設置在距溝道柵極的底面一定距離的地方，並不接觸所述的溝道柵極。
3. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，還包括：
   所述設置在每個溝道柵極下方，用導電類型與襯底相同的摻雜物植入的柵極底部摻雜區，其位於柵極遮罩摻雜區上方。
4. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
   所述溝道柵極位於頂部外延層內，深溝道之間。
5. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
   每個所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，都延伸穿入所述的頂部外延層，柵極溝道的深度小於或等於所述的頂部外延層的厚度。
6. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
   所述每個溝道柵極都延伸並穿透所述的頂部外延層，進入所述的半導體襯底的頂部。
7. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
   所述的溝道柵極還包括圍繞所述的溝道柵極側壁的柵極側壁摻雜區，以及在所述的溝道柵極下方的柵極底部摻雜區，其中柵極側壁摻雜區和柵極底部摻雜區的導電類型與半導體襯底的導電類型相同。
8. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
   所述的半導體襯底還包括圍繞所述的深溝道的區域，其有一水準摻雜濃度梯度，濃度從深溝道側壁緊鄰的區域開始逐漸減小。
9. 如申請專利範圍第2項所述的半導體功率裝置，其特徵在於，
   每個所述的金屬氧化物半導體場效應電晶體單元還包括圍繞所述的溝道柵極側壁的柵極側壁摻雜區，以及在所述的溝道柵極下方的柵極底部摻雜區，其中柵極側壁摻雜區和柵極底部摻雜區的導電類型與半導體襯底的導電類型相同。
10. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，還包括：
    圍繞所述的深溝道的底部位於所述的半導體襯底的底面附近的一個漏極接觸摻雜區。
11. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
    所述柵極遮罩摻雜區構成了浮島。
12. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
    所述柵極遮罩摻雜區電連接到金屬氧化物半導體場效應管單元的本體區上。
13. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
    所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，以及用所述的外延層填充的所述的深溝道，組成條紋的形式，所述的柵極遮罩摻雜區設置在所述的溝道柵極的條紋下方，作為浮動摻雜區。
14. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
    所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，組成帶有凸出部的條紋的形式，所述的凸出部朝著用所述的外延層填充的所述的深溝道方向延伸，以便將凸出部溝道柵極下方的所述的柵極遮罩摻雜區，通過填充在所述的深溝道中的所述的外延層，電連接到所述的電晶體單元的本體區上。
15. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
    所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，還以帶錯位凸出部的條紋的形式，所述的錯位凸出部在所述的溝道柵極的對邊上，交替朝著用所述的外延層填充的所述的深溝道延伸，以便將溝道柵極凸出部下方的所述的柵極遮罩摻雜區，通過填充在所述深溝道中的所述外延層，電連接至所述的電晶體單元的本體區。
16. 如申請專利範圍第1項所述的半導體功率裝置，其特徵在於，
    所述半導體襯底還包括一個重摻雜的底部襯底和一個生長在底部襯底上方的輕摻雜的頂部襯底，其中深溝道主要形成在頂部襯底中。
17. 如申請專利範圍第12項所述的半導體功率裝置，其特徵在於，
    所述深溝道延伸至底部襯底。
18. 如申請專利範圍第12項所述的半導體功率裝置，其特徵在於，
    所述深溝道延伸進所述的襯底的頂部，但並沒有觸及所述襯底的底部。
19. 一種半導體功率裝置，其特徵在於，包括：
    一個包含深溝道的半導體襯底；
    一個填充深溝道並覆蓋在半導體襯底頂面的單一外延層；以及多個形成在半導體表面上方的外延層頂部中的溝道金屬氧化物半導體場效應管單元，其中深溝道旁邊的的一部分半導體襯底，擔負著溝道金屬氧化物半導體場效應管單元的漂流層的作用，並且其中所述的溝道金屬氧化物半導體場效應管單元的溝道柵極，形成在深溝道之間的漂流區上方的一部分外延層中，並通過漂流區和深溝道中的外延層部分之間的電荷平衡，使半導體功率裝置獲得超級結效應；以及
    一個柵極遮罩摻雜區，設置在每個溝道柵極下方，並與每個溝道柵極基本校準，用於當每個溝道金屬氧化物半導體場效應管單元發生電壓擊穿時，遮罩溝道柵極。
20. 如申請專利範圍第19項所述的半導體功率裝置，其特徵在於，
    所述柵極遮罩摻雜區設置在距溝道柵極的底面有一定距離的位置上，並沒有接觸所述的溝道柵極。
21. 一種在半導體襯底上形成半導體功率裝置的方法，其特徵在於，包括：
    製備一個半導體襯底；
    在半導體襯底中開通數個深溝道，生長一個頂部外延層，用它填充所述的深溝道，覆蓋所述半導體襯底的頂面，其中深溝道中的一部分外延層和所述的頂部外延層，都作為單層同時生長，其中外延層的導電類型與半導體襯底的導電類型相反；以及
    在所述的頂部外延層中，通過開通多個柵極溝道，並在所述的柵極溝道下方植入多個柵極遮罩摻雜區，形成多個溝道金屬氧化物半導體場效應管單元，以便當所述的半導體功率裝置發生電壓擊穿時，遮罩所述的電晶體單元的溝道柵極，頂部外延層擔負本體區的作用，半導體襯底擔負漏極區的作用，其中通過深溝道中的一部分外延層和深溝道旁邊的一部分半導體襯底之間達到電荷平衡，獲得超級結效應。
22. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    通過深溝道的側壁，植入帶有第一導電類型的摻雜物，以便在所述的半導體襯底中所述的深溝道之間的區域中形成水準濃度梯度，並通過調整深溝道側壁植入，調節所述的半導體功率裝置的所述的裝置性能。
23. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，
    所述的在所述的柵極溝道下方，植入多個柵極遮罩摻雜區的步驟，還包括在距所述的柵極溝道底面下方一定距離處，植入所述的多個柵極遮罩摻雜區，其中所述的柵極遮罩摻雜區並沒有接觸所述的溝道柵極。
24. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    通過柵極溝道的底部，植入和襯底導電類型相同的摻雜區。
25. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    將和襯底導電類型相同的摻雜物植入到柵極溝道的側壁和底部。
26. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    所述的製備一個半導體襯底的步驟包括製備一個單層半導體襯底，並且其中所述的開通多個深溝道的步驟包括在單層半導體襯底中開通多個深溝道。
27. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    所述的製備一個半導體襯底的步驟還包括製備一個重摻雜的底部襯底，並在底部襯底上方生長一個頂部襯底層，其中頂部襯底層的導電類型與底部襯底相同。
28. 如申請專利範圍第26項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    對深溝道底部進行重摻雜，是為了在生長所述的外延層之前，形成漏極接觸區；並且
    對襯底進行背部研磨，使漏極接觸區裸露出來。
29. 如申請專利範圍第21項所述的在半導體襯底上形成半導體功率裝置的方法，其特徵在於，還包括：
    在形成所述的多個溝道金屬氧化物半導體場效應管單元的步驟之前，對外延層的頂面進行部分化學機械拋光，以使頂面平滑。