TWI511211B - 半導體裝置及形成順從的應力緩和緩衝層於大型陣列晶圓級晶片尺度封裝周圍之方法 - Google Patents

Description

半導體裝置及形成順從的應力緩和緩衝層於大型陣列晶圓級晶片尺度封裝周圍之方法

本發明大體上和半導體裝置有關，且更明確地說，和半導體裝置及形成順從的應力緩和緩衝層於大型陣列晶元級晶片尺度封裝周圍之方法有關。

在現代的電子產品中經常會發現半導體裝置。半導體裝置會有不同數量與密度的電組件。離散式半導體裝置通常含有一種類型的電組件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電組件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池、以及數位微鏡裝置(Digital Micro-mirror Device，DMD)。

半導體裝置會實施各式各樣的功能，例如，高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器以及辦公室設備中同樣會發現半導體裝置。

半導體裝置會利用半導體材料的電氣特性。半導體材料的原子結構會使得可藉由施加電場或基礎電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至該半導體材料之中，以便操縱及控制該半導體裝置的傳導性。

一半導體裝置會含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)會控制電流的流動。藉由改變摻雜程度以及施加電場或基礎電流，該電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該等被動式結構與主動式結構會被電連接以形成讓該半導體裝置實施高速計算及其它實用功能的電路。

半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個晶粒通常相同並且含有藉由電連接主動式組件和被動式組件而形成的電路。後端製造涉及從已完成的晶圓中切割個別的晶粒並且封裝該晶粒，用以提供結構性支撐及環境隔離。

半導體製造的其中一個目標便係生產較小的半導體裝置。較小的裝置通常會消耗較少電力，具有較高效能，並且能夠更有效地生產。此外，較小的半導體裝置還具有較小的覆蓋面積，這係較小的末端產品所需要的。藉由改善前端製程可以達成較小的晶粒尺寸，從而導致具有較小以及較高密度之主動式組件和被動式組件的晶粒。後端製程可以藉由改善電互連材料及封裝材料而導致具有較小覆蓋面積的半導體裝置封裝。

晶圓級晶片尺度封裝(WLCSP)與扇出晶圓級晶片尺度封裝(FO-WLCSP)通常含有大型陣列半導體晶粒，其會將訊號路徑從該晶粒的小間距焊墊處重新分佈至周圍扇出區域以便達到與外部裝置有更高功能性整合的目的。已知的係，大型陣列晶圓級晶片尺度封裝會有可靠度問題，明確地說，在溫度循環測試及落下衝擊測試期間會造成焊料接合失效。此外，大型陣列晶圓級晶片尺度封裝還有會因為大晶粒尺寸的關係而造成翹曲的傾向。

在大型陣列晶圓級晶片尺度封裝與扇出晶圓級晶片尺度封裝中都需要降低焊料接合失效。據此，於其中一實施例中，本發明係一種製造半導體裝置的方法，其包括下面步驟：形成一應力緩和緩衝層；提供一暫時性基板；固定一半導體晶粒至該暫時性基板；固定該應力緩和緩衝層至該暫時性基板於該半導體晶粒周圍；沉積一囊封劑於該半導體晶粒及應力緩和緩衝層之間；移除該暫時性基板；以及形成一互連結構在該半導體晶粒、囊封劑、以及應力緩和緩衝層的上方。該互連結構被電連接至該半導體晶粒。

於另一實施例中，本發明係一種製造半導體裝置的方法，其包括下面步驟：提供一暫時性基板；固定一半導體晶粒或組件至該暫時性基板；形成一應力緩和層於該暫時性基板的上方；沉積一囊封劑於該應力緩和層及半導體晶粒或組件的上方；移除該暫時性基板；以及形成一互連結構在該半導體晶粒或組件以及應力緩和層的上方。該互連結構被電連接至該半導體晶粒。

於另一實施例中，本發明係一種製造半導體裝置的方法，其包括下面步驟：提供一暫時性基板；固定一半導體晶粒或組件至該暫時性基板；固定一應力緩和緩衝層至該暫時性基板；以及沉積一囊封劑於該應力緩和緩衝層及半導體晶粒或組件之間。

於另一實施例中，本發明係一種半導體裝置，其包括一半導體晶粒或組件以及被設置在該半導體晶粒或組件周圍的應力緩和緩衝層。一囊封劑，其被設置在該應力緩和緩衝層及半導體晶粒或組件之間。一互連結構，其被形成在該半導體晶粒或組件及應力緩和緩衝層的上方。該互連結構被電連接至該半導體晶粒或組件。

下面的說明書中會參考圖式於一或多個實施例中來說明本發明，於該等圖式中，相同的符號代表相同或雷同的元件。雖然本文會以達成本發明目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及它們的等效範圍所定義的本發明的精神與範疇內可能併入的替代例、修正例以及等效例。

半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電組件和被動式電組件，它們會被電連接而形成功能性電路。主動式電組件(例如電晶體與二極體)能夠控制電流的流動。被動式電組件(例如電容器、電感器、電阻器、以及變壓器)會創造用以實施電路功能所需要的電壓和電流之間的關係。

被動式組件和主動式組件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該等製程步驟包含：摻雜、沉積、光微影術、蝕刻以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會修正主動式裝置中半導體材料的導電性，將該半導體材料轉換成絕緣體、導體，或是響應於電場或基礎電流來動態改變半導體材料傳導性。電晶體含有不同類型和不同摻雜程度的多個區域，它們會在必要時被排列成用以在施加一電場或基礎電流時讓該電晶體會提高或限制電流的流動。

主動式組件和被動式組件係由具有不同電氣特性的多層材料構成。該等層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程以及無電極電鍍製程。每一層通常都會被圖樣化，以便形成主動式組件的一部分、被動式組件的一部分或是組件之間的電連接線的一部分。

該等層能夠利用光微影術來圖樣化，其涉及在要被圖樣化的層的上方沉積光敏材料，舉例來說，光阻。一圖樣會利用光從一光罩處被轉印至該光阻。該光阻圖樣中受到光作用的部分會利用溶劑移除，從而露出下方層之中要被圖樣化的部分。該光阻中的剩餘部分會被移除，從而留下一已圖樣化層。或者，某些類型的材料會利用無電極電鍍以及電解質電鍍之類的技術，藉由將該材料直接沉積至先前沉積及/或蝕刻製程所形成的區域或空隙(void)之中而被圖樣化。

在一既有圖樣的上方沉積一薄膜材料可能會擴大下方圖樣並且產生一不均勻平坦的表面。生產較小且更密集封裝的主動式組件和被動式組件需要用到均勻平坦的表面。平坦化作用可用來從晶圓的表面處移除材料，並且產生均勻平坦的表面。平坦化作用涉及利用一研磨墊來研磨晶圓的表面。有磨蝕作用的材料以及腐蝕性的化學藥劑會在研磨期間被加到晶圓的表面。化學藥劑的磨蝕性作用及腐蝕性作用所組成的組合式機械作用會移除任何不規律的拓樸形狀，從而產生均勻平坦的表面。

後端製造係指將已完成的晶圓裁切或切割成個別晶粒，並且接著封裝該晶粒，以達結構性支撐及環境隔離的效果。對切割晶粒而言，晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域形成刻痕並且折斷。該晶圓會利用雷射裁切工具或鋸片來進行切割。經過切割之後，個別晶粒便會被固定至包含接針或接觸觸墊的封裝基板，以便和其它系統組件進行互連。被形成在該半導體晶粒上方的接觸觸墊接著會被連接至該封裝裡面的接觸觸墊。該等電連接線可利用焊料凸塊、短柱凸塊、導電膏或是焊線來製成。一囊封劑或是其它模造材料會被沉積在該封裝的上方，用以提供物理性支撐和電隔離。接著，該已完成的封裝便會被插入一電氣系統之中並且讓其它系統組件可取用該半導體裝置的功能。

圖1圖解一電子裝置50，其具有一晶片載體基板或是印刷電路板(Printed Circuit Board，PCB)52，在其表面上固定著複數個半導體封裝。電子裝置50可能具有某一類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋目的，圖1中顯示不同類型的半導體封裝。

電子裝置50可能係一單機型系統，其會使用該等半導體封裝來實施一或多項電氣功能。或者，電子裝置50亦可能係一較大型系統中的一子組件。舉例來說，電子裝置50可能係一圖形卡、一網路介面卡或是能夠被插入在一電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、射頻電路、離散式裝置、或是其它半導體晶粒或電組件。

在圖1中，印刷電路板52提供一通用基板，用以結構性支撐及電互連被固定在該印刷電路板之上的半導體封裝。多條導體訊號線路54會利用下面製程被形成在印刷電路板52的一表面上方或是多層裡面：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程或是其它合宜的金屬沉積製程。訊號線路54會在該等半導體封裝、被固定的組件以及其它外部系統組件中的每一者之間提供電通訊。線路54還會提供連接至每一個該等半導體封裝的電力連接線及接地連接線。

於某些實施例中，一半導體裝置會有兩個封裝層。第一層封裝係一種用於以機械方式及電氣方式將該半導體晶粒附接至一中間載板的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載板附接至該印刷電路板。於其它實施例中，一半導體裝置可能僅有該第一層封裝，其中，該晶粒會以機械方式及電氣方式直接被固定至該印刷電路板。

為達解釋目的，圖中在印刷電路板52之上顯示數種類型的第一層封裝，其包含焊線封裝56以及覆晶58。除此之外，圖中還顯示被固定在印刷電路板52之上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載板(Bump Chip Carrier，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)70；以及方形扁平封裝72。端視系統需求而定，被配置成具有第一層封裝樣式和第二層封裝樣式之任何組合以及其它電子組件的各種半導體封裝的任何組合皆能夠被連接至印刷電路板52。於某些實施例中，電子裝置50包含單一附接半導體封裝；而其它實施例則要求多個互連封裝。藉由在單一基板上方組合一或多個半導體封裝，製造商便能夠將事先製成的組件併入電子裝置和系統之中。因為該等半導體封裝包含精密的功能，所以，電子裝置能夠使用較便宜的組件及有效率的製程來製造。所產生的裝置比較不可能失效而且製造價格較低廉，從而會降低消費者的成本。

圖2a至2c所示的係示範性半導體封裝。圖2a所示的係被固定在印刷電路板52之上的雙直列封裝64的進一步細節。半導體晶粒74包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、導體層以及介電層，並且會根據該晶粒的電氣設計來進行電互連。舉例來說，該電路可能包含被形成在半導體晶粒74之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路元件。接觸觸墊76係由一或多層的導體材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或是銀(Ag))製成，並且會被電連接至形成在半導體晶粒74裡面的電路元件。在雙直列封裝64的組裝期間，半導體晶粒74會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂)被黏著至一中間載板78。封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線80以及焊線82會在半導體晶粒74與印刷電路板52之間提供電互連。囊封劑84會被沉積在該封裝的上方，藉由防止濕氣和粒子進入該封裝並污染晶粒74或焊線82而達到環境保護的目的。

圖2b所示的係被固定在印刷電路板52之上的凸塊晶片載板62的進一步細節。半導體晶粒88會利用底層填充材料或環氧樹脂膠黏材料92被固定在載板90的上方。焊線94會在接觸觸墊96與98之間提供第一層封裝互連。模造化合物或囊封劑100會被沉積在半導體晶粒88和焊線94的上方，用以為該裝置提供物理性支撐以及電隔離效果。多個接觸觸墊102會利用合宜的金屬沉積製程(例如電解質電鍍或無電極電鍍)被形成在印刷電路板52的一表面上方用以防止氧化。接觸觸墊102會被電連接至印刷電路板52中的一或多條導體訊號線路54。多個凸塊104會被形成在凸塊晶片載板62的接觸觸墊98和印刷電路板52的接觸觸墊102之間。

在圖2c中，半導體晶粒58會利用一覆晶樣式的第一層封裝以面朝下的方式被固定至中間載板106。半導體晶粒58的主動區108含有類比電路或數位電路，該等類比電路或數位電路會被施行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、導體層以及介電層。舉例來說，該電路可能包含被形成在主動區108裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路元件。半導體晶粒58會經由多個凸塊110以電氣方式及機械方式被連接至載板106。

球柵陣列60會利用多個凸塊112，以球柵陣列樣式的第二層封裝被電氣性及機械性連接至印刷電路板52。半導體晶粒58會經由凸塊110、訊號線114以及凸塊112被電連接至印刷電路板52中的導體訊號線路54。一模造化合物或囊封劑116會被沉積在半導體晶粒58和載板106的上方，用以為該裝置提供物理性支撐以及電隔離效果。該覆晶半導體裝置會提供一條從半導體晶粒58上的主動式裝置至印刷電路板52上的傳導軌的短電傳導路徑，以便縮短訊號傳播距離、降低電容、並且改善整體電路效能。於另一實施例中，該半導體晶粒58會利用覆晶樣式的第一層封裝以機械方式及電氣方式直接被連接至印刷電路板52，而沒有中間載板106。

圖3a至3f所示的係，配合圖1及2a至2c，用以在一半導體晶粒周圍形成順從的應力緩和緩衝層的製程。在圖3a中，一基板或載板120含有暫時性或犧牲性基礎材料，例如，矽、聚合物、高分子合成物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或是其它合宜的低成本剛性材料或大型半導體材料，用以達到結構性支撐的目的。一非必要的介面層122可能會被形成在載板120的上方，成為一暫時性的焊接膜或是蝕刻阻止層。

多個半導體晶粒或組件124會被固定至介面層122，主動表面128上的接觸觸墊126會向下朝向載板120。主動表面128含有類比電路或數位電路，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、導體層以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面128裡面的一或多個電晶體、二極體以及其它電路元件，用以施行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、特定應用積體電路、記憶體或是其它訊號處理電路。半導體晶粒124可能還含有用於射頻訊號處理的整合被動元件(IPD)，例如，電感器、電容器以及電阻器。

在圖3b中，會利用模造製程將一順從的應力緩和緩衝層或區塊結構130事先形成為圓形或方形的補片或是矩形的條狀物。應力緩和緩衝層130含有順從材料，例如，聚合物、環氧樹脂、高分子材料、具有填充劑的環氧樹脂或是具有填充劑的環氧丙烯酸酯。或者，應力緩和緩衝層130可能係預先浸透(預浸法(prepreg))酚醛棉紙、環氧樹脂、樹脂、織狀玻璃纖(woven glass)、毛玻璃(matte glass)、聚酯以及其它強化纖維或織物之組合的聚四氟乙烯；有核心層的印刷電路板材料；或是其它阻尼材料。應力緩和緩衝層130會在被指定用於形成凸塊的位置132中(也就是，在已完成的扇出晶圓級晶片尺度封裝的邊緣或角落處)被固定至介面層122。

在圖3c中，一囊封劑或模造化合物136會利用焊膏印刷(paste printing)塗敷機、壓縮模造(compressive molding)塗敷機、轉印模造(transfer molding)塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、旋塗塗敷機或是其它合宜的塗敷機被沉積在應力緩和緩衝層130與半導體晶粒124之間以及被沉積在該半導體晶粒的上方直到與該應力緩和緩衝層齊平的水平處。應力緩和緩衝層130可能厚過半導體晶粒124，因此，囊封劑136會覆蓋該晶粒的背表面138。囊封劑136可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑136係非導體並且會為半導體裝置提供環境保護，避免受到外部元素與污染物破壞。

圖3d所示的係載板120上方的四個半導體晶粒124、應力緩和緩衝層130、以及囊封劑136所組成之群集的俯視圖。應力緩和緩衝層130會在該扇出晶圓級晶片尺度封裝的邊緣或角落處被固定至指定用於形成凸塊的位置132。

在圖3e中，暫時性載板120與非必要的介面層122會藉由下面方式被移除：化學性蝕刻、機械性剝離、化學機械研磨(CMP)、機械性研磨、熱烘烤、雷射掃描或是濕式剝除。一底邊增進互連結構140會被形成在半導體晶粒124、應力緩和緩衝層130以及囊封劑136的上方。該增進互連結構140包含一絕緣層或鈍化層142，其含有由下面所製成的一或多層：二氧化矽(SiO2)；氮化矽(Si3N4)；氮氧化矽(SiON)；五氧化二鉭(Ta2O5)；三氧化二鋁(Al2O3)；低溫(250℃)固化高分子光阻(例如，環苯丁烯(BCB)、聚苯并噁唑纖維(PBO)、以環氧樹脂為基礎的光敏高分子介電質)；或是具有雷同絕緣特性及結構性特性的其它材料。該絕緣層142係利用下面方法所形成：物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或是熱氧化。一部分的絕緣層142會藉由蝕刻製程被移除，用以露出半導體晶粒124的接觸觸墊126。

一導電層144會使用圖樣化與金屬沉積製程(例如物理氣相沉積、化學氣相沉積、濺鍍、電解質電鍍以及無電極電鍍)被形成在絕緣層142與接觸觸墊126的上方。導體層144可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層144的操作如同一重新分配層(RDL)。導體層144中的一部分會被電連接至半導體晶粒124的接觸觸墊126。導體層144中的其它部分可能為共電或者會被電隔離，端視該半導體裝置的設計及功能而定。

一絕緣層或鈍化層146會利用下面方法被形成在絕緣層142與導體層144的上方：物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或是熱氧化。該絕緣層146可能係由下面所製成的一或多層：SiO2；Si3N4；SiON；Ta2O5；Al2O3；低溫(250℃)固化高分子光阻(例如，環苯丁烯、聚苯并噁唑纖維或是以環氧樹脂為基礎的光敏高分子介電質)；或是具有雷同絕緣特性及結構性特性的其它材料。一部分的絕緣層146會藉由蝕刻製程被移除，用以露出導體層144。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在增進互連結構140的上方並且會被電連接至導體層144。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層144。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊148。於某些應用中，凸塊148會被二次回焊，以便改善和導體層144的電接觸效果。該等凸塊也能夠被壓縮焊接至導體層144。凸塊148代表能夠被形成在導體層144上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊或是其它電互連線。

圖3f所示的係四個半導體晶粒124、應力緩和緩衝層130、應力緩和緩衝層130、以及囊封劑136所組成之群集的俯視圖，接觸觸墊126會經由導體層144被電連接至凸塊148。

該最終的半導體封裝(其包含半導體晶粒124、囊封劑化合物136、應力緩和緩衝層130、以及互連結構140)會利用鋸片或雷射裁切裝置150沿著圖3e與3f中的直線被切割成個別的半導體裝置。圖4所示的係在經過切割之後的扇出晶圓級晶片尺度封裝151。半導體晶粒124會被電連接至底邊增進互連結構140與凸塊148。事先形成之順從的應力緩和緩衝層130會被設置在扇出晶圓級晶片尺度封裝151的邊緣、角落、以及其它封裝完整性關鍵區域周圍，以便藉由吸收熱機械應力而在溫度循環測試及可靠度的其它機械性撞擊或衝擊或是落下測試期間防止凸塊148失效。應力緩和緩衝層130具有低楊氏模數(也就是，小於囊封劑136)，良好的彈性與彈力特徵，而且熱膨脹係數(Coefficient of Thermal Expansion，CTE)等於或略小於該囊封劑。應力緩和緩衝層130還會在囊封製程期間用以降低晶粒偏移。

圖5a與5b所示的係部分或完全沿著該扇出晶圓級晶片尺度封裝的一側邊152延伸的事先形成之順從的應力緩和緩衝層130的剖視圖與俯視圖。

圖6所示的係和在圖3a至3f中所述之結構雷同的扇出晶圓級晶片尺度封裝154的實施例，其具有含有多層的事先形成之合成應力緩和緩衝層156。於其中一實施例中，合成應力緩和緩衝層156具有一順從的材料層158、矽層160、以及順從的材料層158。或者，合成應力緩和緩衝層156中的各層為金屬/順從材料/金屬或是矽/順從材料/矽。合成應力緩和緩衝層156會減少扇出晶圓級晶片尺度封裝154中的翹曲。藉由減少翹曲及熱膨脹係數誘發的應力，扇出晶圓級晶片尺度封裝154會的焊料接合失效會降低，尤其是在該半導體晶粒的周圍附近。

圖7所示的係和在圖3a至3f中所述之結構雷同的扇出晶圓級晶片尺度封裝162的實施例，在應力緩和緩衝層130與囊封劑136的上方固定著金屬加固物或層164。一膠黏層會被沉積在應力緩和緩衝層130的上方，用以固定加固物164。加固物164會減少扇出晶圓級晶片尺度封裝162中的翹曲。加固物164能夠作為散熱片，其具有一非必要的熱介面材料(Thermal Interface Material，TIM)166，用以從半導體晶粒124處進行散熱。當作散熱片時，加固物164可能係Al、Cu或是具有高導熱係數的其它材料。熱介面材料166有助於分佈與消散半導體晶粒124所產生的熱。加固物164亦可當作電磁干擾(ElectroMagnetic Interference，EMI)遮蔽層或射頻干擾(Radio Frequency Interference，RFI)遮蔽層。當作電磁干擾或射頻干擾遮蔽層時，加固物164可能係Cu；Al；鐵氧體或羰基鐵(carbonyl iron)；不鏽鋼；銀化鎳；低碳鋼；矽鐵鋼(silicon-iron steel)；金屬箔；環氧樹脂；導體樹脂；以及能夠阻隔或吸收電磁干擾、射頻干擾以及其它裝置間干擾的其它金屬與合成物。該遮蔽層亦可能係非金屬材料，例如，碳黑或鋁質薄片，用以降低電磁干擾效應與射頻干擾效應。加固物164會被接地，用以轉移電磁干擾訊號與射頻干擾訊號。

圖8所示的係和在圖3a至3f中所述之結構雷同的扇出晶圓級晶片尺度封裝170的實施例，事先形成之應力緩和緩衝層172含有被埋置在順從的應力緩和材料178裡面的電路層176。電路層176可能含有類比電路或數位電路，該等類比電路或數位電路會被施行為被形成在應力緩和材料178裡面的主動式裝置、被動式裝置、導體層以及介電層。

圖9a所示的係和在圖3a至3f中所述之結構雷同的扇出晶圓級晶片尺度封裝180的實施例，應力緩和緩衝層184會被製成比半導體晶粒124還薄。在沉積囊封劑136之前，一金屬加固物或層182會先被固定在應力緩和緩衝層184的上方。一膠黏層會被沉積在應力緩和緩衝層184的上方，以便固定加固物182。加固物182可能會被形成一完全包圍半導體晶粒124的視窗，如圖9b中所示。加固物182會減少扇出晶圓級晶片尺度封裝180中的翹曲。

圖10a至10c所示的係，配合圖1以及2a至2c，用以在半導體晶粒周圍形成一順從的應力緩和層的製程。接續圖3a中所述的結構，一順從的應力緩和層190會利用噴塗或網印在半導體晶粒124周圍被形成在介面層122的上方。應力緩和層190會在固定半導體晶粒124之前先被沉積。在應力緩和層190與半導體晶粒124之間可能會有間隙或者可能沒有任何間隙。倘若有間隙的話，一底層填充材料(例如，或環氧樹脂或高分子材料)便會被塗敷在晶粒邊緣的上方用以覆蓋該間隙，以便在囊封期間防止晶粒偏移。應力緩和層190可能係一順從材料，例如，聚合物；環氧樹脂；高分子材料；具有填充劑的環氧樹脂；具有填充劑的環氧丙烯酸酯；光敏光阻；或是具有高伸長性、低模數、以及平衡熱膨脹係數的其它順從材料。於其中一實施例中，應力緩和層190係一絕緣材料，例如，聚亞醯胺；聚苯并噁唑纖維；矽基彈性體；或是具有低熱膨脹係數(20ppm/℃甚至更低)及低模數(200MPa甚至更低)的其它雷同材料。應力緩和層190的厚度通常為15至100微米(μm)。

在圖10b中，一囊封劑或模造化合物192會利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、旋塗塗敷機或是其它合宜的塗敷機被沉積在應力緩和層190與半導體晶粒124的上方。囊封劑192可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑192係非導體並且會為半導體裝置提供環境保護，避免受到外部元素與污染物破壞。

在圖10c中，暫時性載板120與非必要的介面層122會藉由下面方式被移除：化學性蝕刻、機械性剝離、化學機械研磨、機械性研磨、熱烘烤、雷射掃描或是濕式剝除。一底邊增進互連結構194會被形成在半導體晶粒124以及應力緩和層190的上方。該增進互連結構194包含一絕緣層或鈍化層196，其含有由下面所製成的一或多層：SiO2；Si3N4；SiON；Ta2O5；Al2O3；或是具有雷同絕緣特性及結構性特性的其它材料。該絕緣層196係利用下面方法所形成：物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或是熱氧化。一部分的絕緣層196會藉由蝕刻製程被移除，用以露出半導體晶粒124的接觸觸墊126。

一導電層198會使用圖樣化與金屬沉積製程(例如物理氣相沉積、化學氣相沉積、濺鍍、電解質電鍍以及無電極電鍍)被形成在絕緣層196與接觸觸墊126的上方。導體層198可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層198的操作如同一重新分配層。導體層198中的一部分會被電連接至半導體晶粒124的接觸觸墊126。導體層198中的其它部分可能為共電或者會被電隔離，端視該半導體裝置的設計及功能而定。

一絕緣層或鈍化層200會利用下面方法被形成在絕緣層196與導體層198的上方：物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結或是熱氧化。該絕緣層200可能係由下面所製成的一或多層：SiO2；Si3N4；SiON；Ta2O5；Al2O3；或是具有雷同絕緣特性及結構性特性的其它材料。一部分的絕緣層200會藉由蝕刻製程被移除，用以露出導體層198。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在增進互連結構194的上方並且會被電連接至導體層198。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層198。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊202。於某些應用中，凸塊202會被二次回焊，以便改善和導體層198的電接觸效果。該等凸塊也能夠被壓縮焊接至導體層198。凸塊202代表能夠被形成在導體層198上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊、或是其它電互連線。

半導體晶粒124會利用鋸片或雷射裁切裝置204被切割成個別的半導體裝置。圖11a所示的係在切割之後的扇出晶圓級晶片尺度封裝206的剖視圖。圖11b所示的係半導體晶粒124與應力緩和層190的仰視圖，接觸觸墊126會經由導體層198被電連接至凸塊202。該順從的應力緩和層190會被設置在半導體晶粒124周圍，以便藉由吸收熱機械應力而在溫度循環測試及可靠度的其它機械性撞擊或衝擊或是落下測試期間防止凸塊202失效。應力緩和層190具有低楊氏模數(也就是，小於囊封劑192)，良好的彈性與彈力特徵，而且熱膨脹係數等於或略小於該囊封劑。應力緩和層190還會在囊封製程期間用以降低晶粒偏移。

雖然本文已經詳細解釋過本發明的一或多個實施例；不過，熟練的技術人士便會明白，可以對該些實施例進行修正與改變，其並不會脫離後面申請專利範圍中所提出的本發明的範疇。

50．．．電子裝置

52．．．印刷電路板(PCB)

54．．．線路

56．．．焊線封裝

58．．．半導體晶粒

60．．．球柵陣列(BGA)

62．．．凸塊晶片載板(BCC)

64．．．雙直列封裝(DIP)

66．．．平台格柵陣列(LGA)

68．．．多晶片模組(MCM)

70．．．方形扁平無導線封裝(QFN)

72．．．方形扁平封裝

74．．．半導體晶粒

76．．．接觸觸墊

78．．．中間載板

80．．．導體導線

82．．．焊線

84．．．囊封劑

88．．．半導體晶粒

90．．．載板

92．．．膠黏材料

94．．．焊線

96．．．接觸觸墊

98．．．接觸觸墊

100．．．模造化合物或囊封劑

102．．．接觸觸墊

104．．．凸塊

106．．．中間載板

108．．．主動區

110．．．凸塊

112．．．凸塊

114．．．訊號線

116．．．模造化合物或囊封劑

120．．．基板或載板

122．．．介面層

124．．．半導體晶粒或組件

126．．．接觸觸墊

128．．．主動表面

130．．．合成應力緩和緩衝層或區塊結構

132．．．位置

136．．．囊封劑或模造化合物

138．．．背表面

140．．．增進互連結構

142．．．絕緣層或鈍化層

144．．．導電層

146．．．絕緣層或鈍化層

148．．．球狀的丸體或凸塊

149．．．直線

150．．．鋸片或雷射裁切裝置

151．．．扇出晶圓級晶片尺度封裝

152．．．扇出晶圓級晶片尺度封裝的側邊

154．．．扇出晶圓級晶片尺度封裝

156．．．合成應力緩和緩衝層

158．．．順從材料

160．．．矽層

162．．．扇出晶圓級晶片尺度封裝

164．．．金屬加固物或層

166．．．熱介面材料(TIM)

170．．．扇出晶圓級晶片尺度封裝

172．．．應力緩和緩衝層

176．．．電路層

178．．．順從的應力緩和材料

180．．．扇出晶圓級晶片尺度封裝

182．．．金屬加固物或層

184．．．應力緩和緩衝層

190．．．應力緩和緩衝層

192．．．囊封劑或模造化合物

194．．．增進互連結構

196．．．絕緣層或鈍化層

198．．．導電層

200．．．絕緣層或鈍化層

202．．．球狀的丸體或凸塊

204．．．鋸片或雷射裁切裝置

206．．．扇出晶圓級晶片尺度封裝

圖1所示的係一印刷電路板，在其表面上固定著不同類型的封裝；

圖2a至2c所示的係被固定至該印刷電路板的代表性半導體封裝的進一步細節；

圖3a至3f所示的係用以在一半導體晶粒周圍形成一順從的應力緩和緩衝層的製程；

圖4所示的係於該半導體晶粒周圍具有該應力緩和緩衝層的扇出晶圓級晶片尺度封裝；

圖5a至5b所示的係部分或完全沿著該扇出晶圓級晶片尺度封裝的一側邊延伸的應力緩和緩衝層；

圖6所示的係一多層合成應力緩和緩衝層；

圖7所示的係一被固定在該應力緩和緩衝層與半導體晶粒上方的加固物；

圖8所示的係一被形成在該應力緩和緩衝層之中的電路層；

圖9a至9b所示的係一被形成在一比該半導體晶粒還薄的應力緩和緩衝層上方的加固物；

圖10a至10c所示的係在一半導體晶粒周圍形成一順從的應力緩和層的製程；以及

圖11a至11b所示的係於該半導體晶粒周圍具有該應力緩和層的扇出晶圓級晶片尺度封裝。

124．．．半導體晶粒或組件

126．．．接觸觸墊

128．．．主動表面

130．．．合成應力緩和緩衝層或區塊結構

136．．．囊封劑或模造化合物

140．．．增進互連結構

142．．．絕緣層或鈍化層

144．．．導電層

146．．．絕緣層或鈍化層

148．．．球狀的丸體或凸塊

151．．．扇出晶圓級晶片尺度封裝

Claims (15)

1. 一種製造半導體裝置的方法，其包括：提供一半導體晶粒或組件；預先形成一應力緩和層；設置該應力緩和於該半導體晶粒或是組件周圍並且與該半導體晶粒或組件分隔開；沉積一囊封劑於該半導體晶粒或是組件及應力緩和層的上方直到與該應力緩和層齊平的水平處，使得該應力緩和層垂直地延伸穿過該囊封劑；形成一互連結構於該半導體晶粒或組件以及應力緩和層的上方，該互連結構被電連接至該半導體晶粒或組件；以及經由該應力緩和層和囊封劑來單一化該半導體裝置，如此則該應力緩和層從該半導體裝置的一側表面而被曝露。
2. 如申請專利範圍第1項的方法，其進一步包含形成該應力緩和層在被指定用於形成凸塊的位置中。
3. 如申請專利範圍第1項的方法，其中，該應力緩和層包含一具有阻尼特性的多層合成材料與結構。
4. 如申請專利範圍第1項的方法，其中，形成該應力緩和層包含：形成一第一順從層；形成一矽層於該第一順從層上方；以及形成一第二順從層於該矽層上方。
5. 如申請專利範圍第1項的方法，其進一步包含形成一加固層於該應力緩和層與囊封劑的上方。
6. 如申請專利範圍第1項的方法，其進一步包含形成一電路於該應力緩和層裡面。
7. 一種半導體裝置，其包括：一半導體晶粒或組件；一應力緩和緩衝層，其被設置在該半導體裝置經設計以用來單一化的邊緣處而圍繞該半導體晶粒或組件；一囊封劑，其會被設置在該應力緩和緩衝層及半導體晶粒或組件之間；以及一互連結構，其會被形成在該半導體晶粒或組件及應力緩和緩衝層的上方，該互連結構會被電連接至該半導體晶粒或組件。
8. 如申請專利範圍第7項的半導體裝置，其進一步包含一被形成在該應力緩和緩衝層與囊封劑上方的加固層。
9. 如申請專利範圍第7項的半導體裝置，其中，該應力緩和緩衝層比半導體晶粒或組件還薄。
10. 如申請專利範圍第7項的半導體裝置，其進一步包含一位於該應力緩和緩衝層裡面的電路層。
11. 一種半導體裝置，其包含：一半導體晶粒；一應力緩和緩衝層，其被設置在該半導體晶粒或組件的周圍；以及一囊封劑，其被設置在該半導體晶粒或組件的周圍直 到與該應力緩和層齊平的水平處，使得該應力緩和層垂直地延伸穿過該囊封劑。
12. 如申請專利範圍第11項的半導體裝置，其進一步包含一互連結構，其被形成於該半導體晶粒或組件以及該應力緩和緩衝層的上方，該互連結構係耦合至該半導體晶粒。
13. 如申請專利範圍第11項的半導體裝置，其中，該應力緩和緩衝層包含多層合成材料。
14. 如申請專利範圍第11項的半導體裝置，其中，該應力緩和緩衝層被設置沿著該半導體晶粒或組件的一側或是在該半導體晶粒的角落。
15. 如申請專利範圍第11項的半導體裝置，其進一步包含一加固物層，其被形成於該應力緩和緩衝層和該囊封劑的上方。