TWI545702B - 半導體封裝件及其製法 - Google Patents

Description

半導體封裝件及其製法

本發明係有關一種半導體封裝件及其製法，詳而言之，係有關於一種可解決晶圓級半導體封裝晶粒偏移之封裝件及其製法。

隨著半導體技術的演進，半導體產品已開發出不同封裝產品型態，而為追求半導體封裝件之輕薄短小，因而發展出一種可提供較充足的表面區域以承載較多的輸入/輸出端(I/O)或銲球之晶圓級封裝(Wafer Level Chip Scale Package,WL-CSP)，且可於半導體晶片上形成線路重佈層，並利用重佈線(redistribution layer,RDL)技術重配晶片上的銲墊至所欲位置。

然而，於此種封裝件之製法中，為使加工步驟簡便且良率佳，半導體晶片常需藉由一膠體鑲嵌於承載件上。請參閱第1A至1D圖之習知晶圓級晶片尺寸封裝件之製法剖面示意圖。

如第1A圖所示之半導體封裝件之製法中，係於承載件上10黏貼熱發泡膠帶101，並於該熱發泡膠帶上之預定位置A上設置半導體晶片11，其中，該半導體晶片11具有複數電極墊110。

接著，如第1B圖所示，並以壓合機將加熱後的壓合膠膜12壓合於承載件10及熱發泡膠帶101上，並包覆該半導體晶片11。

如第1C圖所示移除該承載件10及熱發泡膠帶101，以外露出半導體晶片11及壓合膠膜12。

並如第1D圖所示，將具有介電層151、線路層152及保護膜153之線路重佈結構15形成於該半導體晶片11及壓合膠膜12之上，並利用該線路重佈結構15上之導電盲孔150電性連接該電極墊110及線路層152。然而，如第1D圖左所示，壓合機壓合加熱後的壓合膠膜12會產生流動性，衝擊半導體晶片11使其位移並且偏移量超出原預定位置A，進而使該導電盲孔150無法有效電性連接該電極墊110及線路層152，造成產品良率下降。

因此，提供一種能提升對位精準度，進而確保導電盲孔與電極墊間之電性連接品質，並減少製程成本之半導體封裝件及製法，實為業界待解之重要課題。

鑒於上述習知技術之缺失，本發明提供一種半導體封裝件，係包括：封裝膠體，係具有相對之頂面及底面；至少一半導體晶片，係嵌埋於該封裝膠體內，該半導體晶片具有相對之作用面、非作用面及與該作用面與非作用面連接之側面，且該半導體晶片之作用面外露出該封裝膠體之底面，其中，該半導體晶片之作用面上復具有複數電極墊；定位件，係形成於該封裝膠體之部分底面上，包覆凸伸出該封裝膠體之底面之該半導體晶片之側面，並外露出該半導體晶片之作用面；以及線路增層結構，係形成於該半導體晶片之作用面及封裝膠體底面上之定位件上。

本發明復提供一種半導體封裝件之製法，係包括：提供一表面上設有至少一半導體晶片之承載件，其中，該半導體晶片具有相對之作用面、非作用面及與該作用面與非作用面連接之側面，且該半導體晶片之作用面係藉由軟質層貼附於該承載件上；於該半導體晶片之作用面端與承載件之交界處形成定位件，以包覆該半導體晶片之部分側面；於該定位件及該半導體晶片上形成封裝膠體，以使該半導體晶片嵌埋於該封裝膠體中，其中，該封裝膠體具有相對之頂面和與該軟質層同側之底面；移除該承載件與軟質層，俾外露出該半導體晶片之作用面與封裝膠體底面上之定位件；以及於該半導體晶片之作用面與定位件上形成線路增層結構。

相較於習知技術，由於本發明之半導體封裝件之製法，係藉由定位件包裹住半導體晶片後再進行熱壓合，因此該定位件可限制半導體晶片的偏移，以提升後續製程之對位精準度。

前述半導體封裝件之製法中，於移除該承載件與軟質層之前，復包括於該封裝膠體之頂面設置支撐層，俾使該封裝膠體夾置於該支撐層與定位件之間，藉以防止封裝件翹曲之發生。

以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同 的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「頂」、「底」、「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本創作可實施之範疇。

請參閱第2A至第2F’圖，將詳細說明本發明之半導體封裝件之製法之一實施例之剖面示意圖。

請參閱第2A圖，提供一表面上設有至少一半導體晶片21之承載件20，其中，該半導體晶片21具有相對之作用面21b、非作用面21a，且該半導體晶片21之作用面21b係藉由軟質層201貼附於該承載件20上。本實施例中，係整面地形成該軟質層201，該軟質層201可為離型膜或膠帶。此外，該半導體晶片21之作用面21b上，復具有複數電極墊210。該承載件20之材料係包括銅，但不限於鐵或矽等不同材質。

請參閱第2B圖，於該半導體晶片21表面及軟質層201上形成定位件22。該定位件22之材料可為一般常見之低溫光阻，其包括，但不限於聚醯亞胺或環氧樹脂之聚合物，更佳係選自環氧樹脂或苯并環丁烯聚合物benzocyclobutene polymer)。此外，該定位件22能以噴塗方式將前述低溫光阻塗佈於該半導體晶片21之非作用面21a、全部側面21c及軟質層201上，並於90℃低溫軟烤使之硬化，俾形成該定位件。此步驟僅需以90℃低溫軟烤，低於習知封裝技術所使用之膠帶熱發泡之溫度130℃，因此不僅不影響原製程之作業性，更能提升產品良率。

請參閱第2B’圖，於一具體實施例中該軟質層201係整面地覆蓋於承載件20之表面，且該定位件22以噴塗方式將如前所述之低溫光阻形成於整面軟質層201上，並包覆該軟質層201與半導體晶片21交界處之部份側面21c，亦即，該承載件表面上未設有該半導體晶片的部份係形成有該定位件，並於90℃低溫軟烤使之硬化，俾形成該定位件。

請參閱第2B”圖，於另一具體實施例中該定位件22以噴塗方式將如前所述之低溫光阻形成於該半導體晶片21與軟質層201交界處之部分側面21c上，且覆蓋於與該半導體晶片21交界處之部分軟質層201上，並外露出未設置該半導體晶片21之部分軟質層201，並於90℃低溫軟烤使之硬化，俾形成該定位件。

請參閱第2C圖，係接續2B圖之製程，於該定位件22 及該半導體晶片21上形成封裝膠體23，以使該半導體晶片21嵌埋於該封裝膠體23中，其中，該封裝膠體23具有相對之頂面23a和與該軟質層201同側之底面23b。該封裝膠體23之材料可包括，但不限於Ajinomoto Build-up Film(ABF)、聚醯亞胺(Polyimide,PI)或矽氧樹脂(polymerized siloxanes,silicone)，又矽氧樹脂亦稱為矽酮(polysiloxanes)、氧化矽、環氧化物、苯并環丁烯(benzocyclobutenes,BCB)或有機介電層材(SiLK TM)。

於第2D圖所示之另一實施例中，復於該封裝膠體23之頂面23a設置支撐層24，以令該封裝膠體23夾置於該支撐層24與定位件22之間。該支撐層為矽、玻璃、絕緣層矽晶(semiconductor-on-insulator，SOI)、砷化鍺(GaAs)、或砷化銦(InAs)、水晶或藍寶石。於此態樣中，可增加封裝件整體之穩定性，俾防止封裝件翹曲。

請參閱第2E圖，係接續第2D圖所示之另一實施例，並以機械方式及/或化學物質，移除該承載件20與軟質層201，以外露出該半導體晶片21之作用面21b與封裝膠體底面23b上之定位件22。

請參閱第2E’圖，係接續著第2C圖之步驟，並移除該承載件20與軟質層201，俾外露出該半導體晶片21之作用面21b與封裝膠體底面23b上之定位件22。

請參閱第2F圖，於該半導體晶片21之作用面21b與定位件22上形成線路增層結構25。

請參閱第2F’圖，係顯示移除支撐層24或未形成支撐 層24的態樣。於該半導體晶片21之作用面21b與定位件22上形成線路增層結構25。詳言之，於第2F圖及第2F’圖所形成之線路增層結構25，其具有至少一介電層251、形成於該介電層251上之增層線路252、形成於該增層線路上之防焊層253，且該防焊層253外露出該增層線路252之電性連接墊253a以及形成於該介電層251中之導電盲孔250，該導電盲孔250電性連接該增層線路252與電極墊210。該介電層之材料可為氧化物、氮化物、未摻雜的矽玻璃(undoped silicon glass,USG)、氟化矽玻璃或低介電常數材料。

如第3圖所示，於該線路增層結構25之電性連接墊253a上，形成如銲錫凸塊之導電元件26。

接著，進行切單製程即可得到本發明之半導體封裝件，其中，單一半導體封裝件可具有至少一半導體晶片21。

另請參閱第3及4圖，其係為本發明之半導體封裝件之應用實施例之剖面示意圖。

如第3至3”圖所示，本發明係提供一種半導體封裝件3，係包括：封裝膠體23，係具有相對之頂面23a及底面23b；支撐層24，係設於該封裝膠體23之頂面23a上。；至少一半導體晶片21，係嵌埋於該封裝膠體23內，該半導體晶片21具有相對之作用面21b與非作用面21a，其中，該作用面21b上具有複數電極墊210，且該半導體晶片21之作用面21b外露出該封裝膠體23之底面23b；定位件22，係形成於該半導體晶片21與封裝膠體23之間， 且延伸覆蓋於該封裝膠體23之底面23b上；以及線路增層結構25，係形成於該半導體晶片21之作用面21b及封裝膠體底面上之定位件22上，其中，該線路增層結構25包括：至少一介電層251、形成於該介電層上之增層線路252、形成於該增層線路上之防焊層253，其中，該防焊層253外露出該增層線路252之電性連接墊253a、形成於該介電層251中之導電盲孔250以電性連接該增層線路252和電極墊210。如第3’圖所示，該定位件係形成於該封裝膠體23之整個底面23b上。如第3”圖所示，該定位件22係形成於該封裝膠體23之部分底面23b上，包覆凸伸出該封裝膠體23之底面23b之該半導體晶片21之側面21c。此外，如第3”圖所示，該線路增層結構25復形成於該封裝膠體23底面23b上。

於第4至4”圖之具體實施例中，本發明半導體封裝件4，如第4’圖所示，該定位件22係形成於該封裝膠體23之整個底面23b上。如第4”圖所示，該定位件22係形成於該封裝膠體23之部分底面23b上，包覆凸伸出該封裝膠體23之底面23b之該半導體晶片21之側面21c。此外，如第4”圖所示，該線路增層結構25復形成於該封裝膠體23底面23b上。

於本發明之半導體封裝件中能使用的導電材料包括，但不限於：銅、鋁、鎢、銀或其組成。

另請參閱第5及6圖，其係為本發明之半導體封裝件之應用實施例之部分俯視圖。

於第5圖之具體實施例中，該定位件22係形成於整個底面上，僅外露出該半導體晶片21。

第6圖為本發明之半導體封裝件之另一實施例部分俯視圖。如第6圖所示，該定位件22僅形成於該半導體晶片21與承載件20之交界處，由此可知，使用該定位件22亦能有效固定該半導體晶片21，使其於後續製程中，不會有偏移的現象產生。

綜上所述，本發明之半導體封裝件及其製法，係於形成該封裝膠體前，塗佈一層聚合物，並烘烤使其硬化形成定位件，藉此將設於該承載件及軟質層上之半導體晶片固定，以改善習知製程中使用之熱發泡膠帶於熱壓合時造成之半導體晶片偏移，俾提升提升後續製程之對位精準度，進而使產品良率增加。本發明復提供另一種半導體封裝件及其製法，係於該封裝膠體之頂面設置支撐層，俾使該封裝膠體夾置於該支撐層與定位件之間，能有效防止封裝件翹曲之發生。

上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

10、20‧‧‧承載件

101‧‧‧熱發泡膠帶

11、21‧‧‧半導體晶片

110、210‧‧‧電極墊

12‧‧‧壓合膠膜

15‧‧‧線路重佈結構

150、250‧‧‧導電盲孔

151、251‧‧‧介電層

152‧‧‧線路層

153‧‧‧保護膜

A‧‧‧預定位置

201‧‧‧軟質層

21a‧‧‧非作用面

21b‧‧‧作用面

21c‧‧‧側面

22‧‧‧定位件

23‧‧‧封裝膠體

23a‧‧‧頂面

23b‧‧‧底面

24‧‧‧支撐層

25‧‧‧線路增層結構

252‧‧‧增層線路

253‧‧‧防焊層

253a‧‧‧電性連接墊

26‧‧‧導電元件

3、4‧‧‧半導體封裝件

第1A至1D圖為習知晶圓級晶片尺寸封裝件之製法剖面示意圖； 第2A至2F’圖為本發明之半導體封裝件之製法剖面示意圖，其中，第2B’及2B”圖係顯示本發明之另一製法剖面示意圖，第2E’及2F’圖係顯示封裝膠體頂面上未設有支撐層之製法；第3至3”圖為本發明之半導體封裝件之一實施例之剖面示意圖，其中，第3’圖係顯示定位件形成於封裝膠體之整個底面上之實施例剖面示意圖，第3”圖係顯示定位件僅形成於半導體晶片之作用面端與承載件之交界處之實施例剖面示意圖；第4圖為本發明之半導體封裝件之另一實施例之剖面示意圖，其中，第4’圖係顯示定位件形成於封裝膠體之整個底面上之實施例剖面示意圖，第4”圖係顯示定位件僅形成於半導體晶片之作用面端與承載件之交界處之實施例剖面示意圖；第5圖為本發明之半導體封裝件之實施例之部分俯視圖；以及第6圖為本發明之半導體封裝件之另一實施例部分俯視圖。

21‧‧‧半導體晶片

210‧‧‧電極墊

21a‧‧‧非作用面

21b‧‧‧作用面

21c‧‧‧側面

22‧‧‧定位件

23‧‧‧封裝膠體

23a‧‧‧頂面

25‧‧‧線路增層結構

250‧‧‧導電盲孔

251‧‧‧介電層

252‧‧‧增層線路

253‧‧‧防焊層

253a‧‧‧電性連接墊

Claims (18)

1. 一種半導體封裝件，係包括：封裝膠體，係具有相對之頂面及底面；至少一半導體晶片，係嵌埋於該封裝膠體內，該半導體晶片具有相對之作用面、非作用面及與該作用面與非作用面連接之側面，且該半導體晶片之作用面端凸伸出該封裝膠體之底面，其中，該半導體晶片之作用面上復具有複數電極墊；定位件，係形成於該封裝膠體之部分底面上，包覆凸伸出該封裝膠體底面之該半導體晶片之側面，並外露出該半導體晶片之作用面，且該定位件未接觸該半導體晶片之作用面與非作用面；支撐層，係設於該封裝膠體頂面上；以及線路增層結構，係形成於該半導體晶片之作用面及封裝膠體底面上之定位件上。
2. 如申請專利範圍第1項所述之半導體封裝件，其中，該定位件係形成於該封裝膠體之整個底面上。
3. 如申請專利範圍第1項所述之半導體封裝件，其中，該線路增層結構具有至少一介電層、形成於該介電層上之增層線路、形成於該增層線路上之防焊層以及形成於該介電層中之導電盲孔以電性連接該增層線路和該電極墊。
4. 如申請專利範圍第1項所述之半導體封裝件，其中，該線路增層結構復形成於該封裝膠體底面上。
5. 如申請專利範圍第1項所述之半導體封裝件，其中，該線路增層結構復具有外露之電性連接墊。
6. 如申請專利範圍第5項所述之半導體封裝件，復包括導電凸塊，係形成於該電性連接墊上。
7. 如申請專利範圍第1項所述之半導體封裝件，其中，該支撐層係為矽、玻璃、砷化鍺、砷化銦、水晶、藍寶石或絕緣層矽晶(semiconductor-on-insulator,SOI)。
8. 如申請專利範圍第1項所述之半導體封裝件，其中，該定位件之材料係聚合物。
9. 如申請專利範圍第8項所述之半導體封裝件，其中，該聚合物為聚醯亞胺、環氧樹脂或苯并環丁烯聚合物benzocyclobutene polymer)。
10. 如申請專利範圍第1項所述之半導體封裝件，其中，該封裝膠體之材料為Ajinomoto Build-up Film(ABF)、聚醯亞胺、矽氧樹脂、氧化矽、環氧化物或苯并環丁烯(benzocyclobutenes,BCB)。
11. 一種半導體封裝件之製法，係包括：提供一表面上設有至少一半導體晶片之承載件，其中，該半導體晶片具有相對之作用面、非作用面及與該作用面與非作用面連接之側面，且該半導體晶片之作用面係藉由軟質層貼附於該承載件上；形成定位件於該半導體晶片之作用面端與承載件之交界處，以包覆該半導體晶片之部分側面； 形成封裝膠體於該定位件及該半導體晶片上，以使該半導體晶片嵌埋於該封裝膠體中，其中，該封裝膠體具有相對之頂面和與該軟質層同側之底面；移除該承載件與軟質層，俾外露出該半導體晶片之作用面與封裝膠體底面上之定位件；以及形成線路增層結構於該半導體晶片之作用面與定位件上。
12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該定位件復形成於該半導體晶片之非作用面及全部側面上。
13. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該承載件表面上未設有該半導體晶片的部份係形成有該定位件。
14. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該線路增層結構復形成於該封裝膠體底面上。
15. 如申請專利範圍第11項所述之半導體封裝件之製法，復包括於形成該封裝膠體前，烘烤該定位件。
16. 如申請專利範圍第11項所述之半導體封裝件之製法，復包括於移除該承載件與軟質層之前，於該封裝膠體之頂面設置支撐層，以令該封裝膠體夾置於該支撐層與定位件之間。
17. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該半導體晶片之作用面上復具有複數電極墊，且該線路增層結構具有至少一介電層、形成於該介電 層上之增層線路、形成於該增層線路上之防焊層以及形成於該介電層中之導電盲孔以電性連接該增層線路和電極墊。
18. 如申請專利範圍第17項所述之半導體封裝件之製法，其中，該線路增層結構復具有外露之電性連接墊，且該製法復包括於該電性連接墊上形成導電元件。