TWI504091B

TWI504091B - 靜電放電保護裝置

Info

Publication number: TWI504091B
Application number: TW103116091A
Authority: TW
Inventors: Chieh Wei He
Original assignee: Macronix Int Co Ltd
Priority date: 2014-05-06
Filing date: 2014-05-06
Publication date: 2015-10-11
Also published as: TW201543780A

Description

靜電放電保護裝置

本發明是有關於一種靜電放電保護裝置，且特別是有關於一種具有低通濾波器的靜電放電保護裝置。

靜電放電(electrostatic discharge，ESD)是影響積體電路之可靠度(reliability)的主要因子，故積體電路中都會加入靜電放電保護裝置的設計。此外，隨著半導體製程技術進步至深次微米(deep sub-micron)的尺寸，現有積體電路的電子產品在量產前往往必須通過元件層級(component-level)與系統層級(system-level)的ESD測試。其中，當積體電路完成封裝時，會先進行元件層級的ESD測試。此外，當積體電路安裝在電子產品後，將進一步地進行系統層級的ESD測試。

在系統層級的ESD測試下，靜電放電能量會更加的強大。因此，現有的靜電放電保護裝置大多無法致使積體電路通過系統層級的ESD測試，進而降低積體電路的可靠度。

本發明提供一種靜電放電保護裝置，利用低通濾波器導引靜電訊號，以致使積體電路通過系統層級的ESD測試。

本發明的靜電放電保護裝置，包括保護電路、第一電阻與低通濾波器。保護電路包括第一元件與第二元件。其中，第一元件與第二元件相互串接在電源配線與接地配線之間，且第一元件與第二元件之間具有連接節點。低通濾波器、保護電路與第一電阻相互串接在輸入焊墊與內部電路之間。

基於上述，本發明的靜電放電保護裝置設有低通濾波器，並可透過低通濾波器將靜電訊號導引至接地配線。藉此，靜電放電保護裝置將可致使積體電路通過系統層級的ESD測試，進而提升積體電路的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例之靜電放電保護裝置的電路示意圖。參照圖1，靜電放電保護裝置100適用於一積體電路，且所述積體電路包括輸入焊墊101與內部電路102。其中，內部電路102可透過輸入焊墊101接收一輸入訊號，且內部電路102包括由PMOS電晶體M11與NMOS電晶體M12所組成的輸入緩衝器。此外，靜電放電保護裝置100用以避免來自輸入焊墊101的靜電訊號對內部電路102造成損害。

靜電放電保護裝置100包括保護電路110、電阻120與低通濾波器130。其中，低通濾波器130、保護電路110與電阻120相互串接在輸入焊墊101與內部電路102之間。此外，保護電路110包括第一元件111與第二元件112。其中，第一元件111與第二元件112相互串接在電源配線L11與接地配線L12之間，且第一元件111與第二元件112之間具有一連接節點N1。

在一實施例中，如圖1所示，第一元件111可例如是二極體D1，且第二元件112可例如是NMOS電晶體M1。此外，二極體D1的陰極電性連接電源配線L11，且二極體D1的陽極電性連接至連接節點N1。NMOS電晶體M1的汲極電性連接至連接節點N1，NMOS電晶體M1的閘極透過電阻R11電性連接至接地配線L12，且NMOS電晶體M1的源極電性連接至接地配線L12。

低通濾波器130具有輸入端IN1與輸出端OUT1。此外，低通濾波器130的輸入端IN1電性連接輸入焊墊101，且低通濾波器130的輸出端OUT1電性連接NMOS電晶體M1的汲極與電阻120的第一端。再者，電阻120的第二端電性連接內部電路102。在一實施例中，如圖1所示，低通濾波器130包括電阻R12與電容C1。其中，電阻R12電性連接在低通濾波器130的輸入端IN1與輸出端OUT1之間。電容C1的第一端電性連接低通濾波器130的輸出端OUT1，且電容C1的第二端電性連接至接地配線L12。

當內部電路102正常操作時，電源配線L11與接地配線L12分別用以傳送電源電壓VDD與接地電壓GND，且內部電路102可透過輸入焊墊101接收輸入訊號。另一方面，當靜電事件發生時，亦即當輸入焊墊101出現靜電訊號時，靜電訊號相當於一高頻訊號，因此低通濾波器130可用以濾除靜電訊號。除此之外，保護電路110中的第一元件111可提供導通至電源配線L11的放電路徑，且保護電路110中的第二元件112可提供導通至接地配線L12的放電路徑。因此，當靜電事件發生時，大量的靜電訊號可透過低通濾波器130導引至接地配線L12，且其餘的靜電訊號可透過保護電路110導引至電源配線L11或是接地配線L12。此外，電阻120可用以阻隔靜電訊號流入內部電路102。

如此一來，靜電放電保護裝置100可避免來自輸入焊墊101的靜電訊號對內部電路102造成損害。值得注意的是，當靜電事件發生時，低通濾波器130可將大量的靜電訊號導引至接地配線L12。因此，靜電放電保護裝置100可以承受符合系統層級之ESD測試標準的靜電訊號。換言之，在應用上，靜電放電保護裝置100將可致使積體電路通過系統層級的ESD測試，進而提升積體電路的可靠度。

舉例來說，圖2為依據本發明一實施例之靜電放電保護裝置在系統層級之ESD測試下的模擬示意圖。在圖2中，靜電放電保護裝置100所適用的積體電路更包括焊墊210。其中，輸入焊墊101與焊墊210分別用以接收輸入電壓VD21與VD22，且電感L21-L22與電阻R21-R22用以表示輸入電壓VD21與VD22的等效電路。此外，ESD產生器220用以產生符合系統層級之ESD測試標準的靜電訊號。例如，ESD產生器220可例如是產生符合IEC61000-4-2標準下的靜電訊號。

值得一提的是，積體電路是安裝在電子產品後才進行系統層級的ESD測試。此外，在實際的測試過程中，可透過靜電槍(ESD gun)對電子產品上的任何縫隙或是開口處進行放電測試，並可依據電子產品受影響的程度來評估電子產品的可靠度。相對地，在電路模擬上，圖2實施例是利用ESD產生器220與兩焊墊101與210之間的耦合效應來模擬實際的測試環境。

具體而言，輸入焊墊101與焊墊210之間可產生一寄生電容C2。當ESD產生器220產生靜電訊號時，焊墊210將接收到靜電訊號，且來自焊墊210的靜電訊號可透過寄生電容C2耦合至輸入焊墊101。此外，當靜電訊號出現在輸入焊墊101時，低通濾波器130中的電容C1相當於短路。藉此，大量的靜電訊號將可透過低通濾波器130導引至接地配線L12，且其餘的靜電訊號可透過保護電路110導引至電源配線L11或是接地配線L12。藉此，靜電放電保護裝置100將可致使積體電路通過系統層級的ESD測試，進而提升積體電路的可靠度。

值得一提的是，雖然圖1實施例列舉了保護電路110、電阻120與低通濾波器130的連接型態，但其並非用以限定本發明。本領域具有通常知識者可依據設計所需，以任意的排列組合將保護電路110、電阻120與低通濾波器130串接在輸入焊墊101與內部電路102之間。

舉例來說，圖3為依據本發明另一實施例之靜電放電保護裝置的電路示意圖。圖3所列舉的靜電放電保護裝置300與圖1所列舉的靜電放電保護裝置100相似。與圖1主要不同之處在於，圖3中的低通濾波器330是電性連接在保護電路110與電阻120之間。

具體而言，低通濾波器330的輸入端IN1電性連接NMOS電晶體M1的汲極與輸入焊墊101，且低通濾波器330的輸出端OUT1電性連接電阻120的第一端。此外，電阻120的第二端電性連接內部電路102。與圖1實施例相似地，當輸入焊墊101出現靜電訊號時，低通濾波器330可將大量的靜電訊號導引至接地配線L12，且其餘的靜電訊號可透過保護電路110導引至電源配線L11或是接地配線L12。藉此，靜電放電保護裝置300將可致使積體電路通過系統層級的ESD測試，進而提升積體電路的可靠度。

圖4為依據本發明又一實施例之靜電放電保護裝置的電路示意圖。圖4所列舉的靜電放電保護裝置400與圖1所列舉的靜電放電保護裝置100相似。與圖1主要不同之處在於，圖4中的電阻420是電性連接在輸入焊墊101與保護電路110之間，且圖4中的低通濾波器430是電性連接在保護電路110與內部電路102之間。

具體而言，電阻420的第一端電性連接輸入焊墊101。低通濾波器430的輸入端IN1電性連接電阻420的第二端與NMOS電晶體M1的汲極，且低通濾波器430的輸出端OUT1電性連接內部電路102。與圖1實施例相似地，當輸入焊墊101出現靜電訊號時，低通濾波器430可將大量的靜電訊號導引至接地配線L12，且其餘的靜電訊號可透過保護電路110導引至電源配線L11或是接地配線L12。藉此，靜電放電保護裝置400將可致使積體電路通過系統層級的ESD測試，進而提升積體電路的可靠度。

此外，雖然圖1實施例列舉了低通濾波器130的實施型態，但其並非用以限定本發明。舉例來說，在一實施例中，低通濾波器130包括一電容，且所述電容的第一端電性連接低通濾波器130的輸入端IN1與輸出端OUT1，且所述電容的第二端電性連接至接地配線L12。換言之，就圖1、3、4實施例而言，本領域具有通常知識者可依據設計所需，將低通濾波器130、330與430中的電阻R12移除，並僅利用電容C1來實現低通濾波器130、330與430。

再者，圖5為依據本發明再一實施例之靜電放電保護裝置的電路示意圖。圖5所列舉的靜電放電保護裝置500與圖1所列舉的靜電放電保護裝置100相似。與圖1主要不同之處在於，圖5中的低通濾波器530更包括齊納二極體ZD5。

具體而言，齊納二極體ZD5的陰極電性連接電阻R12的第一端，且齊納二極體ZD5的陽極電性連接至接地配線L12。藉此，當輸入焊墊101出現靜電訊號時，低通濾波器530除了可以利用電容C1將靜電訊號導引至接地配線L12以外，還可利用齊納二極體ZD5將靜電訊號導引至接地配線L12。換言之，低通濾波器530可以利用齊納二極體ZD5來增加用以導引靜電訊號的放電路徑，進而可以濾除更多的靜電訊號。除此之外，齊納二極體ZD5具有較低的崩潰電壓，因此可以加快靜電放電保護裝置500的反應速度。

值得一提的是，在另一實施例中，齊納二極體ZD5的陰極與陽極也可分別電性連接至電阻R12的第二端與接地配線L12，且此時的齊納二極體ZD5也可用以導引靜電訊號。此外，在圖5實施例的教示下，本領域具有通常知識者可依據設計所需，在低通濾波器330與430中分別設置一齊納二極體ZD5，以提升靜電放電保護裝置300與400的反應速度。

圖6為依據本發明另一實施例之靜電放電保護裝置的電路示意圖。圖6所列舉的靜電放電保護裝置600與圖1所列舉的靜電放電保護裝置100相似。與圖1主要不同之處在於，圖6中的靜電放電保護裝置600更包括齊納二極體ZD6。

具體而言，靜電放電保護裝置600所適用的積體電路更包括焊墊610。此外，齊納二極體ZD6的陰極電性連接焊墊610，且齊納二極體ZD6的陽極電性連接至接地配線L12。藉此，當焊墊610出現靜電訊號時，齊納二極體ZD6可先將靜電訊號導引至接地配線L12。如此一來，透過寄生電容C6耦合至輸入焊墊101的靜電訊號將可大幅地減少，進而可以更進一步地提升靜電放電保護裝置600的防護能力。換言之，在圖6實施例的教示下，本領域具有通常知識者可依據設計所需，針對積體電路中的焊墊設置相應的齊納二極體，以進一步地提升靜電放電保護裝置的防護能力。

綜上所述，本發明的靜電放電保護裝置設有低通濾波器。藉此，靜電放電保護裝置可透過低通濾波器將大量的靜電訊號導引至接地配線。因此，靜電放電保護裝置可以承受符合系統層級之ESD測試標準的靜電訊號。換言之，在應用上，靜電放電保護裝置可致使積體電路通過系統層級的ESD測試，進而提升積體電路的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、300、400、500、600‧‧‧靜電放電保護裝置
110‧‧‧保護電路
111‧‧‧第一元件
112‧‧‧第二元件
120、R11、R12、R21、R22、420‧‧‧電阻
130、330、430、530‧‧‧低通濾波器
IN1‧‧‧低通濾波器的輸入端
OUT1‧‧‧低通濾波器的輸出端
D1‧‧‧二極體
C1‧‧‧電容
M1、M12‧‧‧NMOS電晶體
M11‧‧‧PMOS電晶體
101‧‧‧輸入焊墊
102‧‧‧內部電路
N1‧‧‧連接節點
L11‧‧‧電源配線
L12‧‧‧接地配線
VDD‧‧‧電源電壓
GND‧‧‧接地電壓
210、610‧‧‧焊墊
220‧‧‧ESD產生器
VD21、VD22‧‧‧輸入電壓
L21、L22‧‧‧電感
C2、C6‧‧‧寄生電容
ZD5、ZD6‧‧‧齊納二極體

圖1為依據本發明一實施例之靜電放電保護裝置的電路示意圖。圖2為依據本發明一實施例之靜電放電保護裝置在系統層級之ESD測試下的模擬示意圖。圖3為依據本發明另一實施例之靜電放電保護裝置的電路示意圖。圖4為依據本發明又一實施例之靜電放電保護裝置的電路示意圖。圖5為依據本發明再一實施例之靜電放電保護裝置的電路示意圖。圖6為依據本發明另一實施例之靜電放電保護裝置的電路示意圖。

100‧‧‧靜電放電保護裝置

110‧‧‧保護電路

111‧‧‧第一元件

112‧‧‧第二元件

120、R11、R12‧‧‧電阻

130‧‧‧低通濾波器

IN1‧‧‧低通濾波器的輸入端

OUT1‧‧‧低通濾波器的輸出端

D1‧‧‧二極體

C1‧‧‧電容

M1、M12‧‧‧NMOS電晶體

M11‧‧‧PMOS電晶體

101‧‧‧輸入焊墊

102‧‧‧內部電路

N1‧‧‧連接節點

L11‧‧‧電源配線

L12‧‧‧接地配線

VDD‧‧‧電源電壓

GND‧‧‧接地電壓

Claims

一種靜電放電保護裝置，包括：一保護電路，包括一第一元件與一第二元件，其中該第一元件與該第二元件相互串接在一電源配線與一接地配線之間，該第一元件與該第二元件之間具有一連接節點，該第一元件為一二極體，該二極體電性連接在該電源配線與該連接節點之間，該第二元件為一NMOS電晶體，該NMOS電晶體的汲極電性連接該連接節點，該NMOS電晶體的閘極透過一第二電阻電性連接至該接地配線，該NMOS電晶體的源極電性連接至該接地配線；一第一電阻；以及一低通濾波器，其中該低通濾波器、該保護電路與該第一電阻相互串接在一輸入焊墊與一內部電路之間。
如申請專利範圍第1項所述的靜電放電保護裝置，其中該低通濾波器的輸入端電性連接該輸入焊墊，該低通濾波器的輸出端電性連接該NMOS電晶體的汲極與該第一電阻的第一端，該第一電阻的第二端電性連接該內部電路。
如申請專利範圍第1項所述的靜電放電保護裝置，其中該低通濾波器的輸入端電性連接該NMOS電晶體的汲極與該輸入焊墊，該低通濾波器的輸出端電性連接該第一電阻的第一端，該第一電阻的第二端電性連接該內部電路。
如申請專利範圍第1項所述的靜電放電保護裝置，其中該第一電阻的第一端電性連接該輸入焊墊，該低通濾波器的輸入端電性連接該第一電阻的第二端與該NMOS電晶體的汲極，且該低通濾波器的輸出端電性連接該內部電路。
如申請專利範圍第1項所述的靜電放電保護裝置，其中該低通濾波器具有一輸入端與一輸出端，且該低通濾波器包括：一第二電阻，電性連接在該低通濾波器的輸入端與輸出端之間；以及一電容，其第一端電性連接該低通濾波器的輸出端，該電容的第二端電性連接至該接地配線。
如申請專利範圍第5項所述的靜電放電保護裝置，其中該低通濾波器更包括：一齊納二極體，其陰極電性連接該第二電阻的第一端或是第二端，該齊納二極體的陽極電性連接至該接地配線。
如申請專利範圍第1項所述的靜電放電保護裝置，其中該低通濾波器具有一輸入端與一輸出端，且該低通濾波器包括：一電容，其第一端電性連接該低通濾波器的輸入端與輸出端，該電容的第二端電性連接至該接地配線。
如申請專利範圍第1項所述的靜電放電保護裝置，其中該靜電放電保護裝置適用於一積體電路，該積體電路包該輸入焊墊、該內部電路與一焊墊，且該靜電放電保護裝置更包括一齊納二極體，其中該齊納二極體的陰極電性連接該焊墊，該齊納二極體的陽極電性連接至該接地配線。
一種靜電放電保護裝置，包括：一保護電路，包括一第一元件與一第二元件，其中該第一元件與該第二元件相互串接在一電源配線與一接地配線之間，且該第一元件與該第二元件之間具有一連接節點；一第一電阻；以及一低通濾波器，其中該低通濾波器、該保護電路與該第一電阻相互串接在一輸入焊墊與一內部電路之間，該低通濾波器具有一輸入端與一輸出端，且該低通濾波器包括：一第二電阻，電性連接在該低通濾波器的輸入端與輸出端之間；以及一電容，其第一端電性連接該低通濾波器的輸出端，該電容的第二端電性連接至該接地配線。
一種靜電放電保護裝置，包括：一保護電路，包括一第一元件與一第二元件，其中該第一元件與該第二元件相互串接在一電源配線與一接地配線之間，且該第一元件與該第二元件之間具有一連接節點；一第一電阻；以及一低通濾波器，其中該低通濾波器、該保護電路與該第一電阻相互串接在一輸入焊墊與一內部電路之間，該低通濾波器具有一輸入端與一輸出端，且該低通濾波器包括：一電容，其第一端電性連接該低通濾波器的輸入端與輸出端，該電容的第二端電性連接至該接地配線。