[go: up one dir, main page]

TWI596729B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI596729B
TWI596729B TW105141562A TW105141562A TWI596729B TW I596729 B TWI596729 B TW I596729B TW 105141562 A TW105141562 A TW 105141562A TW 105141562 A TW105141562 A TW 105141562A TW I596729 B TWI596729 B TW I596729B
Authority
TW
Taiwan
Prior art keywords
bump
bumps
window opening
package structure
pin
Prior art date
Application number
TW105141562A
Other languages
English (en)
Other versions
TW201824485A (zh
Inventor
陳崇龍
曾伯強
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW105141562A priority Critical patent/TWI596729B/zh
Priority to CN201710127732.0A priority patent/CN108231715B/zh
Application granted granted Critical
Publication of TWI596729B publication Critical patent/TWI596729B/zh
Publication of TW201824485A publication Critical patent/TW201824485A/zh

Links

Classifications

    • H10W20/40
    • H10W72/00
    • H10W72/07254
    • H10W72/07354
    • H10W72/247
    • H10W72/347

Landscapes

  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Description

晶片封裝結構
本發明是有關於一種封裝結構,且特別是有關於一種晶片封裝結構。
現行薄膜覆晶(chip on film)封裝結構為了因應越來越高腳數的需求,但又受限於可撓性薄膜上表面的佈線空間,已開始利用可撓性薄膜的下表面設置引腳。然而,由於薄膜覆晶封裝結構於訊號輸入端與訊號輸出端的腳數需求差異頗大,訊號輸出端的腳數較訊號輸入端的腳數多出許多,因此,一般而言於訊號輸出端側較需要利用可撓性薄膜下表面的空間設置下表面引腳。當可撓性薄膜下表面的引腳為選擇性地局部設置時,下表面的平坦度變差,也就是局部區域具有金屬的支撐,而局部區域則無。因此,在晶片透過壓合方式使晶片上的凸塊分別接合於可撓性薄膜上表面的引腳的過程中,不平整的下表面極可能導致受力不均的情況,使得這些凸塊與這些引腳接合不良。
本發明提供一種晶片封裝結構,其能提高晶片上的凸塊與可撓性薄膜上的引腳的接合良率。
本發明提出一種晶片封裝結構,其包括可撓性薄膜、多個第一引腳、多個第二引腳、晶片以及圖案化金屬層。可撓性薄膜具有第一表面、相對於第一表面的第二表面以及位於第一表面上的晶片接合區。這些第一引腳設置於第一表面上,且延伸至晶片接合區內。這些第二引腳設置於第二表面上。晶片設置於第一表面上的晶片接合區內,其中晶片具有第一側邊、相對於第一側邊的第二側邊、多個第一凸塊以及多個第二凸塊。這些第一凸塊鄰近於並沿著第一側邊設置,且這些第二凸塊鄰近於並沿著第二側邊設置。這些第一引腳分別對應接合於這些第一凸塊與這些第二凸塊。圖案化金屬層設置於第二表面上。圖案化金屬層的位置與部分第一引腳與這些第一凸塊或這些第二凸塊的接合處重疊,其中圖案化金屬層具有第一開窗區與鄰接第一開窗區的支撐部。第一開窗區暴露出至少一個第一引腳與對應的第一凸塊或第二凸塊的接合處的局部,且支撐部與第一開窗區所暴露出的至少一個第一引腳與對應的第一凸塊或第二凸塊的接合處相重疊。
基於上述,本發明的晶片封裝結構於可撓性薄膜的第一表面上設置第一引腳,並於相對於第一表面的第二表面上設置第二引腳。晶片設置於第一表面上並透過凸塊與第一引腳對應接合,另於第二表面上設置有圖案化金屬層以作為支撐結構,其中圖案化金屬層的位置與部分第一引腳與第一凸塊或第二凸塊的接合處重疊。一般而言,圖案化金屬層會位於設置有第二引腳的區域之外,特別是較大區塊未設置有第二引腳的區域。透過圖案化金屬層補強可撓性薄膜上未設置有第二引腳處的結構強度,並提高其第二表面的表面平坦度。因此,當晶片上的第一凸塊和第二凸塊與第一引腳以壓合方式接合時,可避免因第一表面上與第二表面上的金屬(第一引腳及第二引腳)分佈不均勻而導致受力不均的情況,有助於提高第一凸塊和第二凸塊與第一引腳的接合良率。另一方面,圖案化金屬層可具有至少一開窗區,用以判斷第一引腳相對於第一凸塊或第二凸塊的偏移程度,以確認第一凸塊或第二凸塊與第一引腳的接合情況是否符合製程規範。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是本發明一實施例的晶片封裝結構的俯視示意圖。圖2A是圖1的晶片封裝結構的底視示意圖。圖2B與圖2C分別是圖2A中的區域A的局部放大示意圖。圖3是圖1的晶片封裝結構沿線段A-A的局部剖面示意圖。圖4是圖1的晶片封裝結構沿線段B-B的局部剖面示意圖。為求清楚表示與便於說明,圖1的晶片140以透視的方式繪示,並省略繪示封裝膠體。請參考圖1至圖4,在本實施例中,晶片封裝結構100例如是薄膜覆晶封裝結構,其包括可撓性薄膜110、多個第一引腳120a與120b、多個第二引腳130、晶片140以及圖案化金屬層150。可撓性薄膜110的材質可為聚醯亞胺(PI)或聚酯樹脂(PET),其具有彼此相對的第一表面111與第二表面112以及位於第一表面111上的晶片接合區113。這些第一引腳120a與120b設置於第一表面111上,其中這些第一引腳120a與120b分別延伸至晶片接合區113內,且這些第二引腳130設置於第二表面112上。
晶片140設置於第一表面111上,且位於晶片接合區113內。在本實施例中,晶片140具有對應於輸入端110a的第一側邊141與對應於輸出端110b的第二側邊142,即第一側邊141與第二側邊142彼此相對。晶片140還具有鄰近於並沿著第一側邊141設置的多個第一凸塊143以及鄰近於並沿著第二側邊142設置的多個第二凸塊144,且這些第一凸塊143與這些第二凸塊144面向可撓性薄膜110的第一表面111。這些第一引腳120a穿過第一側邊141的下方並延伸至晶片接合區113內,而與這些第一凸塊143相接合。這些第一引腳120a可包含訊號引腳、電源引腳、接地引腳或虛置凸塊,且這些第一凸塊143可包含訊號凸塊、電源凸塊、接地凸塊或虛置凸塊。另一方面,這些第一引腳120b穿過第二側邊142的下方並延伸至晶片接合區113內,而與這些第二凸塊144相接合。這些第一引腳120b可包含訊號引腳、接地引腳或虛置引腳,且這些第二凸塊144可包含訊號凸塊、接地凸塊或虛置凸塊。
這些第二引腳130自晶片接合區113正投影於第二表面112的區域內向外延伸至輸入端110a或輸出端110b,本實施例是以第二引腳130延伸至輸出端110b作說明,或稱這些第二引腳130自輸出端110b延伸至晶片接合區113正投影於第二表面112的區域內,且這些第二引腳130可包含訊號引腳、接地引腳或虛置引腳。如圖2A所示,圖案化金屬層150設置於第二表面112上,其中圖案化金屬層150的材質可為銅、其他適用的金屬或合金,也可與第二引腳130以相同材質且於同一製程中形成,圖案化金屬層150的至少部分位於晶片接合區113正投影至第二表面112的區域內,且圖案化金屬層150位於設置有這些第二引腳130的區域之外。在本實施例中,圖案化金屬層150包括分離的第一圖案150a與第二圖案150b,分別對應第一凸塊143及部分的第二凸塊144。
詳細而言,第一圖案150a的位置與部分第一引腳120a與對應的部分第一凸塊143的接合處重疊,第二圖案150b的位置與部分第一引腳120b與對應的部分第二凸塊144的接合處重疊,由於圖案化金屬層150可提供支撐並補強可撓性薄膜110上未設置有第二引腳130處的結構強度,且提高第二表面112的表面平坦度,因此在使第一凸塊143與第二凸塊144透過熱壓合的方式接合於第一引腳120a與120b的過程中,不易產生受力不均的情況,有助於提高第一凸塊143與第二凸塊144和第一引腳120a與120b的接合良率。
第一圖案150a可具有第一開窗區151a1與151a2以及鄰接第一開窗區151a1與151a2的支撐部152a,第二圖案150b可具有第一開窗區151b以及鄰接第一開窗區151b的支撐部152b,其中第一開窗區151a1、151a2以及151b分別位於晶片接合區113正投影至第二表面112的區域內,且第一開窗區151a1與151a2分別暴露出至少一個第一引腳120a與對應的第一凸塊143的接合處的局部,而第一開窗區151b暴露出至少一個第一引腳120b與對應的第二凸塊144的接合處的局部。另一方面,支撐部152a與第一開窗區151a1、151a2所暴露出的第一引腳120a與對應的第一凸塊143的接合處相重疊,且支撐部152a的至少部分位於晶片接合區113正投影至第二表面112的區域內,而支撐部152b與第一開窗區151b所暴露出的第一引腳120b與對應的第二凸塊144的接合處相重疊,且支撐部152b的至少部分位於晶片接合區113正投影至第二表面112的區域內。
由於第一圖案150a與第二圖案150b的設計原則大致相似或相同,因此以下僅就第二圖案150b舉例說明。如圖2A至圖2C所示,第一開窗區151b是以能夠暴露出至少一個第一引腳120b的端部(即內引腳的末端)與對應的第二凸塊144的至少一角落為原則,且支撐部152b與第一開窗區151b所暴露出的第一引腳120b與對應的第二凸塊144的接合處相重疊的面積A2是以不小於第一引腳120b與對應的第二凸塊144的接合處的面積A1的1/3為原則(即A2≧⅓A1)。基於此,不僅能透過第二圖案150b的第一開窗區151b確認第一引腳120b與對應的第二凸塊144的接合情況,也能透過第二圖案150b的支撐部152b於壓合時提供第一引腳120b與對應的第二凸塊144足夠的支撐效果。
詳細而言,使第一開窗區151b暴露出至少一個第一引腳120b的端部(即內引腳的末端)與對應的第二凸塊144的至少一角落的設計原則,主要是為能透過第一開窗區151b觀察到第二凸塊144的兩鄰接的側邊(例如長邊與短邊)與對應的第一引腳120b的兩鄰接的側邊(即端部與鄰接的長邊)的相對位置,因此可同時判斷引腳於X及Y方向的偏移程度,以確認第一引腳120b與對應的第二凸塊144的接合面積是否符合製程規範。
請繼續參考圖1、圖2A以及圖3,在本實施例中,晶片140還具有多個第三凸塊145,其中這些第三凸塊145鄰近於並沿著第二側邊142設置,且這些第三凸塊145與這些第二凸塊144彼此交錯排列。在其他實施例中,第三凸塊可以是鄰近於並沿著晶片的第一側邊設置,且第三凸塊與第一凸塊也可彼此交錯排列。除上述第三凸塊可與第一凸塊或第二凸塊交錯排列的實施態樣外,第三凸塊也可與第一凸塊或第二凸塊沿一直線排列,而未彼此交錯排列。另一方面,晶片封裝結構100更包括多個線路160與多個導電件170,其中這些線路160的數量與這些導電件170的數量一致,每一線路160與每一導電件170成對設置,且彼此電性連接。這些線路160設置於第一表面111上,其中各個線路160的至少局部位於晶片接合區113內,且這些第三凸塊145分別接合於這些線路160。
這些導電件170可以是貫通第一表面111與第二表面112的導電通孔,且這些導電件170分別與這些線路160及這些第二引腳130電性連接。也就是說,每一個導電件170落在對應的線路160與第二引腳130重疊處,以導通分別位於可撓性薄膜110的相對第一表面111與第二表面112的線路160與第二引腳130,使得位於第二表面112上的第二引腳130電性連接至第三凸塊145。另一方面,由於這些第三凸塊145與這些第二凸塊144彼此交錯排列,這些第一引腳120b分別對應於這些第二凸塊144設置,且這些第二引腳130分別對應於這些第三凸塊145設置,因此這些第一引腳120b與這些第二引腳130彼此交錯排列。
以下將列舉其他實施例以作為說明。在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖5是本發明另一實施例的晶片封裝結構的底視示意圖。請參考圖5,本實施例的晶片封裝結構100A與上述實施例的晶片封裝結構100的差異在於:第一圖案150a1還具有第二開窗區153a,第一開窗區151a1與第二開窗區153a分別位於支撐部152a的相對兩側,且第二開窗區153a較第一開窗區151a1接近第一側邊141或者是與第一側邊141相重疊。暴露於第一開窗區151a1的至少一個第一引腳120a與對應的第一凸塊143同樣地局部暴露於相對於第一開窗區151a1設置的第二開窗區153a,且第二開窗區153a暴露出第一引腳120a與對應的第一凸塊143的接合處的局部。
在本實施例中,第一開窗區151a1暴露出第一引腳120a的端部(即內引腳的末端)與對應的第一凸塊143較靠近第一引腳120a的端部的兩個角落,而第二開窗區153a暴露出前述第一凸塊143的另外兩個角落。透過第一開窗區151a1與第二開窗區153a可觀察到第一凸塊143的四個角落與第一引腳120a的端部,除了可判斷第一引腳120a相對於第一凸塊143在X及Y方向的偏移程度,也可判斷第一引腳120a是否產生彎折或轉向,進而能更清楚地確認第一引腳120a與對應的第一凸塊143的接合情況。於其他實施態樣中,第二開窗區153a可對應於第一開窗區151a2設置,或者是第一圖案150a1可具有兩個第二開窗區153a,且前述兩個第二開窗區153a分別對應於第一開窗區151a1與151a2設置。
另一方面,第二圖案150b1還具有第二開窗區153b,其中第二開窗區153b對應於第一開窗區151b設置,且第一開窗區151b與第二開窗區153b分別位於支撐部152b的相對兩側,且第二開窗區153b較第一開窗區151b接近第二側邊142或者是與第二側邊142相重疊。其中第二圖案150b1的第一開窗區151b與第二開窗區153b和其所暴露出的至少一個第一引腳120b與對應的第二凸塊144的位置關係可參照上述第一圖案150a1的相關說明,於此不再贅述。
圖6是本發明又一實施例的晶片封裝結構的底視示意圖。請參考圖6,本實施例的晶片封裝結構100B與上述實施例的晶片封裝結構100的差異在於:晶片封裝結構100B的圖案化金屬層150c為佈設於第二表面112上且相連的一整片圖案,且覆蓋於設置有第二引腳130的區域之外。詳細而言,圖案化金屬層150c可具有開窗區151c~151f,其中開窗區151c~151f位於晶片接合區113正投影至第二表面112的區域內。開窗區151c與151d分別暴露出至少一個第一引腳120a與對應的第一凸塊143的接合處的局部,開窗區151f暴露出第一引腳120b與對應的第二凸塊144的接合處的局部,其中開窗區151e與圖5的第二開窗區153a相似。開窗區151e與開窗區151d分別位於支撐部152c的相對兩側,開窗區151e較開窗區151d接近第一側邊141或者是與第一側邊141 相重疊,且開窗區151e暴露出開窗區151d所暴露出的第一引腳120a與對應的第一凸塊143的接合處的局部。本實施例的開窗區151c~151f和其所暴露出的第一引腳120a、120b與對應的第一凸塊143、第二凸塊144的位置關係可參照上述實施例中的相關說明,於此不再贅述。
由於圖案化金屬層150c在第二表面112上的所佔面積較大,大幅地提高第二表面112的表面平坦度,因此能於壓合第一引腳120a、120b與對應的第一凸塊143、第二凸塊144時提供更為顯著的支撐效用、降低晶片封裝結構100B的翹曲量,並增加散熱效果。另一方面,開窗區151c~151f可用以確認第一引腳120a與對應的第一凸塊143及第一引腳120b與對應的第二凸塊144的接合情況。
綜上所述,本發明的晶片封裝結構於可撓性薄膜的第一表面上設置第一引腳,並於相對於第一表面的第二表面上設置第二引腳。晶片設置於第一表面上並透過凸塊與第一引腳對應接合,另於第二表面上設置有圖案化金屬層以作為支撐結構,其中圖案化金屬層的位置與部分第一引腳與第一凸塊或第二凸塊的接合處重疊。一般而言,圖案化金屬層會位於設置有第二引腳的區域之外,特別是較大區塊未設置有第二引腳的區域。透過圖案化金屬層補強可撓性薄膜上未設置有第二引腳處的結構強度,並提高第二表面的表面平坦度。因此,當晶片上的第一凸塊和第二凸塊與第一引腳以壓合方式接合時,可避免因第一表面上與第二表面上的金屬(第一引腳及第二引腳)分佈不均勻而導致受力不均的情況,有助於提高第一凸塊或第二凸塊與第一引腳的接合良率。另一方面,圖案化金屬層可具有至少一開窗區,用以判斷第一引腳相對於第一凸塊或第二凸塊的偏移程度,以確認第一凸塊或第二凸塊與第一引腳的接合情況是否符合製程規範。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100A~100B‧‧‧晶片封裝結構
110‧‧‧可撓性薄膜
110a‧‧‧輸入端
110b‧‧‧輸出端
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧晶片接合區
120a、120b‧‧‧第一引腳
130‧‧‧第二引腳
140‧‧‧晶片
141‧‧‧第一側邊
142‧‧‧第二側邊
143‧‧‧第一凸塊
144‧‧‧第二凸塊
145‧‧‧第三凸塊
150、150c‧‧‧圖案化金屬層
150a、150a1‧‧‧第一圖案
150b、150b1‧‧‧第二圖案
151a1、151a2、151b‧‧‧第一開窗區
152a、152b、152c‧‧‧支撐部
153a、153b‧‧‧第二開窗區
151c~151f‧‧‧開窗區
160‧‧‧線路
170‧‧‧導電件
A‧‧‧區域
A1、A2‧‧‧面積
圖1是本發明一實施例的晶片封裝結構的俯視示意圖。 圖2A是圖1的晶片封裝結構的底視示意圖。 圖2B與圖2C分別是圖2A中的區域A的局部放大示意圖。 圖3是圖1的晶片封裝結構沿線段A-A的局部剖面示意圖。 圖4是圖1的晶片封裝結構沿線段B-B的局部剖面示意圖。 圖5是本發明另一實施例的晶片封裝結構的底視示意圖。 圖6是本發明又一實施例的晶片封裝結構的底視示意圖。
100‧‧‧晶片封裝結構
110‧‧‧可撓性薄膜
110a‧‧‧輸入端
110b‧‧‧輸出端
112‧‧‧第二表面
113‧‧‧晶片接合區
120a、120b‧‧‧第一引腳
130‧‧‧第二引腳
140‧‧‧晶片
141‧‧‧第一側邊
142‧‧‧第二側邊
143‧‧‧第一凸塊
144‧‧‧第二凸塊
145‧‧‧第三凸塊
150‧‧‧圖案化金屬層
150a‧‧‧第一圖案
150b‧‧‧第二圖案
151a1、151a2、151b‧‧‧第一開窗區
152a、152b‧‧‧支撐部
160‧‧‧線路
170‧‧‧導電件
A‧‧‧區域

Claims (10)

  1. 一種晶片封裝結構,包括: 一可撓性薄膜,具有一第一表面、相對於該第一表面的一第二表面以及位於該第一表面上的一晶片接合區; 多個第一引腳,設置於該第一表面上,且延伸至該晶片接合區內; 多個第二引腳,設置於該第二表面上; 一晶片,設置於該第一表面上的該晶片接合區內,其中該晶片具有一第一側邊、相對於該第一側邊的一第二側邊、多個第一凸塊以及多個第二凸塊,該些第一凸塊鄰近於並沿著該第一側邊設置,且該些第二凸塊鄰近於並沿著該第二側邊設置,該些第一引腳分別對應接合於該些第一凸塊與該些第二凸塊;以及 一圖案化金屬層,設置於該第二表面上,該圖案化金屬層的位置與部分該些第一引腳與該些第一凸塊或該些第二凸塊的接合處重疊,其中該圖案化金屬層具有一第一開窗區與鄰接該第一開窗區的一支撐部,該第一開窗區暴露出至少一該第一引腳與對應的該第一凸塊或該第二凸塊的接合處的局部,且該支撐部與該第一開窗區所暴露出的至少一該第一引腳與對應的該第一凸塊或該第二凸塊的接合處相重疊。
  2. 如申請專利範圍第1項所述的晶片封裝結構,其中該圖案化金屬層還具有一第二開窗區,該第一開窗區與該第二開窗區分別位於該支撐部的相對兩側,且該第二開窗區暴露出該第一開窗區所暴露出的至少一該第一引腳與對應的該第一凸塊或該第二凸塊的接合處的局部。
  3. 如申請專利範圍第2項所述的晶片封裝結構,其中該第一開窗區暴露出至少一該第一引腳的端部與對應的該第一凸塊或該第二凸塊的至少一角落,且該第二開窗區暴露出該第一凸塊或該第二凸塊的至少另一角落。
  4. 如申請專利範圍第1項所述的晶片封裝結構,其中該些第二引腳延伸至該晶片接合區投影於該第二表面的區域內。
  5. 如申請專利範圍第4項所述的晶片封裝結構,其中該圖案化金屬層位於設置有該些第二引腳的區域之外。
  6. 如申請專利範圍第1項所述的晶片封裝結構,其中該晶片還具有多個第三凸塊,且該些第三凸塊鄰近於該第一側邊或該第二側邊設置。
  7. 如申請專利範圍第6項所述的晶片封裝結構,更包括: 多個線路,設置於該第一表面上,各該線路的至少局部位於該晶片接合區內,且該些第三凸塊分別接合於該些線路;以及 多個導電件,貫通該第一表面與該第二表面,且該些導電件分別與該些線路及該些第二引腳電性連接。
  8. 如申請專利範圍第6項所述的晶片封裝結構,其中該些第三凸塊鄰近於並沿著該第二側邊設置,且與該些第二凸塊彼此交錯排列,並且接合於該些第二凸塊的該些第一引腳與該些第二引腳彼此交錯排列。
  9. 如申請專利範圍第1項所述的晶片封裝結構,其中該第一開窗區暴露出至少一該第一引腳的端部與對應的該第一凸塊或該第二凸塊的至少一角落。
  10. 如申請專利範圍第1項所述的晶片封裝結構,其中該支撐部與該第一開窗區所暴露出的至少一該第一引腳與對應的該第一凸塊或該第二凸塊的接合處相重疊的面積不小於至少一該第一引腳與對應的該第一凸塊或該第二凸塊的接合處的面積的1/3。
TW105141562A 2016-12-15 2016-12-15 晶片封裝結構 TWI596729B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105141562A TWI596729B (zh) 2016-12-15 2016-12-15 晶片封裝結構
CN201710127732.0A CN108231715B (zh) 2016-12-15 2017-03-06 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105141562A TWI596729B (zh) 2016-12-15 2016-12-15 晶片封裝結構

Publications (2)

Publication Number Publication Date
TWI596729B true TWI596729B (zh) 2017-08-21
TW201824485A TW201824485A (zh) 2018-07-01

Family

ID=60189389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141562A TWI596729B (zh) 2016-12-15 2016-12-15 晶片封裝結構

Country Status (2)

Country Link
CN (1) CN108231715B (zh)
TW (1) TWI596729B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673845B (zh) * 2018-04-19 2019-10-01 Chipmos Technologies Inc. 薄膜覆晶封裝結構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777525B1 (en) * 2019-03-27 2020-09-15 Himax Technologies Limited Filp chip package
TWI726675B (zh) * 2020-04-09 2021-05-01 南茂科技股份有限公司 薄膜覆晶封裝結構
TWI713178B (zh) * 2020-04-16 2020-12-11 南茂科技股份有限公司 薄膜覆晶封裝結構
TWI748668B (zh) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構
TWI804103B (zh) * 2021-12-14 2023-06-01 南茂科技股份有限公司 薄膜覆晶封裝結構
CN118709631B (zh) * 2024-08-28 2024-12-06 珠海妙存科技有限公司 一种pad结构版图及其设计方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200634952A (en) * 2005-03-30 2006-10-01 Advanced Semiconductor Eng Stackable back-to-back flip chip package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399557C (zh) * 2005-08-17 2008-07-02 南茂科技股份有限公司 用于半导体封装的柔性基板和带载封装结构
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
TWI501360B (zh) * 2008-04-17 2015-09-21 三星電子股份有限公司 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置
JP5214753B2 (ja) * 2011-02-23 2013-06-19 シャープ株式会社 半導体装置およびその製造方法
KR101990148B1 (ko) * 2015-04-14 2019-06-19 에스케이하이닉스 주식회사 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200634952A (en) * 2005-03-30 2006-10-01 Advanced Semiconductor Eng Stackable back-to-back flip chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673845B (zh) * 2018-04-19 2019-10-01 Chipmos Technologies Inc. 薄膜覆晶封裝結構

Also Published As

Publication number Publication date
CN108231715A (zh) 2018-06-29
TW201824485A (zh) 2018-07-01
CN108231715B (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
TWI596729B (zh) 晶片封裝結構
JP4971769B2 (ja) フリップチップ実装構造及びフリップチップ実装構造の製造方法
US20170373021A1 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
TW201407699A (zh) 封裝體及其製造方法
TWI584425B (zh) 扇出型晶圓級封裝結構
KR20120062366A (ko) 멀티칩 패키지의 제조 방법
CN103137582B (zh) 封装件中的凸块导线直连结构
CN109390306A (zh) 电子封装件
TWI673845B (zh) 薄膜覆晶封裝結構
US20150163908A1 (en) Circuit board and manufacturing method thereof
KR102511832B1 (ko) 반도체 패키지 장치
CN106601692A (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
TWI461128B (zh) 使用銅列互連之強化覆晶結構
CN102822965B (zh) 具有内嵌式裸片的集成电路封装中的热通孔
US8098496B2 (en) Wiring board for semiconductor device
CN104684253A (zh) 布线基板以及半导体元件向布线基板的安装方法
TWI559464B (zh) 封裝模組及其基板結構
TW200807662A (en) Mounting substrate
US10008441B2 (en) Semiconductor package
CN107644867A (zh) 一种PoP封装件及其制作方法
KR100874923B1 (ko) 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
CN203690289U (zh) 芯片构件与芯片封装体