[go: up one dir, main page]

TWI713178B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI713178B
TWI713178B TW109112735A TW109112735A TWI713178B TW I713178 B TWI713178 B TW I713178B TW 109112735 A TW109112735 A TW 109112735A TW 109112735 A TW109112735 A TW 109112735A TW I713178 B TWI713178 B TW I713178B
Authority
TW
Taiwan
Prior art keywords
dummy
bumps
chip
adjacent
package structure
Prior art date
Application number
TW109112735A
Other languages
English (en)
Other versions
TW202141717A (zh
Inventor
陳必昌
江咏芳
葉修安
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW109112735A priority Critical patent/TWI713178B/zh
Priority to CN202010543072.6A priority patent/CN113540010B/zh
Application granted granted Critical
Publication of TWI713178B publication Critical patent/TWI713178B/zh
Publication of TW202141717A publication Critical patent/TW202141717A/zh

Links

Images

Classifications

    • H10W70/65
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H10W70/688
    • H10W74/131

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

一種薄膜覆晶封裝結構,包括一可撓性線路載板及一晶片。可撓性線路載板包括一可撓性基板、至少一虛引腳及多個引腳。晶片包括多個凸塊及多個虛凸塊。凸塊分別連接引腳的內引腳部,而虛凸塊連接虛引腳。虛凸塊沿著平行晶片的長邊的一第一方向上排列成多列。相鄰兩列的虛凸塊呈交錯排列。相鄰兩列的虛凸塊在沿著第一方向延伸的一第一直線上的正投影互不重疊。

Description

薄膜覆晶封裝結構
本發明是有關於一種晶片封裝結構,且特別是有關於一種薄膜覆晶封裝結構。
薄膜覆晶(Chip on Film, COF)封裝結構為常見的液晶顯示器的驅動晶片的封裝型態。由於晶片上的凸塊是沿著晶片的邊緣設置,當晶片對應接合於可撓性基板上時,晶片的中央區未有凸塊與引腳接合作為支撐易導致可撓性基板於該區域發生凹陷的問題,特別是針對尺寸較大的長晶片,凹陷的問題更為嚴重,因此一般需在晶片的中央區以一特定間隔,沿著晶片的長邊方向設置多排虛凸塊。在可撓性基板上則相應地設置虛引腳,使虛引腳與虛凸塊對應接合,藉以防止可撓性基板於晶片的中央區發生凹陷,進而導致封裝膠體填充不全而產生氣泡(Void)的問題。然而,當晶片的尺寸較大時,以一特定間隔沿著晶片的長邊方向設置的多排虛凸塊的數量需增加,使得製作成本大幅提升。
本發明提供一種薄膜覆晶封裝結構,可有效地減少虛凸塊的數量,在不增加材料成本的情況下達到防止可撓性基板於對應晶片的中央區處發生凹陷的功效。
本發明的薄膜覆晶封裝結構,其包括一可撓性線路載板以及一晶片。可撓性線路載板包括一可撓性基板、至少一虛引腳以及多個引腳。可撓性基板具有一晶片接合區,而晶片接合區區分為一第一接合區與環繞第一接合區的一第二接合區。至少一虛引腳配置於可撓性基板上且位於第一接合區。引腳配置於可撓性基板上且包括位於第二接合區的多個內引腳部。晶片配置於晶片接合區,且包括多個凸塊以及多個虛凸塊。晶片具有對應第一接合區的一第一區與對應第二接合區的一第二區。凸塊位於第二區且分別連接內引腳部。虛凸塊位於第一區且連接至少一虛引腳。虛凸塊沿著平行晶片的長邊的一第一方向上排列成多列。相鄰兩列的虛凸塊呈交錯排列。相鄰兩列的虛凸塊在沿著第一方向延伸的一第一直線上的正投影互不重疊。
在本發明的一實施例中,上述的相鄰兩列的相鄰兩個虛凸塊在垂直第一直線的一第二直線上的正投影互不重疊。
在本發明的一實施例中,上述的相鄰兩列的相鄰兩個虛凸塊在第一方向上的一第一間距大於等於虛凸塊在第一方向的一最小凸塊寬度的25倍。
在本發明的一實施例中,上述的同一列的相鄰兩個虛凸塊在第一方向上的一第二間距是相鄰兩列的相鄰兩個虛凸塊在第一方向上的一第一間距的兩倍。
在本發明的一實施例中,上述的相鄰兩列的相鄰兩個虛凸塊在第一方向上的第一間距與在垂直第一方向的一第二方向上的一第三間距相等。
在本發明的一實施例中,上述的第一間距介於0.3毫米至1毫米。
在本發明的一實施例中,上述的至少一虛引腳包括多個虛引線,且虛引線分別連接相鄰兩列的相鄰兩個虛凸塊。
在本發明的一實施例中,上述的至少一虛引腳呈鋸齒狀。
在本發明的一實施例中,上述的至少一虛引腳包括多個虛引線,且虛引線分別連接同一列的的相鄰兩個虛凸塊。
在本發明的一實施例中,上述的薄膜覆晶封裝結構,更包括一封裝膠體,配置於可撓性線路載板與晶片之間。封裝膠體包覆凸塊、內引腳部、虛凸塊以及至少一虛引腳。
基於上述,在本發明的薄膜覆晶封裝結構的設計中,虛凸塊沿著平行晶片的長邊的一第一方向上排列成多列,其中相鄰兩列的虛凸塊呈交錯排列,且相鄰兩列的虛凸塊在沿著第一方向延伸的一第一直線上的正投影互不重疊。藉此,可有效地減少虛凸塊的數量,且可在不增加材料成本的情況下,仍可透過虛引腳與虛凸塊的連接提供支撐,進而達到防止可撓性基板於對應晶片的中央區處發生凹陷的功效。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。圖1B是圖1A的薄膜覆晶封裝結構的局部剖面示意圖。為了方便說明起見,圖1A省略繪示部分構件,如封裝膠體,且晶片、凸塊、虛凸塊及防銲層以透視的方式進行繪示。此外,圖1A中的凸塊、虛凸塊、引腳及虛引腳的數量係為了清楚起見僅示意地繪示數個。
請同時參考圖1A與圖1B,在本實施例中,薄膜覆晶封裝結構100包括一可撓性線路載板110以及一晶片120。可撓性線路載板110包括一可撓性基板112、至少一虛引腳(示意地繪示一個虛引腳114)以及多個引腳116。可撓性基板112具有一晶片接合區C,而晶片接合區C區分為一第一接合區C1與環繞第一接合區C1的一第二接合區C2。虛引腳114配置於可撓性基板112上且位於第一接合區C1。引腳116配置於可撓性基板112上且包括位於第二接合區C2的多個內引腳部117。
晶片120配置於晶片接合區C,且包括多個凸塊122以及多個虛凸塊124。晶片120具有對應第一接合區C1的一第一區S1(即晶片120的中央區)與對應第二接合區C2的一第二區S2(即晶片120的邊緣區)。凸塊122位於第二區S2且分別連接內引腳部117。虛凸塊124位於第一區S1且連接虛引腳114。特別是,虛凸塊124沿著平行晶片120的長邊T的一第一方向D1上排列成多列(示意地繪示二列)。相鄰兩列R1、R2的虛凸塊124呈交錯排列,且相鄰兩列R1、R2的虛凸塊124在沿著第一方向D1延伸的一第一直線L1上的正投影PL1、PL2互不重疊。由正投影PL1、PL2可看出,在第一方向D1上相鄰兩個虛凸塊124的間距(即正投影PL1與正投影PL2之間的距離)較同一列R1(或R2)的相鄰兩個虛凸塊124的間距(即兩個相鄰正投影PL1或兩個相鄰正投影PL2之間的距離)小。換言之,藉由將相鄰兩列R1、R2的虛凸塊124作交錯的配置,可加大在同一列R1(或R2)上配置虛凸塊124的間距,減少虛凸塊124的數量,進而在不增加成本的情況下,仍達到防止可撓性基板112於對應晶片120的中央區處發生凹陷的功效。
更具體來說,在本實施例中,相鄰兩列R1、R2的相鄰兩個虛凸塊124a、124b在垂直第一直線L1的一第二直線L2上的正投影PS1、PS2互不重疊。相鄰兩列R1、R2的相鄰兩個虛凸塊124a、124b在第一方向D1上的一第一間距G1大於等於虛凸塊124在第一方向D1的一最小凸塊寬度W的25倍。舉例來說,若最小凸塊寬度W為14微米,則第一間距G1不小於14微米乘上25,即G1≧0.35毫米。較佳地,第一間距G1例如是介於0.3毫米至1毫米。舉例而言,第一間距G1例如是0.5毫米。
再者,如圖1A所示,同一列R1(或R2)的相鄰兩個虛凸塊124a(或124b)在第一方向D1上的一第二間距G2是相鄰兩列R1、R2的相鄰兩個虛凸塊124a、124b在第一方向D1上的第一間距G1的兩倍。藉由這樣的配置,可將在同一列R1(或R2)上配置虛凸塊124a(或124b)的間距(即第二間距G2)加倍,進而減少虛凸塊124的數量。此外,相鄰兩列R1、R2的相鄰兩個虛凸塊124a、124b在第一方向D1上的第一間距G1與在垂直第一方向D1的一第二方向D2上的一第三間距G3相等。此處,虛引腳114為一連續結構且呈鋸齒狀。於其他實施例中,虛引腳114亦可為多個彼此分離的結構,且該些結構排列呈鋸齒狀,此仍屬於本發明所欲保護的範圍。
此外,請再同時參考圖1A與圖1B,本實施例的薄膜覆晶封裝結構100還包括一封裝膠體130,配置於可撓性線路載板110與晶片120之間。封裝膠體130包覆凸塊122、內引腳部117、虛凸塊124以及至少一虛引腳114,以防止濕氣及汙染物進入,進而保護凸塊122與對應的內引腳部117的電性接點。另外,實施例的薄膜覆晶封裝結構100還包括一防銲層140,配置於可撓性基板112上,且位於晶片接合區C之外,其中防銲層140局部覆蓋引腳116。此處,晶片接合區C可例如是由防銲層140的開口142所定義。
簡言之,由於本實施例的虛凸塊124沿著平行晶片120的長邊T的第一方向D1上排列成多列,其中相鄰兩列R1、R2的虛凸塊124呈交錯排列,且相鄰兩列R1、R2的虛凸塊124在沿著第一方向D1延伸的第一直線L1上的正投影PL1、PL2互不重疊。藉此,可有效地減少虛凸塊124的數量,且可在不增加成本的情況下,仍達到防止可撓性基板112於對應晶片120的中央區處發生凹陷的功效。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖2是依照本發明的另一實施例的一種薄膜覆晶封裝結構的俯視示意圖。為了方便說明起見,圖2的晶片、凸塊、虛凸塊及防銲層以透視的方式進行繪示,且凸塊、虛凸塊、引腳及虛引腳的數量係為了清楚起見僅示意地繪示數個。請同時參考圖1A以及圖2,本實施例的薄膜覆晶封裝結構100a與圖1A的薄膜覆晶封裝結構100相似,兩者的差異在於:本實施例的虛引腳114a包括多個虛引線115a,其中虛引線115a分別連接相鄰兩列R1、R2的相鄰兩個虛凸塊124a、124b,但各個虛凸塊124僅連接一個虛引線115a,也就是說,虛引線115a未透過與虛凸塊124連接而形成相互連接的型態。藉此,每一個虛凸塊124仍可與虛引腳114a連接而達到提供支撐的效果,且同時可節省虛引腳114a的材料的使用,進而降低製做成本。
圖3是依照本發明的又一實施例的一種薄膜覆晶封裝結構的俯視示意圖。為了方便說明起見,圖3的晶片、凸塊、虛凸塊及防銲層以透視的方式進行繪示,且凸塊、虛凸塊、引腳及虛引腳的數量係為了清楚起見僅示意地繪示數個。請同時參考圖1A以及圖3,本實施例的薄膜覆晶封裝結構100b與圖1A的薄膜覆晶封裝結構100相似,兩者的差異在於:本實施例的虛引腳114b包括多個虛引線115b,其中虛引線115b分別連接同一列R1(或R2)的的相鄰兩個虛凸塊124a(或124b),但各個虛凸塊124僅連接一個虛引線115b,也就是說,虛引線115b未透過與虛凸塊124連接而形成相互連接的型態。藉此,每一個虛凸塊124仍可與虛引腳114b連接而達到提供支撐的效果,且同時可節省虛引腳114b的材料的使用,進而降低製做成本。
綜上所述,在本發明的薄膜覆晶封裝結構的設計中,虛凸塊沿著平行晶片的長邊的一第一方向上排列成多列,其中相鄰兩列的虛凸塊呈交錯排列,且相鄰兩列的虛凸塊在沿著第一方向延伸的一第一直線上的正投影互不重疊。藉此,可有效地減少虛凸塊的數量,且可在不增加材料成本的情況下,仍可透過虛引腳與虛凸塊的連接提供支撐,進而達到防止可撓性基板於對應晶片的中央區處發生凹陷的功效。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b:薄膜覆晶封裝結構 110:可撓性線路載板 112:可撓性基板 114、114a、114b:虛引腳 115a、115b:虛引線 116:引腳 117:內引腳部 120:晶片 122:凸塊 124、124a、124b:虛凸塊 130:封裝膠體 140:防銲層 142:開口 C:晶片接合區 C1:第一接合區 C2:第二接合區 D1:第一方向 D2:第二方向 G1:第一間距 G2:第二間距 G3:第三間距 L1:第一直線 L2:第二直線 S1:第一區 S2:第二區 T:長邊 W:最小凸塊寬度 R1、R2:列 PL1、PL2、PS1、PS2:正投影
圖1A是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖1B是圖1A的薄膜覆晶封裝結構的局部剖面示意圖。 圖2是依照本發明的另一實施例的一種薄膜覆晶封裝結構的俯視示意圖。 圖3是依照本發明的又一實施例的一種薄膜覆晶封裝結構的俯視示意圖。
100:薄膜覆晶封裝結構
114:虛引腳
116:引腳
117:內引腳部
120:晶片
122:凸塊
124、124a、124b:虛凸塊
140:防銲層
142:開口
C:晶片接合區
C1:第一接合區
C2:第二接合區
D1:第一方向
D2:第二方向
G1:第一間距
G2:第二間距
G3:第三間距
L1:第一直線
L2:第二直線
S1:第一區
S2:第二區
T:長邊
W:最小凸塊寬度
R1、R2:列
PL1、PL2、PS1、PS2:正投影

Claims (10)

  1. 一種薄膜覆晶封裝結構,包括: 一可撓性線路載板,包括一可撓性基板、至少一虛引腳以及多個引腳,該可撓性基板具有一晶片接合區,該晶片接合區區分為一第一接合區與環繞該第一接合區的一第二接合區,該至少一虛引腳配置於該可撓性基板上且位於該第一接合區,該些引腳配置於該可撓性基板上且包括位於該第二接合區的多個內引腳部;以及 一晶片,配置於該晶片接合區,且包括多個凸塊以及多個虛凸塊,該晶片具有對應該第一接合區的一第一區與對應該第二接合區的一第二區,其中該些凸塊位於該第二區且分別連接該些內引腳部,而該些虛凸塊位於該第一區且連接該至少一虛引腳,該些虛凸塊沿著平行該晶片的長邊的一第一方向上排列成多列,相鄰兩列的該些虛凸塊呈交錯排列,且相鄰兩列的該些虛凸塊在沿著該第一方向延伸的一第一直線上的正投影互不重疊。
  2. 如請求項1所述的薄膜覆晶封裝結構,其中相鄰兩列的相鄰兩個該些虛凸塊在垂直該第一直線的一第二直線上的正投影互不重疊。
  3. 如請求項1所述的薄膜覆晶封裝結構,其中相鄰兩列的相鄰兩個該些虛凸塊在該第一方向上的一第一間距大於等於該些虛凸塊在該第一方向的一最小凸塊寬度的25倍。
  4. 如請求項1所述的薄膜覆晶封裝結構,其中同一列的相鄰兩個該些虛凸塊在該第一方向上的一第二間距是相鄰兩列的相鄰兩個該些虛凸塊在該第一方向上的一第一間距的兩倍。
  5. 如請求項4所述的薄膜覆晶封裝結構,其中相鄰兩列的相鄰兩個該些虛凸塊在該第一方向上的該第一間距與在垂直該第一方向的一第二方向上的一第三間距相等。
  6. 如請求項3或請求項4所述的薄膜覆晶封裝結構,其中該第一間距介於0.3毫米至1毫米。
  7. 如請求項1所述的薄膜覆晶封裝結構,其中該至少一虛引腳包括多個虛引線,且該些虛引線分別連接相鄰兩列的相鄰兩個該些虛凸塊。
  8. 如請求項1所述的薄膜覆晶封裝結構,其中該至少一虛引腳呈鋸齒狀。
  9. 如請求項1所述的薄膜覆晶封裝結構,其中該至少一虛引腳包括多個虛引線,且該些虛引線分別連接同一列的相鄰兩個該些虛凸塊。
  10. 如請求項1所述的薄膜覆晶封裝結構,更包括: 一封裝膠體,配置於該可撓性線路載板與該晶片之間,其中該封裝膠體包覆該些凸塊、該些內引腳部、該些虛凸塊以及該至少一虛引腳。
TW109112735A 2020-04-16 2020-04-16 薄膜覆晶封裝結構 TWI713178B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109112735A TWI713178B (zh) 2020-04-16 2020-04-16 薄膜覆晶封裝結構
CN202010543072.6A CN113540010B (zh) 2020-04-16 2020-06-15 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112735A TWI713178B (zh) 2020-04-16 2020-04-16 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI713178B true TWI713178B (zh) 2020-12-11
TW202141717A TW202141717A (zh) 2021-11-01

Family

ID=74670001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112735A TWI713178B (zh) 2020-04-16 2020-04-16 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN113540010B (zh)
TW (1) TWI713178B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841114B (zh) * 2022-12-12 2024-05-01 南茂科技股份有限公司 薄膜覆晶封裝結構

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI863458B (zh) * 2023-07-25 2024-11-21 頎邦科技股份有限公司 覆晶晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034140A (en) * 2009-03-05 2010-09-16 Chipmos Technologies Inc Package substrate and chip package structure
CN101840903A (zh) * 2009-03-18 2010-09-22 南茂科技股份有限公司 封装基板以及芯片封装结构
TW201513276A (zh) * 2013-09-30 2015-04-01 Chipmos Technologies Inc 薄膜覆晶封裝結構
EP3336899A1 (en) * 2016-12-14 2018-06-20 LG Display Co., Ltd. Light emitting display device and method of manufacturing the same
US20180348937A1 (en) * 2017-05-31 2018-12-06 Lg Display Co., Ltd. Display device with integrated touch screen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365821B2 (en) * 2004-07-02 2008-04-29 Sony Corporation Liquid crystal display having dummy bump connected to dummy lead for heat reduction
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
CN101562157B (zh) * 2008-04-17 2011-03-16 南茂科技股份有限公司 芯片封装构造及其支撑装置
JP5878611B2 (ja) * 2014-11-26 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034140A (en) * 2009-03-05 2010-09-16 Chipmos Technologies Inc Package substrate and chip package structure
CN101840903A (zh) * 2009-03-18 2010-09-22 南茂科技股份有限公司 封装基板以及芯片封装结构
TW201513276A (zh) * 2013-09-30 2015-04-01 Chipmos Technologies Inc 薄膜覆晶封裝結構
EP3336899A1 (en) * 2016-12-14 2018-06-20 LG Display Co., Ltd. Light emitting display device and method of manufacturing the same
US20180348937A1 (en) * 2017-05-31 2018-12-06 Lg Display Co., Ltd. Display device with integrated touch screen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI841114B (zh) * 2022-12-12 2024-05-01 南茂科技股份有限公司 薄膜覆晶封裝結構

Also Published As

Publication number Publication date
CN113540010B (zh) 2024-07-16
CN113540010A (zh) 2021-10-22
TW202141717A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
KR100441532B1 (ko) 반도체장치
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
US10211142B1 (en) Chip-on-film package structure
JP4641141B2 (ja) 半導体装置、tcp型半導体装置、tcp用テープキャリア、プリント配線基板
JPWO2020204512A5 (zh)
TW201640632A (zh) 薄膜覆晶封裝結構及封裝模組
TWI713178B (zh) 薄膜覆晶封裝結構
KR20190107547A (ko) 반도체 패키지 구조체 및 그 회로 기판
JP4025044B2 (ja) 半導体集積回路装置
KR100209863B1 (ko) 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈
US7659623B2 (en) Semiconductor device having improved wiring
JP2002124537A (ja) 半導体チップの接合構造およびその構造を備えた表示装置
TW202215605A (zh) 封裝結構
CN219800899U (zh) 发光结构、显示设备及电路板结构
JP2006332544A (ja) 配線基板および半導体装置
TWI726675B (zh) 薄膜覆晶封裝結構
JPS6181678A (ja) 半導体発光表示装置
TWI841114B (zh) 薄膜覆晶封裝結構
US11189597B2 (en) Chip on film package
TWI804103B (zh) 薄膜覆晶封裝結構
CN115360286B (zh) 发光显示单元及显示设备
JP4699829B2 (ja) リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
KR102394796B1 (ko) 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
TW587324B (en) Wiring substrate and semiconductor device
WO2024197906A1 (zh) 发光器件、发光基板、背光模组和显示装置