TWI395280B - 用於晶圓級半導體測試之測試座及測試板 - Google Patents

Description

用於晶圓級半導體測試之測試座及測試板

本發明係有關於一種晶圓級半導體測試，且特別有關於一種用於晶圓級半導體測試之測試板。

封裝製程是積體電路製程中一個重要的步驟，可保護積體電路並為外部電路提供一個訊號傳輸界面。因此，封裝技術之發展係與積體電路技術之發展及電子產品之發展息息相關。在眾多已經發展之封裝技術中，包括常見之球柵陣列封裝、芯片級封裝、覆晶封裝與多重晶片模組封裝。

以第1、2圖中之半導體元件的代表例而言，例如是一種使用帶狀自動連接柔性帶作為插入式選樣之球柵陣列封裝型半導體元件。此元件係所謂的感光錫球光阻介層窗型之球柵陣列封裝型半導體元件。其中，介層窗12用於填充錫球；在柔性帶基板5(由絕緣膜組成)上形成由感光錫球光阻組成之絕緣膜2，且在其側面形成線路圖案3。

第1、2圖係繪示傳統半導體元件之結構。半導體元件所使用之帶狀自動連接柔性帶1係包括：絕緣膜2、線路圖案3、黏著劑4、形成於聚亞胺光阻絕緣膜上之柔性帶基板5。符號6代表黏著劑；符號7代表半導體晶片；符號8代表電極；符號9代表連接線路；符號10代表連接襯墊(或稱打線襯墊)；符號11代表光阻；符號12代表介層窗；符號13代表錫球；符號15代表接觸窗；符號30代表錫球安裝襯墊。雖然球柵陣列封裝可以提高打線密度並提高產率，但是，由於使用錫球而接合待測晶片與測試板的緣故，因此亦具有下列缺點：錫球之接合狀況檢查不易、重工性低。

覆晶封裝則是另一種常見的封裝技術。其係藉由位於連接襯墊上之錫球凸塊而與電路板連接。第3A至3D圖係顯示藉由電鍍而形成錫球凸塊結構之習知方法的剖面圖。

如第3A圖所示，提供一基板100，此基板100例如是矽基板，且具有金屬連接墊102。保護層104形成於基板100上方，但是露出金屬連接墊102。一金屬複合層106順應性地形成於保護層104與外露之金屬連接墊102上方，且通常是黏著層/阻障層/潤濕層之金屬疊層。為了簡化說明起見，僅顯示單一層結構。如第3B圖所示，一乾圖案膜108形成於金屬複合層106上，且具有一個露出位於金屬連接墊102上方之金屬複合層106之一部份的開口109。在此，開口109係用於形成錫球凸塊。因此，藉由電鍍法而以錫球110填滿開口109。錫球之高度係由乾圖案膜108之厚度決定。如第3C圖所示，移除乾圖案膜108及部分金屬複合層106，以露出下方之保護層104。剩餘之金屬複合層106a作為一下方凸塊冶金層。如第3D圖所示，進行一再流動(reflow)製程，以致於錫球110因表面張力之故而形成球狀或類球狀之錫球凸塊110a。

相似於球柵陣列封裝所遭遇之問題，覆晶封裝也由於使用錫球而接合待測晶片與測試板的緣故，因此亦具有下列缺點：錫球之接合狀況檢查不易、重工性低。

另外，晶圓級封裝亦是一種常見之封裝技術。第4A圖係顯示藉由習知晶圓級封裝而成之半導體元件的上視圖。第4B圖係顯示沿著第4A圖之剖面線DD而得之剖面圖。此半導體元件包括半導體晶片1000、氧化膜1001、複數個導電襯墊1002、絕緣膜1003、重新分佈層1004、複數個支柱1005、複數個錫球凸塊1006與封膠1007。半導體晶片1000具有一個主面，而該主面包含一中央區域1000a與一周邊區域1000b，且該周邊區域1000b環繞該中央區域1000a。氧化膜1001在所有區域中形成於半導體晶片1000之主要表面上。導電襯墊1002形成於周邊區域1000b之氧化膜1001上。導電襯墊1002與形成於半導體晶片1000上之電路電性連接。絕緣膜1003在所有區域中形成於氧化膜1001上，且形成於導電襯墊1002上。重新分佈層1004形成於周邊區域1000b內之導電襯墊1002與絕緣膜1003上。重新分佈層1004與導電襯墊1002電性連接。支柱1005形成於位在絕緣膜1003上方之重新分佈層1004上，並與重新分佈層1004電性連接。錫球凸塊1006形成於支柱1005之一端上，且與支柱1005電性連接。封膠1007封住絕緣膜1003、重新分佈層1004、與支柱1005之側面。

對於晶圓級封裝而言，亦遭受相似於球柵陣列封裝所遭遇之問題。也就是說，由於使用錫球而接合待測晶片與測試板的緣故，因此亦具有下列缺點：錫球之接合狀況檢查不易、重工性低。

基於上述目的，本發明實施例揭露了一種用於晶圓級半導體測試之測試板，包括：複數個線路與元件；以及複數個測試座，位於該測試板之一上表面上。每一個測試座包括：一基底構件，藉由第一組螺絲而與該測試板連結，其中該基底構件具有一中央開口，而該中央開口暴露下方之該測試板的一部份；一異方性導電膜，置於該基底構件之該中央開口內；一待測晶片，置於該基底構件之該中央開口內的該異方性導電膜上；以及一上蓋構件，位於該晶片上方，藉由第二組螺絲而與該基底構件連結。

本發明實施例更揭露了一種用於晶圓級半導體測試之測試板，包括：一基底構件，藉由第一組螺絲而與該測試板連結，其中該基底構件具有一中央開口，而該中央開口暴露下方之該測試板的一部份；一異方性導電膜，置於該基底構件之該中央開口內；一待測晶片，置於該基底構件之該中央開口內的該異方性導電膜上；以及一上蓋構件，位於該晶片上方，藉由第二組螺絲而與該基底構件連結。

為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。

請參考圖式，其中相似的參考符號係透過不同角度說明相似的元件，且下列圖式說明本發明之實施例。這些圖式並不需要被縮放，而且為了說明之目的而在某些例子中這些圖式已經被放大或簡化。熟悉此技藝之人士應該了解根據本發明下列之實施可以做一些可能的應用及變動。

如第5、6圖所示，為了提高維修與重工之便利性，本發明一實施利揭露了一種用於晶圓級半導體測試之測試座及測試板。第5圖係顯示本發明一實施例之用於晶圓級半導體測試之測試板的平面圖。第6圖係顯示沿著第5圖中剖面線AA’所得之測試座的剖面圖。

如第5、6圖所示，提供一測試板500(例如多層印刷電路板)，用於晶圓級半導體測試。測試板500包括上方之複數個線路(未顯示)與微電子元件502。尤其是，測試板500之特徵在於：在自身上表面上形成複數個測試座(例如508)，且該些測試座內皆含有異方性導電膜614。每一個測試座包括一基底構件(例如，518或618)，而此基底構件(例如，518或618)藉由螺絲516而與測試板500連結，其中該基底構件(例如，518或618)具有一中央開口，而該中央開口暴露下方之該測試板的一部份(例如，510)。另外，每一個測試座也包括一置於該基底構件(例如，518或618)之該中央開口內異方性導電膜(例如，514或614)。而且，將一待測晶片600置於該基底構件(例如，518或618)之該中央開口內的該異方性導電膜(例如，514或614)上。而且，藉由螺絲524而將一位於晶片600上方之上蓋構件522連結至該基底構件(例如，518或618)。

如第5圖所示，符號504與506係指用於形成測試座之區域，而供螺絲516通過(或稱拴入)之四個開口512係形成於內。符號510係指形成在測試板500上方或內之導電襯墊。在區域506內，藉由將螺絲516拴入開口(例如，512)而使基底構件518與測試板500連結。尤其是，基底構件518具有一中央開口，其中，有一異方性導電膜514形成於此中央開口內，且此中央開口暴露下方測試板500之一部分(例如，導電襯墊510)。基底構件518也有兩個供螺絲(例如，524)通過(或稱拴入)之兩個開口。也就是說，位於異方性導電膜514上方之上蓋構件522係藉由將螺絲524拴入開口(例如，520)而與下表面連結。

請參考第6圖，其係顯示沿著第5圖中剖面線AA’所得之測試座的剖面圖，以說明晶片與測試板間之電性連結關係。如第6圖所示，待測晶片600具有一下表面，且此下表面上形成有錫球602。而且，導電襯墊610係形成於露出基底構件618之部分內之測試板500的上表面上。因此，待測晶片600藉由錫球602而與測試板500、異方性導電膜614及導電襯墊610形成電性連接。當測試板500與自動測試系統連結時，則進行晶圓級半導體測試。

根據本發明實施例之測試座及測試板，待測晶片可與測試板有非常良好之接觸，且晶片上之錫球更精確地對準導電襯墊610。而且，當測試結果顯示失敗時，本發明之測試座增加了重工與維修之便利性。也就是說，在測試後，晶片可以重工或輕易移除(即重置新的待測晶片)。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1．．．帶狀自動連接柔性帶

2．．．絕緣膜

3．．．線路圖案

4．．．黏著劑

5．．．柔性帶基板

6．．．黏著劑

7．．．半導體晶片

8．．．電極

9．．．連接線路

10．．．連接襯墊

11．．．光阻

12．．．介層窗

13．．．錫球

15．．．接觸窗

30．．．錫球安裝襯墊

100．．．基板

102．．．金屬連接墊

104．．．保護層

106．．．金屬複合層

108．．．乾圖案膜

109．．．開口

110．．．錫球

106a．．．剩餘之金屬複合層

110a．．．錫球凸塊

1000．．．半導體晶片

1001．．．氧化膜

1002．．．導電襯墊

1003．．．絕緣膜

1004．．．重新分佈層

1005．．．支柱

1006．．．錫球凸塊

1007．．．封膠

1000a．．．中央區域

1000b．．．周邊區域

500．．．測試板

502．．．微電子元件

504．．．形成測試座之區域

506．．．形成測試座之區域

508．．．測試座

510．．．測試板的一部份

512．．．開口

514．．．異方性導電膜

516．．．螺絲

518．．．基底構件

520．．．開口

522．．．上蓋構件

524．．．螺絲

600．．．待測晶片

602．．．錫球

610．．．導電襯墊

614．．．異方性導電膜

618．．．基底構件

AA’、DD．．．剖面線

第1圖係顯示習知使用帶狀自動連接柔性帶之半導體元件的剖面圖。

第2圖係顯示用於第1圖中所示之習知之半導體元件的平面圖，且係由PSR側視之。

第3A至3D圖係顯示藉由電鍍而形成錫球凸塊結構之習知方法的剖面圖。

第4A圖係顯示藉由習知晶圓級封裝而成之半導體元件的上視圖；第4B圖係顯示沿著第4A圖之剖面線DD而得之剖面圖。

第5圖係顯示本發明一實施例之用於晶圓級半導體測試之測試板的平面圖。

第6圖係顯示沿著第5圖中剖面線AA’所得之測試座的剖面圖。

500．．．測試板

502．．．微電子元件

504．．．形成測試座之區域

506．．．形成測試座之區域

508．．．測試座

510．．．測試板的一部份

512．．．開口

514．．．異方性導電膜

516．．．螺絲

518．．．基底構件

520．．．開口

522．．．上蓋構件

524．．．螺絲

AA’．．．剖面線

Claims (14)

1. 一種用於晶圓級半導體測試之測試板，包括：複數個線路與元件；以及複數個測試座，位於該測試板之一上表面上，其中每一個測試座包括：一基底構件，藉由第一組螺絲而與該測試板連結，其中該基底構件具有一中央開口，而該中央開口暴露下方之該測試板的一部份；一異方性導電膜，置於該基底構件之該中央開口內；一待測晶片，置於該基底構件之該中央開口內的該異方性導電膜上；以及一上蓋構件，位於該晶片上方，藉由第二組螺絲而與該基底構件連結，其中該第一組螺絲僅通過該基底構件和該測試板，且該第二組螺絲僅通過該基底構件和該上蓋構件。
2. 如申請專利範圍第1項所述之用於晶圓級半導體測試之測試板，其中該基底構件至少具有4個供該第一組螺絲穿過之開口。
3. 如申請專利範圍第1項所述之用於晶圓級半導體測試之測試板，其中該上蓋構件至少具有2個供該第二組螺絲穿過之開口。
4. 如申請專利範圍第1項所述之用於晶圓級半導體測試之測試板，其中該待測晶片具有一上方形成有複數個錫球之下表面，且其中該待測晶片藉由該錫球及該異 方性導電膜而與該測試板形成電性連接。
5. 如申請專利範圍第4項所述之用於晶圓級半導體測試之測試板，更包括：複數個導電襯墊，形成於該部分內之該測試板的該上表面上，其中該待測晶片藉由該錫球、該異方性導電膜及該導電襯墊而與該測試板形成電性連接。
6. 如申請專利範圍第1項所述之用於晶圓級半導體測試之測試板，其中該測試板係一多層印刷電路板。
7. 如申請專利範圍第1項所述之用於晶圓級半導體測試之測試板，其中該測試板與一自動測試系統連結。
8. 一種用於晶圓級半導體測試之測試座，包括：一基底構件，藉由第一組螺絲而與該測試板連結，其中該基底構件具有一中央開口，而該中央開口暴露下方之該測試板的一部份；一異方性導電膜，置於該基底構件之該中央開口內；一待測晶片，置於該基底構件之該中央開口內的該異方性導電膜上；以及一上蓋構件，位於該晶片上方，藉由第二組螺絲而與該基底構件連結，其中該第一組螺絲僅通過該基底構件和該測試板，且該第二組螺絲僅通過該基底構件和該上蓋構件。
9. 如申請專利範圍第8項所述之用於晶圓級半導體測試之測試座，其中該基底構件至少具有4個供該第一組螺絲穿過之開口。
10. 如申請專利範圍第8項所述之用於晶圓級半導體測試之測試座，其中該上蓋構件至少具有2個供該第二組螺絲穿過之開口。
11. 如申請專利範圍第8項所述之用於晶圓級半導體測試之測試座，其中該待測晶片具有一上方形成有複數個錫球之下表面，且其中該待測晶片藉由該錫球及該異方性導電膜而與該測試板形成電性連接。
12. 如申請專利範圍第11項所述之用於晶圓級半導體測試之測試座，更包括：複數個導電襯墊，形成於該部分內之該測試板的該上表面上，其中該待測晶片藉由該錫球、該異方性導電膜及該導電襯墊而與該測試板形成電性連接。
13. 如申請專利範圍第8項所述之用於晶圓級半導體測試之測試座，其中該測試板係一多層印刷電路板。
14. 如申請專利範圍第8項所述之用於晶圓級半導體測試之測試座，其中該測試板與一自動測試系統連結。