TW201407699A - 封裝體及其製造方法 - Google Patents

Abstract

本揭露提供了一種封裝體，包括：一第一封裝元件及一第二封裝元件於此第一封裝元件下。此第二封裝元件包含一第一電連接器於此第二封裝元件之一頂面上，其中此第一電連接器與此第一封裝元件接合。此第二封裝元件更包含一第二電連接器於此第二封裝元件之此頂面上，其中沒有封裝元件位於此第二電連接器上及與其接合。

Description

封裝體及其製造方法

本發明係有關於半導體裝置，且特別是有關於一種半導體裝置之封裝體及其製造方法。

在傳統封裝製程中，裝置晶片係與底部封裝元件接合，例如與封裝基材或印刷電路板接合。裝置晶片包含複數個連接器，例如接合墊或銅凸塊，其可用以與底部封裝元件之連接器接合。

裝置晶片之連接器係對齊於底部封裝基材之連接器。底部封裝元件中之內連線電路係由裝置晶片所決定。因此，在設計及製造底部封裝元件時，底部封裝元件中之內連線電路係依照裝置晶片之設計客製化。當裝置晶片之設計改變時，底部封裝元件亦需隨之重新設計。

本揭露之一實施例係提供一種封裝體，包括：一第一封裝元件；以及一第二封裝元件於此第一封裝元件下，其中此第二封裝元件包含：一第一電連接器於此第二封裝元件之一頂面上，其中此第一電連接器與此第一封裝元件接合；及一第二電連接器於此第二封裝元件之此頂面上，其中沒有封裝元件位於此第二電連接器上及與其接合。

本揭露之另一實施例亦提供一種封裝體，包含：一第一封裝元件；以及一第二封裝元件，包含：一第一電連接器於此第二封裝元件之一頂面上，其中此第一電連接器透過一主動接合與此第一封裝元件接合；一第二電連接器於此第二封裝元件之此頂面上，其中此第二電連接器透過一虛置接合與此第一封裝元件接合；及一第三電連接器於此第二封裝元件之一頂面或一底面上，其中此第二電連接器與此第三電連接器電性連接。

本揭露之另一實施例亦提供一種封裝體之製造方法，包含：接合一第一封裝元件及一第二封裝元件；以及接合一第三封裝元件及一第四封裝元件，其中此第二封裝元件及第四封裝元件係實質上相同，且其中此第二封裝元件及第四封裝元件皆包含；一第一電連接器於此第二封裝元件及此第四封裝元件之一對應頂面上，其中此第二封裝元件之此第一電連接器與此第一封裝元件接合，此第四封裝元件之此第一電連接器與此第三封裝元件接合；及一第二電連接器於此第二封裝元件及此第四封裝元件之一對應頂面上，其中沒有封裝元件與此第二封裝元件之此第二電連接器重疊及電性連接，且其中此第四封裝元件之此第二電連接器係接合至一上方的封裝元件。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

10‧‧‧封裝元件

10A‧‧‧頂面

10B‧‧‧底面

12‧‧‧電連接器

12A‧‧‧電連接器

12B‧‧‧電連接器

12B1‧‧‧電連接器

12B2‧‧‧電連接器

14‧‧‧電連接器

16‧‧‧電連接器

18‧‧‧電連接器

20‧‧‧阻焊罩幕

22‧‧‧微影罩幕

23‧‧‧預焊層

24‧‧‧遮光圖案

26‧‧‧透明圖案

30‧‧‧封裝元件

31A‧‧‧主動接合墊

31B‧‧‧電連接器

32‧‧‧封裝元件

40‧‧‧主動接合

41‧‧‧虛置接合

42‧‧‧功能性電路

100‧‧‧封裝元件

122‧‧‧微影罩幕

130‧‧‧封裝元件

132‧‧‧封裝元件

134‧‧‧封裝元件

第1至6圖顯示為依照某些實施例於製造第一代封裝體之中間階段之剖面圖。

第7至9圖顯示為依照某些實施例於製造第二代封裝體之中間階段之剖面圖。

第10圖顯示為包含虛置接合之第一代封裝體。

本發明接下來將會提供許多不同的實施例以實施本發明中不同的特徵。值得注意的是，這些實施例提供許多可行之發明概念並可實施於各種特定情況。然而，在此所討論之這些特定實施例僅用於舉例說明，但非用於限定本發明之範圍。

在本揭露中，係依照各種示範例提供封裝元件之設計及封裝方法，及封裝元件之製造方法。同時，討論各種封裝製程，並舉例其封裝元件於該些製程中的中間階段。在本揭露所述之各圖式及實施例中，相似之參考標號係以指定相似元件。

第1至6圖顯示為封裝元件10之製造及使用封裝元件10之封裝體。在本說明書中，係將第3至6圖所對應之封裝體為第一代(first generation)之封裝體。第7至9圖顯示為封裝元件100之製造及使用封裝元件100之封裝體，其中封裝元件100與第1圖所示之封裝元件10之結構相同。在本說明書中，係將第9圖所對應之封裝體稱為第二代封裝體。第一封裝元件及第二代封裝元件可具有相似功能及相結構。例如，第9圖中的封裝元件130可與第3及6圖中的封裝元件30相同。第3及6圖中的封裝 元件30及第9圖中的封裝元件130亦可具有大部分為相同的電路，而僅有小於10%，或例如小於5%之電路彼此不同。在某些實施例中，第9圖中的封裝元件係為第3及6圖中的封裝元件之進一步變化。

參見第1圖，形成封裝元件10。在某些實施例中，封裝元件10係為一中介物。在其他實施例中，封裝元件10係為一封裝基材，例如層疊基材(laminate substrate)或增層基材(build-up substrate)。在更其他之實施例中，封裝元件10係為一印刷電路板(PCB)。封裝元件10包含電接器12(其更包含12A及12B)於頂面10A上，其中電連接器12可包含接合墊、焊料凸塊、含焊料帽(solder cap)覆於金屬柱上之複合電接器、或其類似物。電連接器14係埋設於封裝元件10中，且可與電接器12內連接。電連接器12A及12B可彼此相同或不同。在某些實施例中，例如封裝元件10包含中介物或封裝基材之實施例，電連接器16亦放置於封裝元件10中，用以將電連接器12及封裝元件10之底面10B上之電連接器18電性連接，其中表面10A及10B係為封裝元件10之相反兩側之表面。在其他實施例中，在封裝元件10包含中介物或封裝基材之實施例，則沒有電連接器與封裝元件10之底面10B形成電性連接。

在某些實施例中，為了使電連接器12與外部有害物質(例如水氣)絕緣，係形成介電層20以覆蓋電連接器12。介電層20可為封裝元件10之最上層，或可為封裝元件10頂部上之添加層。因此，介電層20可被認作是封裝元件之一部分，或亦可被認作是不屬於封裝元件之一部分。介電層20可為阻焊罩 幕，並因而在本說明書中亦稱為阻焊罩幕20，雖然如此，介電層20亦可使用其他具有合適絕緣能力的介電材料。

參見第2圖，進行一圖案化步驟移除部分的阻焊罩幕20，以暴露出底下的電連接器12A。電連接器12B則繼續由阻焊罩幕20所覆蓋。此圖案化步驟可透過蝕刻步驟進行，其中微影罩幕22係用以定義阻焊罩幕20之圖案，例如對用以蝕刻阻焊罩幕20之光阻(未顯示)進行曝光。微影罩幕22包含用以阻擋光線之遮光圖案24以可使光線通過之透明圖案26。雖然第2圖顯示阻焊罩幕20之邊緣與電連接器12A之間具有間隔，在某些實施例中，阻焊罩幕20亦可覆蓋電連接器12A之邊緣部分。

參見第3圖，將封裝元件30及/或封裝元件32與電連接器12A接合。封裝元件30及封裝元件32可為包含主動裝置(例如電晶體)於其中之裝置晶片，或可為一封裝體。封裝元件30及封裝元件32亦可為獨立的被動元件，例如電感器、變壓器(transformer)、平衡/不平衡轉換器(balun)、或其類似物。電連接器12B未與上方的任何封裝元件接合。電連接器12B可包含電連接器12B1，其與封裝元件30重疊。電連接器12B可更包含電連接器12B2，其未與任何封裝元件重疊，且與封裝元件30及封裝元件32錯開。封裝元件30及封裝元件32可各自透過焊接、金屬-金屬直接接合(direct metal-metal bonding)或其類似方法作接合。

如第3圖所示，電連接器12B雖未與封裝元件接合，但仍可與電連接器12A及/或電連接器18B電性連接，其中電連接器12A與上方的封裝元件30及/或32電性連接，電連接器 18B位於封裝元件10之底側。因此，雖然電連接器12B未作接合，電連接器12B可為或非為電性浮置。在本說明書中所舉例之封裝體中，係將未與其他封裝元件接合之電連接器12B稱為虛置連接器。

第4至6圖顯示依照其他實施例之封裝元件於製程各種中間階段之剖面圖。除非特別聲明，在這些實施例中之元件的材料及形成方法基本上與第1至3圖所示實施例之相似參考標號所指之相似元件相同。因此，關於第4至6圖中之相似元件之詳細描述亦可參考在第1至3圖中之實施例相關討論。參見第4圖，形成封裝元件10。除了預焊層23形成於每一電連接器12之頂部上，封裝元件10基本上與第1圖所示之封裝元件10相同。接著，參見第5圖，圖案化阻焊罩幕20，以暴露出電連接器12A及12B。因此，此微影製程中所使用之微影罩幕122係與第2圖之微影罩幕22不同。

在隨後之步驟中，如第6圖所示，封裝元件30及/或封裝元件32係與電連接器12A接合，且電連接器12B未與上方的任何電連接器接合。在進行接合製程後，可暴露出焊料層23，焊料層23亦可同時作為底下金屬元件的保護層。在其他實施例中，當形成預焊層23時，可無需形成阻焊罩幕20。此時，封裝元件之結構基本上仍與第6圖相同，但沒有阻焊罩幕20存在。

第7至9圖顯示第二代封裝元件之形成，其中封裝元件10之設計係重複使用。參見第7圖，形成封裝元件100。封裝元件100可與第1圖所示之封裝元件10相同。特別的是，封裝 元件10之未包含阻焊罩幕20的部分係與封裝元件100之未包含阻焊罩幕20的部分相同。第1圖中的阻焊罩幕20可與第7圖中的阻焊罩幕20相同或不同。

接著，如第8圖所示，進行圖案化製程移除部分的阻焊罩幕20，以暴露出底下的電連接器12A。此圖案化製程可透過蝕刻步驟進行，其中微影罩幕122係用以定義阻焊罩幕20之圖案。例如，對光阻(未顯示)進行曝光，並以光阻作為蝕刻罩幕以蝕刻阻焊罩幕20。微影罩幕122與第2圖所示之微影罩幕22不同。因此，除了電連接器12A，至少一電連接器12B係為暴露的，且電連接器12B仍有至少一者被阻焊罩幕20所覆蓋。在其他實施例中，所有的電連接器12A及12B皆為暴露的。

第9圖顯示封裝元件130、132及/或134與封裝元件100相接合。封裝元件130、132及/或134皆可為包含主動裝置(例如電晶體)於其中之裝置晶片，或可為獨立的被動元件，或為其類似物。在某些實施例中，第9圖中的封裝元件130與第3或6圖中的封裝元件30相同。在其他實施例中，第3圖中的封裝元件130及封裝元件30係彼此相似但不相同。例如，封裝元件130及封裝元件30可具有超過90%的相同電路，但剩餘的電路彼此不同。至少一電連接器12B與上方的封裝元件(例如所示之封裝元件130及134)作接合。在某些實施例中，全部的封裝元件12B皆可與上方的封裝元件接合。在其他實施例中(未顯示)，某些電連接器12B仍未作接合，且其可用以與第三代封裝元件接合(未顯示)。這些未作接合之電連接器12B可為暴露的，或可由阻焊罩幕20所覆蓋。

第10圖顯示依照其他實施例形成之封裝體。在這些實施例中，電連接器12A係透過主動接合(active bonding)41與上方之封裝元件30、32接合。此主動接合41可例如為焊料接合。主動接合41係用以使電壓及/或電流在相接合之封裝元件之間流通。此外，亦可形成虛置接合40，例如透過虛置接合凸塊40。因此，虛置接合40下方對應之電連接器12B係稱為虛置連接器。電連接器12B透過虛置接合40與上方的封裝元件30接合。虛置接合40可與封裝元件10中的電連接器14、16電性連接，及與封裝體最終結構中的其他部分電性連接。因此，在封裝體最終結構之操作期間，亦可施予電壓/訊號至此虛置接合40。然而，虛置接合40未連接至功能性電路42(例如電晶體及與電連接器12A接合之封裝元件30之其他主動接合墊31A)，如圖中標號“X”所示。因此，沒有電流流經虛置接合40。此外，封裝元件30包含電連接器31B，其在封裝元件30未與封裝元件10接合時可為電性浮置。在這些實施例中，虛置電連接器雖然沒有電性功能，但可提供機械支撐並共同分擔封裝體中的應力。

在某些實施例中，封裝元件100(第7圖)可藉由採用 與封裝元件10(第1及4圖)相同設計，降低封裝元件100之設計及製造成本。既然第9圖中的封裝體可為第3及6圖之下個或數個世代，在第一代封裝體設計完成時，可在第二代封裝元件上預留(reserve)額外的電連接器12B及對應的電連接器。在形成第二代封裝體時，僅需簡單的修飾第8圖之微影罩幕，並可節省關於封裝元件100(第9圖)之相關設計成本，及節省用以製造封 裝元件100之微影罩幕之相關設計及製造成本。

如上述，雖然已詳細揭露了多個實施例及其功效，然可知的是，在不脫離由後附申請專利範圍所界定之實施例之精神和範圍內，當可作任意之更動與潤飾。此外，本申請之範圍不限定於本說明書中所述之特定程序、機器、製造、物質之組合、功能、方法或步驟。任何所屬技術領域中具有通常知識者可由現有或未來發展的程序、機器、製造、物質之組合、功能、方法或步驟，依照本揭露在此所述之相對應的實施例進行相同的功能或達成相同的結果。因此，後附之申請專利範圍所界定者為準應包含這些程序、機器、製造、物質之組合、功能、方法或步驟。此外，每個申請專利範圍建構成一獨立的實施例，且各範圍種申請專利範圍及實施例之組合皆介於本揭露之範圍內。

10‧‧‧封裝元件

12‧‧‧電連接器

12A‧‧‧電連接器

12B‧‧‧電連接器

14‧‧‧電連接器

16‧‧‧電連接器

18‧‧‧電連接器

20‧‧‧阻焊罩幕

30‧‧‧封裝元件

31A‧‧‧主動接合墊

31B‧‧‧電連接器

40‧‧‧主動接合

41‧‧‧虛置接合

42‧‧‧功能性電路

132‧‧‧封裝元件

Claims (10)

1. 一種封裝體，包括：一第一封裝元件；以及一第二封裝元件於該第一封裝元件下，其中該第二封裝元件包含：一第一電連接器於該第二封裝元件之一頂面上，其中該第一電連接器與該第一封裝元件接合；以及一第二電連接器於該第二封裝元件之該頂面上，其中沒有封裝元件位於該第二電連接器上及與其接合。
2. 如申請專利範圍第1項所述之封裝體，其中該第二電連接器與該第一封裝元件重疊，且其中該第二電連接器包含一預焊層作為該第二電連接器之頂層。
3. 如申請專利範圍第1項所述之封裝體，其中該第二電連接器透過該第二封裝元件中的一電連接器與該第一電連接器電性連接。
4. 一種封裝體，包含：一第一封裝元件；以及一第二封裝元件，包含：一第一電連接器於該第二封裝元件之一頂面上，其中該第一電連接器透過一主動接合與該第一封裝元件接合；一第二電連接器於該第二封裝元件之該頂面上，其中該第二電連接器透過一虛置接合與該第一封裝元件接合；以及一第三電連接器於該第二封裝元件之一頂面或一底面上，其中該第二電連接器與該第三電連接器電性連接。
5. 如申請專利範圍第4項所述之封裝體，其中該第一封裝元件包含一第四電連接器與該第二電連接器接合，且其中該第四電連接器為一虛置連接器，其未與該第一電連接器中之任何功能性電路電性連接。
6. 如申請專利範圍第4項所述之封裝體，更包含一第三封裝元件與該第三電連接器接合，其中該第三電連接器係位於該第二封裝元件之該頂面上。
7. 一種封裝體之製造方法，包含：接合一第一封裝元件及一第二封裝元件；以及接合一第三封裝元件及一第四封裝元件，其中該第二封裝元件及第四封裝元件係實質上相同，且其中該第二封裝元件及第四封裝元件皆包含：一第一電連接器於該第二封裝元件及該第四封裝元件之一對應頂面上，其中該第二封裝元件之該第一電連接器與該第一封裝元件接合，該第四封裝元件之該第一電連接器與該第三封裝元件接合；以及一第二電連接器於該第二封裝元件及該第四封裝元件之一對應頂面上，其中沒有封裝元件與該第二封裝元件之該第二電連接器重疊及電性連接，且其中該第四封裝元件之該第二電連接器係接合至一上方的封裝元件。
8. 如申請專利範圍第7項所述之封裝體之製造方法，更包含：在接合該第一封裝元件之前，進行一第一圖案化步驟，以圖案化該第二封裝元件之一頂部介電層及暴露出該第二封裝元件之該第一電連接器，其中第二封裝元件之該第二電 連接器仍被該第二封裝元件之該頂部介電層所覆蓋；以及在接合該第三封裝元件之前，進行一第二圖案化步驟，以圖案化該第四封裝元件之一頂部介電層及暴露出該第四封裝元件之該第一電連接器及該第二電連接器。
9. 如申請專利範圍第7項所述之封裝體之製造方法，其中該第一及該第三封裝元件係彼此相同，或相似但不相同。
10. 如申請專利範圍第7項所述之封裝體之製造方法，其中該第二封裝元件之該第二電連接器與該第一封裝元件錯開，且被一阻焊罩幕所覆蓋，且其中該方法更包含接合一第五封裝元件至該第四封裝元件之該第二電連接器。