[go: up one dir, main page]

TWI596765B - Semiconductor substrate and semiconductor device - Google Patents

Semiconductor substrate and semiconductor device Download PDF

Info

Publication number
TWI596765B
TWI596765B TW104109013A TW104109013A TWI596765B TW I596765 B TWI596765 B TW I596765B TW 104109013 A TW104109013 A TW 104109013A TW 104109013 A TW104109013 A TW 104109013A TW I596765 B TWI596765 B TW I596765B
Authority
TW
Taiwan
Prior art keywords
layer
region
semiconductor substrate
semiconductor
concentration
Prior art date
Application number
TW104109013A
Other languages
English (en)
Other versions
TW201541635A (zh
Inventor
佐藤憲
鹿內洋志
後藤博一
篠宮勝
萩本和德
土屋慶太郎
Original Assignee
三墾電氣股份有限公司
信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三墾電氣股份有限公司, 信越半導體股份有限公司 filed Critical 三墾電氣股份有限公司
Publication of TW201541635A publication Critical patent/TW201541635A/zh
Application granted granted Critical
Publication of TWI596765B publication Critical patent/TWI596765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H10P14/24—
    • H10P14/29—
    • H10P14/2904—
    • H10P14/2921—
    • H10P14/3216—
    • H10P14/3416—
    • H10P14/3444—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體基板及半導體元件
本發明有關一種半導體基板及半導體元件，該半導體元件是使用該半導體基板所製作而成。
使用氮化物半導體而成的半導體基板，已被用在以高頻率且高輸出運作的功率元件等。尤其，作為適用於在微波、次毫米波、毫米波等高頻帶域中進行放大功率元件，已知有例如高電子遷移率電晶體(High Electron Mobility Transistor：HEMT)等。
作為使用氮化物半導體而成的半導體基板，已知半導體基板，是在Si(矽)基板上將緩衝層、GaN(氮化鎵)層、由AlGaN(氮化鋁鎵)所構成的阻障層，依序積層而成。
GaN層中的下部的層(高電阻層)，藉由提高縱向和橫向的電阻，能夠藉此提昇電晶體的關閉特性且抑制縱向漏洩，來達成高耐壓化。因此，將碳摻雜至GaN層中，因而在GaN結晶中形成較深的位準(能階)，來抑制n型傳導。
另一方面，若GaN層中的上部的層作為通道層來發揮機能，且形成捕捉載子的位準，則可能會成為電流坍塌(輸出電流特性的再現性劣化的現象)的主要原因，因此必須使碳等的濃度充分下降(參照專利文獻1-3)。
又，在專利文獻4揭示一種藉由添加Fe(鐵)至GaN層中來謀求高電阻化，且揭示一種為了使鐵的能量位準穩定化，進一步添加碳的技術。
又，在專利文獻5中揭示一種為了減低寄生電容且高耐壓化，將鐵添加於GaN層中的技術。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特許第5064824號公報
專利文獻2：日本特開2006-332367號公報
專利文獻3：日本特開2013-070053號公報
專利文獻4：日本特開2012-033646號公報
專利文獻5：日本特開2010-123725號公報
如上述，高電阻層，利用提高碳濃度，來抑制器件(device)縱向(厚度方向)的漏洩電流，是為了提昇電晶體的關閉特性而使用，然而，針對碳濃度高的高電阻層的結晶性，本案發明人進行了研究的。
在第9圖中顯示高電阻層的結晶性的成長溫度相依性，在第10圖中顯示高電阻層的碳濃度的成長溫度相依性。
由第9圖至第10圖可知，若成長溫度下降，雖然能夠增加高電阻層的碳濃度，但相反地，高電阻層的結晶性會變低。
若高電阻層的結晶性變低，則漏洩電流會增加，並且被形成在其上的通道層的結晶性也會變低，於是會有所謂的引起通道層中的電子遷移率低下和電流坍塌等的問題。
本發明是鑑於上述問題點而完成，其目的在於提供一種半導體基板及半導體元件，該半導體基板及半導體元件一邊維持高電阻層的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中的電子遷移率的低下和電流坍塌的發生等。
為了達成上述目的，本發明提供一種半導體基板，其具有：基板；緩衝層，其由前述基板上的含碳的氮化物系半導體所構成；高電阻層，其由前述緩衝層上的含碳的氮化物系半導體所構成；及，通道層，其由前述高電阻層上的氮化物系半導體所構成；該半導體基板的特徵在於：前述高電阻層，具有：第一區 域，其碳濃度比前述緩衝層低；及，第二區域，其設置於前述第一區域與前述通道層之間，且其碳濃度比前述第一區域高。
以此方式，利用高電阻層具有碳濃度比緩衝層低的第一區域、及位在第一區域與通道層之間且碳濃度比第一區域高的第二區域，而能夠一邊維持高電阻層的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中電子遷移率的低下和電流坍塌的發生等。
此時，較佳是，前述第一區域包含過渡金屬，前述第一區域的過渡金屬濃度比第二區域的過渡金屬濃度高。
利用第一區域包含濃度比第二區域的過渡金屬濃度高的過渡金屬，而能夠抑制碳濃度低的第一區域中的縱向漏洩電流的增加，並且能夠進一步提高第一區域的結晶性，藉此能夠進一步改善被形成在第一區域更上方的氮化物系半導體的結晶性。
此時，前述第一區域的過渡金屬濃度較佳是1×1017atoms/cm3以上且1×1020atoms/cm3以下，特佳是1×1018atoms/cm3以上且1×1019atoms/cm3以下。
若第一區域的過渡金屬濃度在此濃度範圍內，則能夠確實地抑制第一區域中的縱向漏洩電流的增加，並能夠確實地改善被形成在第一區域更上方的氮化物系半導體的結晶性。
此時，較佳是前述第一區域包含過渡金屬，前述第一區域的厚度為3nm以上且3000nm以下。
在第一區域包含過渡金屬的情況，若第一區域的厚度在這樣的範圍內，則能夠一邊維持第一區域的高電阻一邊改善被形成在第一區域更上方的氮化物系半導體的結晶性。
此時，較佳是前述第一區域不包含過渡金屬，前述第一區域的厚度為3nm以上且500nm以下。
在第一區域不包含過渡金屬的情況，若第一區域的厚度在這樣的範圍內，則能夠一邊維持縱向漏洩電流的抑制一邊改善被形成在第一區域更上方的氮化物系半導體的結晶性。
此時，較佳是前述第一區域與前述緩衝層相接。
藉由以此方式將結晶性高的第一區域設置在更靠緩衝層側(亦即，更靠基板側)，能夠更有效地改善被形成在第一區域更上方的氮化物系半導體的結晶性。
此時，較佳是，前述第一區域的碳濃度為未滿1×1018atoms/cm3，前述第二區域的碳濃度為1×1018atoms/cm3以上且1×1019atoms/cm3以下。
就第一區域與第二區域的碳濃度而言，能合適地使用此種濃度範圍。
又，本發明提供一種半導體元件，其特 徵在於：是使用上述半導體基板所製作而成的半導體元件，且在前述通道層上設置有電極。
若為使用此種本發明的半導體基板所製作而成的半導體元件，則能夠一邊維持高電阻層的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中電子遷移率的低下和電流坍塌的發生等。
如上述般，若根據本發明，能夠一邊維持高電阻層的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中的電子遷移率的低下和電流坍塌的發生等。
10、10’‧‧‧半導體基板
11、11’‧‧‧半導體元件
12‧‧‧基板
14‧‧‧緩衝層
15‧‧‧高電阻層
16‧‧‧低碳層
17‧‧‧高碳層
18‧‧‧通道層
19‧‧‧高碳層
20‧‧‧阻障層
21‧‧‧過渡區域
22‧‧‧主動層
24‧‧‧二維電子氣體層
26‧‧‧第一電極
28‧‧‧第二電極
30‧‧‧控制電極
第1圖是顯示半導體基板的深度方向的濃度分佈的圖，其顯示本發明的實施態樣的一例。
第2圖是顯示本發明的實施態樣的一例的半導體基板的剖面圖。
第3圖是顯示本發明的實施態樣的一例的半導體元件的剖面圖。
第4圖是顯示實施例2的半導體基板的深度方向的雜質濃度分佈的圖。
第5圖是顯示實施例5的半導體基板的深度方向的雜質濃度分佈的圖。
第6圖是實施例5的半導體基板的剖面圖。
第7圖是實施例5的半導體元件的剖面圖。
第8圖是顯示低碳層上的GaN層的結晶性相對於低碳層的膜厚相依性的圖。
第9圖是顯示高電阻層的結晶性的成長溫度相依性的圖。
第10圖是顯示高電阻層的碳濃度的成長溫度相依性的圖。
如前文所述，高電阻層，利用提高碳濃度來抑制器件的縱向漏洩電流，是為了提升電晶體的關閉特性而使用，但是若提高碳濃度則會使高電阻層的結晶性變低。若高電阻層的結晶性變低，則漏洩電流會增加且被形成在其上的通道層的結晶性也會變低，從而會有引起通道層中的電子遷移率低下和電流坍塌等的問題。
因此，本案發明人反覆針對半導體基板進行深入研究，該半導體基板能夠一邊維持高電阻層的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中的電子遷移率的低下和電流坍塌的發生等。其結果，本案發明人發現，利用在高電阻層中設置碳濃度比緩衝層更低的第一區域、及碳濃度比第一區域高的第二區域，該第二區域設在該第一區域與通道層之間，能夠一邊維持高電阻層的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中的電子遷移率的低下和電流坍塌的發生等，而完成本發明。
以下，針對本發明，作為實施態樣的一例，一邊參照圖式一邊詳細地說明，但是本發明並不限於此實施態樣。
首先，關於顯示本發明的實施態樣的一例的半導體基板，一邊參照第1圖至第2圖一邊進行說明。
第1圖是顯示半導體基板的深度方向的濃度分佈的圖，該半導體基板顯示本發明的實施態樣的一例)；第2圖是本發明的半導體基板的剖面圖。
第2圖所示的顯示本發明的實施態樣的一例的半導體基板10，具有：基板12；設置在基板 12上的緩衝層14；高電阻層15，其由設置在緩衝層14上的氮化物系半導體(例如GaN)所構成，且包含作為雜質的過渡金屬和碳；及，主動層22，其設置在高電阻層15上。
此處，基板12例如是由Si或SiC(碳化矽)所構成的基板。又，緩衝層14例如是由積層體所構成的緩衝層，該積層體是由下述各層所重複積層而成：第一層，其由氮化物系半導體所構成，及，第二層，其由與第一層組成不同的氮化物系半導體所構成。
第一層例如是由AlyGa1-yN所構成，第二層例如是由AlxGa1-xN(0≦x<y≦1)所構成。
具體而言，第一層能夠設為AlN，第二層能夠設為GaN。
主動層22，具有：通道層18，其由氮化物系半導體所構成；及，阻障層20，其由設置於通道層18上的由氮化物系半導體所構成。通道層18例如是由GaN所構成，阻障層20例如是由AlGaN所構成。
高電阻層15，包含：低碳層(第一區域)16，其碳濃度比緩衝層14低且過渡金屬的濃度為恆定；及，高碳層(第二區域)17，其設置於該低碳層16與通道層18之間，碳濃度比低碳層16高，且過渡金屬從低碳層16側朝通道層18側減少。
又，在第1圖中，雖然顯示高電阻層15包含過渡金屬的情況，但是高電阻層15也可不包含過渡金屬。
高電阻層15，利用具有碳濃度比緩衝層14低的低碳層16、及設置於低碳層16與通道層18之間且碳濃度高於低碳層16的高碳層17，而能夠一邊維持高電阻層15的高電阻一邊提高結晶性，藉此來減低漏洩電流，並且也提高被形成在其上的通道層18的結晶性，因而能夠抑制通道層中的電子遷移率的低下和電流坍塌的發生等。
在半導體基板10中，能夠將過渡金屬設為鐵。
以此方式，能夠合適地將鐵用作過渡金屬。又，作為過渡金屬，能夠使用Sc、Ti、V、Cr、Mn、Co、Ni、Cu、Zn等。
碳的添加是在使氮化物系半導體層藉由MOVPE(有機金屬氣相成長)法成長時，藉由將原料氣體(TMG(三甲基鎵))中所含的碳摻入膜中而實行，但也可藉由丙烷等摻雜氣體而實行。
關於半導體基板10，在低碳層16包含過渡金屬的情況，較佳是低碳層16的過渡金屬濃度高於高碳層17的過渡金屬濃度。
利用使低碳層16所包含的過渡金屬的濃度高於高碳層17，而能夠抑制在碳濃度較低的低碳層16中的縱向漏洩電流的增加，且能夠進一步提高低碳層16 的結晶性，藉此，能夠進一步改善被形成在第一區域更上方的氮化物系半導體的結晶性。
低碳層16的過渡金屬濃度，較佳是1×1017atoms/cm3(原子/立方公分)以上且1×1020atoms/cm3以下，特別是1×1018atoms/cm3以上且1×1019atoms/cm3以下。
若低碳層16的過渡金屬濃度在此濃度範圍，則能夠確實地抑制低碳層16中的縱向漏洩電流的增加，並能夠確實地改善被形成在低碳層16更上方的氮化物系半導體的結晶性。
關於半導體基板10，在低碳層16包含過渡金屬的情況，低碳層16的厚度較佳是3nm以上且3000nm以下，特佳為5nm以上且2000nm以下。
在低碳層16包含過渡金屬的情況，若低碳層16的厚度在這樣的範圍內，則能夠一邊維持低碳層16的高電阻，一邊改善被形成在低碳層16更上方的氮化物系半導體的結晶性。
關於半導體基板10，在低碳層16不包含過渡金屬的情況，低碳層16的厚度較佳是3nm以上且500nm以下，特佳為5nm以上且200nm以下。
在低碳層16不包含過渡金屬的情況，若低碳層16的厚度在這樣的薄的範圍內，則能夠一邊維持縱向漏 洩電流的抑制，一邊改善被形成在低碳層16更上方的氮化物系半導體的結晶性。
關於半導體基板10，較佳是低碳層16與緩衝層14相接。
藉由以此方式將結晶性高的低碳層16設置在更靠緩衝層14側(亦即，更靠基板12側)，能夠更有效地改善被形成在低碳層16更上方的氮化物系半導體的結晶性。
此處，較佳是，低碳層16的碳濃度未滿1×1018atoms/cm3，前述第二區域的碳濃度為1×1018atoms/cm3以上且1×1019atoms/cm3以下。
就第一區域與第二區域的碳濃度而言，能夠合適地使用此種濃度範圍。
繼而，針對顯示本發明的實施態樣的一例的半導體元件，一邊參照第3圖一邊進行說明。
第3圖是顯示本發明的實施態樣的半導體元件的剖面圖。
半導體元件11是使用本發明的半導體基板10製作而成的半導體元件，其具有設於主動層22上的第一電極26、第二電極28、控制電極30。
在半導體元件11中，第一電極26和第二電極28是以如下的方式配置：電流，從第一電極26，經由形 成於通道層18內的二維電子氣體層24，流至第二電極28。
在第一電極26與第二電極28之間流動的電流，能夠藉由被施加在控制電極30上的電位來控制。
半導體元件11是使用本發明的半導體基板10製作而成，該半導體基板10顯示本發明的實施例態樣的一例，能夠一邊維持高電阻層的高電阻一邊提高結晶性，藉此，能夠減低漏洩電流，並且也提高被形成在其上的通道層的結晶性，因而能夠抑制通道層中的電子遷移率的低下和電流坍塌的發生等。
[實施例]
以下，示出實施例與比較例來更具體地說明本發明，但是本發明並未限定於這些例子。
(實施例1)
製作第2圖所示的半導體基板，該半導體基板具有第1圖所示的深度方向的濃度分佈。但是，使用Fe作為過渡金屬，低碳層16中的碳濃度設為5×1017atoms/cm3，高碳層17中的碳濃度設為2×1018atoms/cm3，低碳層16中的Fe的濃度設為3×1018atoms/cm3。又，低碳層16的厚度設為500nm，高碳層的厚度設為1600nm。
使用所製作的半導體基板來製作如第3圖所示的半導體元件。
(實施例2)
製作第2圖所示的半導體基板，該半導體基板具有第4圖所示的深度方向的濃度分佈。但是，不將過渡金屬添加至高電阻層15，低碳層16中的碳濃度設為3×1017atoms/cm3，高碳層17中的碳濃度設為2×1018atoms/cm3。又，低碳層16的厚度設為100nm，高碳層的厚度設為1600nm。
使用所製作的半導體基板來製作如第3圖所示的半導體元件。
(實施例3)
以與實施例2同樣的方式來製作半導體基板。但是，低碳層16的厚度設為200nm，高碳層17的厚度設為1500nm。
關於所製作的半導體基板，使用X射線繞射來測定低碳層16上的[0002]方向的GaN層(包含高碳層17)的結晶性。將其結果顯示在第8圖中。
使用所製作的半導體基板來製作如第3圖所示的半導體元件。
(實施例4)
以與實施例2同樣的方式來製作半導體基板。但是，低碳層16的厚度設為400nm，高碳層17的厚度設為1300nm。
關於所製作的半導體基板，使用X射線繞射來測定低碳層16上的[0002]方向的GaN層(包含高碳層17)的結晶性。將其結果顯示在第8圖中。
使用所製作的半導體基板來製作如第3圖所示的半導體元件。
(比較例)
以與實施例2同樣的方式來製作半導體基板。但是，不形成低碳層16，且高碳層17的厚度設為1700nm。
關於所製作的半導體基板，使用X射線繞射來測定包含高碳層17的[0002]方向的GaN層的結晶性。將其結果顯示在第8圖中。
使用所製作的半導體基板來製作如第3圖所示的半導體元件(但是，不形成低碳層16)。
(實施例5)
製作第6圖所示的半導體基板，該半導體基板具有第5(a)圖所示的深度方向的濃度分佈。
第5圖至第6圖所示的半導體基板10’，其高電阻層15，進一步在緩衝層14與低碳層16之間包含碳濃 度比低碳層16更高的高碳層(第三區域)19，除此以外，其構成與第4圖、第2圖所示的半導體基板10相同。但是，不將過渡金屬添加至高電阻層15，且低碳層16中的碳濃度設為3×1017atoms/cm3，高碳層17中的碳濃度設為2×1018atoms/cm3，高碳層19中的碳濃度設為2×1018atoms/cm3。又，低碳層16的厚度設為100nm，高碳層17的厚度設為800nm，高碳層19的厚度設為800nm。
另外，如第5(b)圖所示，在低碳層16與高碳層17之間可設置碳濃度漸漸增加的過渡區域21。
使用所製作的半導體基板來製作如第7圖所示的半導體元件。
第7圖所示的半導體元件11’，其高電阻層15，進一步在緩衝層14與低碳層16之間包含碳濃度比低碳層16更高的高碳層(第三區域)19，除此以外，其構成與第3圖的半導體元件11相同。
由第8圖可知，隨著低碳層16的膜厚增加，低碳層16上的GaN層的結晶性變高。亦即，相較於不形成低碳層16的比較例，形成有低碳層16的實施例3至4的半導體基板的低碳層16上的GaN層(包含高碳層17)的結晶性變高，在低碳層16的膜厚較厚的實施例4中，相較於低碳層16的膜厚較薄的實施例3，結晶性變得更高。
進一步，關於實施例1至5的半導體元件，相較於比較例的半導體元件，可確認縱向漏洩電流減少，通道層中的電子遷移率的低下和電流坍塌的發生等受到抑制。
另外，本發明不限於上述實施形態。上述實施形態為例示性質，凡是具有與本發明的申請專利範圍中所記載的技術思想實質上相同的構成且達成同樣作用效果的技術方案，皆被包含於本發明的技術範圍中。
例如，在各實施形態中，低碳層16、高碳層17、19的各層中的任一者，其碳濃度可從半導體基板10、10’側漸漸朝通道18側增加。

Claims (13)

  1. 一種半導體基板，其具有：基板；緩衝層，其由前述基板上的含碳的氮化物系半導體所構成；高電阻層，其由前述緩衝層上的含碳的氮化物系半導體所構成；及，通道層，其由前述高電阻層上的氮化物系半導體所構成；該半導體基板的特徵在於：前述高電阻層，具有：第一區域，其碳濃度比前述緩衝層低；及，第二區域，其設置於前述第一區域與前述通道層之間，且其碳濃度比前述第一區域高；並且，前述第一區域包含過渡金屬，前述第一區域的過渡金屬濃度比前述第二區域的過渡金屬濃度高。
  2. 如請求項1所述之半導體基板，其中前述第一區域的過渡金屬濃度為1×1017atoms/cm3以上且1×1020atoms/cm3以下。
  3. 如請求項2所述之半導體基板，其中前述第一區域的過渡金屬濃度為1×1018atoms/cm3以上且1×1019atoms/cm3 以下。
  4. 如請求項1所述之半導體基板，其中前述第一區域包含過渡金屬，前述第一區域的厚度為3nm以上且3000nm以下。
  5. 如請求項2所述之半導體基板，其中前述第一區域包含過渡金屬，前述第一區域的厚度為3nm以上且3000nm以下。
  6. 如請求項3所述之半導體基板，其中前述第一區域包含過渡金屬，前述第一區域的厚度為3nm以上且3000nm以下。
  7. 如請求項1至請求項6中任一項所述之半導體基板，其中前述第一區域與前述緩衝層相接。
  8. 如請求項1至請求項6中任一項所述之半導體基板，其中前述第一區域的碳濃度為未滿1×1018atoms/cm3，前述第二區域的碳濃度為1×1018atoms/cm3以上且1×1019atoms/cm3以下。
  9. 如請求項7所述之半導體基板，其中前述第一區域的碳濃度為未滿1×1018atoms/cm3，前述第二區域的碳濃度為1×1018atoms/cm3以上且1×1019atoms/cm3以下。
  10. 一種半導體元件，其特徵在於：是使用如請求項1至請求項6中任一項所述的半導體基板所製作而成，且在前述通道層上設置有電極。
  11. 一種半導體元件，其特徵在於：是使用如請求項7所述之半導體基板所製作而成且在前述通道層上設置有電極。
  12. 一種半導體元件，其特徵在於：是使用如請求項8所述之半導體基板所製作而成且在前述通道層上設置有電極。
  13. 一種半導體元件，其特徵在於：是使用如請求項9所述之半導體基板所製作而成且在前述通道層上設置有電極。
TW104109013A 2014-04-18 2015-03-20 Semiconductor substrate and semiconductor device TWI596765B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014086397A JP6249868B2 (ja) 2014-04-18 2014-04-18 半導体基板及び半導体素子

Publications (2)

Publication Number Publication Date
TW201541635A TW201541635A (zh) 2015-11-01
TWI596765B true TWI596765B (zh) 2017-08-21

Family

ID=54323709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109013A TWI596765B (zh) 2014-04-18 2015-03-20 Semiconductor substrate and semiconductor device

Country Status (6)

Country Link
US (1) US9876101B2 (zh)
JP (1) JP6249868B2 (zh)
KR (1) KR102121097B1 (zh)
CN (1) CN106233440B (zh)
TW (1) TWI596765B (zh)
WO (1) WO2015159481A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6654957B2 (ja) * 2015-04-23 2020-02-26 ローム株式会社 窒化物半導体デバイス
CN107546260A (zh) * 2016-06-29 2018-01-05 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6615075B2 (ja) * 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
WO2020155095A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
JP7269190B2 (ja) * 2020-02-27 2023-05-08 株式会社東芝 窒化物結晶、光学装置、半導体装置、窒化物結晶の製造方法
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法
WO2022068256A1 (zh) * 2020-09-30 2022-04-07 苏州能讯高能半导体有限公司 半导体器件的外延结构及其制备方法
JP7388422B2 (ja) * 2021-12-23 2023-11-29 信越半導体株式会社 窒化物半導体基板の製造方法
WO2023127520A1 (ja) * 2021-12-27 2023-07-06 ローム株式会社 窒化物半導体装置およびその製造方法
KR20240163110A (ko) * 2022-03-14 2024-11-18 미쯔비시 케미컬 주식회사 GaN 에피택셜 기판
WO2024004016A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置
KR102773898B1 (ko) * 2023-08-16 2025-02-27 웨이브로드 주식회사 반도체 소자 성장용 복합기판 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2014049674A (ja) * 2012-09-03 2014-03-17 Hitachi Metals Ltd 窒化物半導体ウェハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4589043B2 (ja) 2004-07-14 2010-12-01 株式会社日立国際電気 データ伝送装置
JP4653671B2 (ja) * 2005-03-14 2011-03-16 株式会社東芝 発光装置
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP4234180B2 (ja) * 2007-07-02 2009-03-04 三菱電機株式会社 窒化物系半導体積層構造の製造方法および半導体光素子の製造方法
JP4462330B2 (ja) * 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5696392B2 (ja) 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP2013033930A (ja) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
KR101262726B1 (ko) * 2011-12-30 2013-05-09 일진엘이디(주) 탄소 도핑된 ｐ형 질화물층을 포함하는 질화물계 발광소자 제조 방법
CN105264651B (zh) * 2013-07-19 2017-10-03 夏普株式会社 场效应晶体管
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2014049674A (ja) * 2012-09-03 2014-03-17 Hitachi Metals Ltd 窒化物半導体ウェハ

Also Published As

Publication number Publication date
TW201541635A (zh) 2015-11-01
JP6249868B2 (ja) 2017-12-20
US9876101B2 (en) 2018-01-23
CN106233440B (zh) 2019-09-27
JP2015207624A (ja) 2015-11-19
US20170033209A1 (en) 2017-02-02
WO2015159481A1 (ja) 2015-10-22
KR20160141756A (ko) 2016-12-09
CN106233440A (zh) 2016-12-14
KR102121097B1 (ko) 2020-06-09

Similar Documents

Publication Publication Date Title
TWI596765B (zh) Semiconductor substrate and semiconductor device
TWI614895B (zh) 半導體基板及半導體元件
JP5696392B2 (ja) 半導体装置
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
US9837496B2 (en) Semiconductor device and method for manufacturing same
US11545566B2 (en) Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
WO2015008430A1 (ja) 半導体装置
CN106935644A (zh) 半导体装置
US20160211357A1 (en) Semiconductor device
CN107706238A (zh) Hemt器件及其制造方法
JP5810521B2 (ja) 高電子移動度トランジスタ
JP2011258782A (ja) 窒化物半導体基板
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
TWI611581B (zh) 半導體基板的製造方法、半導體元件的製造方法、半導體基板、及半導體元件
JP6534993B2 (ja) 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ