[go: up one dir, main page]

JP2015053328A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015053328A
JP2015053328A JP2013184113A JP2013184113A JP2015053328A JP 2015053328 A JP2015053328 A JP 2015053328A JP 2013184113 A JP2013184113 A JP 2013184113A JP 2013184113 A JP2013184113 A JP 2013184113A JP 2015053328 A JP2015053328 A JP 2015053328A
Authority
JP
Japan
Prior art keywords
layer
superlattice
semiconductor
concentration
impurity element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013184113A
Other languages
English (en)
Inventor
淳二 小谷
Junji Kotani
淳二 小谷
中村 哲一
Tetsukazu Nakamura
哲一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013184113A priority Critical patent/JP2015053328A/ja
Priority to US14/323,461 priority patent/US9166031B2/en
Priority to TW103123197A priority patent/TWI563660B/zh
Priority to CN201410347680.4A priority patent/CN104425584B/zh
Publication of JP2015053328A publication Critical patent/JP2015053328A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351Substrate regions of field-effect devices
    • H10D62/357Substrate regions of field-effect devices of FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8171Doping structures, e.g. doping superlattices or nipi superlattices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H10P14/24
    • H10P14/2905
    • H10P14/3216
    • H10P14/3252
    • H10P14/3416
    • H10P14/3444
    • H10P14/3446
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H10W72/07552
    • H10W72/527
    • H10W72/5363
    • H10W72/926
    • H10W74/00
    • H10W90/756

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】シリコン基板の上に窒化物半導体を形成した半導体装置において、縦方向に流れるリーク電流を減少させる。
【解決手段】基板10の上に形成された超格子バッファ層20と、超格子バッファ層20の上に形成された第1の窒化物半導体層31と、第1の窒化物半導体層31の上に形成された第2の窒化物半導体層32と、第2の窒化物半導体層の上に形成されたゲート電極41、ソース電極42及びドレイン電極43と、を有し、超格子バッファ層20は、第1の超格子形成層と第2の超格子形成層とを交互に周期的に積層することにより形成されており、第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yであって、第2の超格子形成層の一部または全部にドープされているアクセプタ不純物濃度は、第1の超格子形成層にドープされているアクセプタ不純物濃度よりも高い。
【選択図】図3

Description

本発明は、半導体装置に関するものである。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるGaNのバンドギャップは3.4eVであり、Siのバンドギャップ(1.1eV)及びGaAsのバンドギャップ(1.4eV)よりも大きく、高い破壊電界強度を有する。そのため、GaN等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)についての報告が数多くなされている。例えば、GaN系のHEMT(GaN−HEMT)では、GaNを電子走行層として、AlGaNを電子供給層として用いたAlGaN/GaNからなるHEMTが注目されている。AlGaN/GaNからなるHEMTでは、GaNとAlGaNとの格子定数差に起因した歪みがAlGaNに生じる。これにより発生したピエゾ分極及びAlGaNの自発分極差により、高濃度の2DEG(Two-Dimensional Electron Gas:2次元電子ガス)が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。また、回路設計と安全性の観点からは、ノーマリーオフ型の特性を有する窒化物半導体トランジスタの実現が求められている。
特開2012−151422号公報 特開2012−9630号公報 特開2008−124373号公報
ところで、安価で高品質の窒化物半導体トランジスタを得るためには、安価で大口径基板であるSi(シリコン)基板において、窒化物半導体を高品質でエピタキシャル成長させることが必須となる。しかしながら、シリコンとGaN等の窒化物半導体とは格子定数が異なるのみならず、熱膨張係数も大きく異なる。よって、シリコン基板の上に高品質のGaN膜を成長させるためには、シリコン基板の上に、適切に設計された超格子バッファ層を形成し、超格子バッファ層の上にGaN膜等が形成されている。超格子バッファ層は、例えば、AlN膜とAlGaN膜とを交互に複数層積層されており、周期構造を有するものであり、このような超格子バッファ層の上に、電子走行層及び電子供給層が積層されている。
このような構造の窒化物半導体トランジスタでは、トランジスタ動作時等において、ドレイン電極に高電圧が印加されるが、超格子バッファ層の絶縁性が低いと、電子供給層からバッファ層を介しシリコン基板に向かって、縦方向にリーク電流が流れる場合がある。
よって、シリコン基板の上に窒化物半導体を形成した半導体装置において、絶縁性の高い超格子バッファ層が形成されており、縦方向に流れるリーク電流の少ない半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、形成された超格子バッファ層と、前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、を有し、前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを交互に周期的に積層することにより形成されており、第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、前記第2の超格子形成層の一部または全部にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、形成された超格子バッファ層と、前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、を有し、前記超格子バッファ層は、前記基板側より、第3の超格子形成層、第2の超格子形成層、第1の超格子形成層の順で周期的に積層を繰り返すことにより形成されており、第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、第3の超格子形成層はAlGa1−zNにより形成されており、x>y>zとなるものであって、前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、形成された超格子バッファ層と、前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、を有し、前記超格子バッファ層は、前記基板側より、第2の超格子形成層、第1の超格子形成層、第3の超格子形成層の順で周期的に積層を繰り返すことにより形成されており、第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、前記第3の超格子形成層は、InGaNを含む材料により形成されており、前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、形成された超格子バッファ層と、前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、を有し、前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを含むものを周期的に積層することにより形成されており、第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であり、前記第1の超格子形成層には、アクセプタとなる不純物元素としてCがドープされており、前記第1の超格子形成層にドープされているCの濃度は、1×1017/cm以上、1×1020/cm以下であることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、形成された超格子バッファ層と、前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、を有し、前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを含むものを周期的に積層することにより形成されており、第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であり、前記第1の超格子形成層には、アクセプタとなる不純物元素としてFeがドープされており、前記第1の超格子形成層にドープされているFeの濃度は、1×1019/cm以下であることを特徴とする。
開示の半導体装置によれば、シリコン基板の上に窒化物半導体を形成した半導体装置において、縦方向に流れるリーク電流を減少させることができる。
超格子バッファ層が形成されている半導体装置の構造図 超格子バッファ層の説明図 第1の実施の形態における半導体装置の構造図 第1の実施の形態における半導体装置の超格子バッファ層の説明図 超格子バッファ層のエネルギーバンドの説明図 第1の実施の形態における半導体装置の他の超格子バッファ層の説明図 半導体装置におけるドレイン電圧とリーク電流との相関図 超格子バッファ層におけるAlN層のCの濃度とシリコン基板の反りとの相関図 図2に示す構造の超格子バッファ層内における電子密度の分布の説明図 超格子バッファ層内における電子密度とリーク電流との相関図 本実施の形態における半導体装置の超格子バッファ層内における電子密度の分布の説明図 他の構造の超格子バッファ層内における電子密度の分布の説明図 第1の実施の形態における半導体装置の製造方法の工程図(1) 第1の実施の形態における半導体装置の製造方法の工程図(2) 第2の実施の形態における半導体装置の構造図 第2の実施の形態における半導体装置の超格子バッファ層の説明図 第3の実施の形態における半導体装置の構造図 第3の実施の形態における半導体装置の超格子バッファ層の説明図 第3の実施の形態における半導体装置の超格子バッファ層のエネルギーバンドの説明図 第4の実施の形態を説明するための超格子バッファ層の構造図 超格子バッファ層のAlN層の膜厚とシリコン基板の反りとの相関図 超格子バッファ層のAlN層の膜厚と耐圧との相関図 AlN層の膜厚が異なる超格子バッファ層のエネルギーバンドの説明図(1) AlN層の膜厚が異なる超格子バッファ層のエネルギーバンドの説明図(2) 超格子バッファ層におけるAlN層のCの濃度とシリコン基板の反りとの相関図 超格子バッファ層におけるAlN層のFeの濃度とシリコン基板の反りとの相関図 第4の実施の形態における半導体装置の製造方法の工程図(1) 第4の実施の形態における半導体装置の製造方法の工程図(2) 第5の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第5の実施の形態における電源装置の回路図 第5の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
最初に、シリコン基板の上に超格子バッファ層を形成し、超格子バッファ層の上に窒化物半導体層を形成した半導体装置において、縦方向に流れるリーク電流について、図1に基づき説明する。尚、図2は、形成される超格子バッファ層920の一部を拡大した拡大図である。
図1に示される構造の半導体装置は、シリコン基板910の上に、窒化物半導体層が積層されている構造のものである。具体的には、シリコン基板910の上に、超格子バッファ層920が形成されており、超格子バッファ層920の上に、電子走行層931、電子供給層932が積層して形成されている。電子供給層932の上には、ゲート電極941、ソース電極942、ドレイン電極943が形成されている。電子走行層931は、i−GaNにより形成されており、電子供給層932は、AlGaNにより形成されており、これにより、電子走行層931において、電子走行層931と電子供給層932との界面近傍には、2DEG931aが生成される。
超格子バッファ層920は、図2(a)に示されるように、AlN層921とAlGaN層922とを交互に周期的に積層することにより形成されている。一般的には、超格子バッファ層は、SLS(Strained-Layer Super lattice)層と記載される場合がある。AlGaN層922は、Al0.2Ga0.8Nにより形成されている。また、電子走行層931はGaNにより形成されており、電子供給層932はAlGaNにより形成されている。尚、シリコン基板910には、不純物元素がドープされているシリコン基板が用いられる場合や、窒化物半導体層を成長する際に、シリコン基板910内にGa等が不純物元素として混入するため、シリコン基板910の抵抗は低くなっている。
このような構造の半導体装置においては、超格子バッファ層920における抵抗が低いと、シリコン基板910に対し略垂直方向となる縦方向に流れるリーク電流が発生する。このため、シリコン基板910に対し縦方向に流れるリーク電流を減らすための方法としては、超格子バッファ層920内にアクセプタとなる不純物元素であるC、Fe等をドープする方法がある。一般的には、C、Fe等のアクセプタとなる不純物元素は、超格子バッファ層920内において均一な濃度となるようにドープされており、例えば、不純物濃度が1×1018/cmとなるようにドープされている。
C、Fe等のアクセプタとなる不純物元素は、超格子バッファ層920内における不純物元素の濃度を高めれば高めるほど、絶縁性を高くすることができる。よって、超格子バッファ層920内における不純物元素の濃度を高めることにより、シリコン基板910の上に窒化物半導体層を形成した半導体装置におけるリーク電流を減らすことができる。
しかしながら、超格子バッファ層920内におけるC、Fe等の不純物元素の濃度が高くなると、成膜される窒化物半導体層にクラック等が発生し、また、膜の応力による影響により、シリコン基板910における反りが大きくなってしまう。このように、シリコン基板910における反りが大きくなると、露光の際に、所望のパターンの露光を行なうことができなくなる場合がある。また、シリコン基板910における反りが大きくなると、半導体装置の製造工程において、シリコン基板を搬送する際にシリコン基板を吸着することができないため、半導体装置を製造することができなくなる場合がある。
このため、絶縁性が高く、シリコン基板910の反りが大きくならない構造の超格子バッファ層を有する半導体装置が求められている。
(半導体装置)
次に、第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図3に示されるように、シリコン基板10の上に、窒化物半導体層が積層されている構造のものである。具体的には、シリコン基板10の上に、超格子バッファ層20が形成されており、超格子バッファ層20の上に、電子走行層31、電子供給層32が積層して形成されている。尚、超格子バッファ層20は、シリコン基板10の上に形成された不図示の核形成層、バッファ層の上に形成されていてもよい。
電子供給層32の上には、ゲート電極41、ソース電極42、ドレイン電極43が形成されている。本実施の形態においては、第1の半導体層となる電子走行層31は、i−GaNにより形成されており、第2の半導体層となる電子供給層32は、AlGaNにより形成されている。これにより、電子走行層31において、電子走行層31と電子供給層32との界面近傍には、2DEG31aが生成される。尚、第2の半導体層となる電子供給層32は、InAlGaNにより形成してもよい。
超格子バッファ層20は、図4(a)に示されるように、第1の超格子形成層となるAlN層21と第2の超格子形成層となるAlGaN層22とを交互に積層することにより形成されており、C、Fe等のアクセプタとなる不純物元素がドープされている。本実施の形態においては、AlGaN層22は、電子走行層31が形成されている側の上層22aと、基板10側の下層22bとにより形成されており、アクセプタとなる不純物元素の濃度は、下層22bよりも上層22aの方が高くなっている。尚、本実施の形態においては、AlGaN層22は、Al0.2Ga0.8Nにより形成されている。また、AlN層21における不純物元素の濃度は、AlGaN層22の下層22bにおける不純物元素の濃度と略同じである。
即ち、本実施の形態においては、AlGaN層22の上層22aにおける不純物元素の濃度は、AlN層21及びAlGaN層22の下層22bにおける不純物元素の濃度よりも高くなるように形成されている。具体的には、図4(b)に示されるように、AlGaN層22の上層22aにおける不純物元素の濃度は約1×1019/cmとなり、AlN層21及びAlGaN層22の下層22bにおける不純物元素の濃度は約1×1018/cmとなっている。
本実施の形態においては、AlN層21となる第1の超格子形成層は、AlGa1−xNにより形成されており、xの値が0.5以上、1以下であってもよい。また、AlGaN層22となる第2の超格子形成層は、AlGa1−yNにより形成されており、yの値が0以上、0.5未満であってもよい。従って、超格子バッファ層20においては、x>yとなるように形成されている。尚、超格子バッファ層20にドープされるアクセプタとなる不純物元素としては、C、Feの他、Mg、Zn、Be、Cd、Li等であってもよい。
本実施の形態における半導体装置においては、AlGaN層22の上層22aにおける不純物元素の濃度を他の領域よりも高くすることにより、AlN層21とAlGaN層22の上層22aとの間において電子等のキャリアが溜まることを抑制することができる。このことを図5に示すエネルギーバンド図に基づき説明する。
図5(a)は、図2に示す構造の超格子バッファ層920におけるエネルギーバンド図であり、図5(b)は、図4に示す構造の本実施の形態における半導体装置のバッファ層20のエネルギーバンド図である。図5(a)及び図5(b)に示されるように、AlGaN層22の上層22aにおける不純物元素の濃度を他の領域よりも高くすることにより、この領域におけるバンドを上に持ち上げることができる。これにより、図2に示す構造の超格子バッファ層920においては、AlN層921とAlGaN層922との界面において電子等のキャリアが溜まっているが、本実施の形態においては、このような電子等のキャリアが溜ることを防ぐことができる。
従って、本実施の形態における半導体装置における超格子バッファ層20は、図2に示す構造の超格子バッファ層920よりも絶縁性が高くなり、抵抗が高くなるため、シリコン基板に対し縦方向に流れるリーク電流の発生を抑制することができる。
また、図4に示される構造の超格子バッファ層20においては、アクセプタとなる不純物元素のドープは必要最小限の領域に限定されているため、シリコン基板10の反りが大きくなることはない。即ち、AlN層21とAlGaN層22とでは、アクセプタとなる不純物元素をドープすることによりシリコン基板に生じる反りの大きさは、AlN層21に不純物元素をドープした場合の方が大きい。よって、シリコン基板10に発生する反りが少ないAlGaN層22においてのみアクセプタとなる不純物元素の濃度を高くすることにより、シリコン基板10における反りが大きくなることを防ぐことができる。
従って、本実施の形態は、図6に示されるように、シリコン基板10の反りの影響の小さいAlGaN層22の全体(全部)において、アクセプタとなる不純物元素がドープされる濃度を高くしてもよい。しかしながら、図4に示されるように、AlGaN層22の一部である上層22aにおいてのみに、アクセプタとなる不純物元素がドープされる濃度を高くすることにより、シリコン基板10における反りの発生をより小さく抑えることができるため、より好ましい。
次に、図7に基づき図4に示される構造の本実施の形態における半導体装置におけるリーク電流と、図2に示される構造の半導体装置におけるリーク電流について説明する。図7において、特性7Aは、図4に示される構造の本実施の形態における半導体装置におけるドレイン電圧とリーク電流との関係を示すものであり、特性7Bは、図2に示される構造の半導体装置におけるドレイン電圧とリーク電流との関係を示すものである。
特性7Aに示される本実施の形態における半導体装置は、印加されるドレイン電圧が200Vの場合では、流れるリーク電流は約1×10−5/cmであり、800Vの場合では、流れるリーク電流は1×10−5/cm〜1×10−4/cmである。これに対し、特性7Bに示される図2に示す構造の半導体装置は、印加されるドレイン電圧が200Vの場合では、流れるリーク電流は約1×10−3/cmであり、800Vの場合では、流れるリーク電流は1×10−3/cm〜1×10−3/cmである。よって、本実施の形態における半導体装置は、図2に示す構造の半導体装置よりも、縦方向に流れるリーク電流を2桁程度低くすることができる。
次に、図8に基づきAlN層にドープされたアクセプタとなる不純物元素であるCの濃度とシリコン基板の反りとの関係について説明する。図8に示されるように、AlN層にドープされるCの濃度が高くなると、シリコン基板の反りが大きくなる傾向にある。ここで、シリコン基板の反りは、60μm以下であることが好ましいため、AlN層にドープされるCの濃度は、1×1018/cm以下であることが好ましい。
次に、超格子バッファ層におけるキャリア濃度について、一次元計算によるシミュレーションを行なった結果について説明する。図9は、図3に示す構造の超格子バッファ層920において、一次元計算によるシミュレーションを行なった結果である。尚、超格子バッファ層920には、不純物元素としてCが1×1018/cmの濃度で均一にドープされている。また、AlN層921とAlGaN層922との界面には、ホールと電子が溜っているが、図9においては電子について記載している。
図9に示されるように、AlN層921とAlGaN層922との界面における電子濃度は、約1×1019/cmである。図10は、AlGaN層とAlN層との界面における電子濃度とリーク電流との関係を示す。電子濃度が高くなるとリーク電流が増加するため耐圧が低下する。電子濃度が約1×1019/cmの場合では、リーク電流は1×10−1A/cmと高いため、耐圧も低い。
次に、本実施の形態における半導体装置における超格子バッファ層20におけるキャリア濃度について、一次元計算によるシミュレーションを行なった結果について説明する。図11は、図5に示す構造の超格子バッファ層20において、一次元計算によるシミュレーションを行なった結果である。尚、超格子バッファ層20においては、AlGaN層22の上層22aにおける不純物元素の濃度は1×1019/cmとなり、AlN層21及びAlGaN層22の下層22bにおける不純物元素の濃度は1×1018/cmとなるようにドープされている。図11に示されるように、AlN層21とAlGaN層22との界面においては、電子濃度が1×1013/cm以下であり、電子が殆ど消失しており、リーク電流が低くなるため、耐圧が高くなる。
図12は、超格子バッファ層において、AlGaN層22の下層における不純物元素の濃度が1×1019/cmとなり、AlN層21及びAlGaN層22の上層における不純物元素の濃度が1×1018/cmとなるようにドープされている場合の結果である。図12に示されるように、この場合におけるAlN層とAlGaN層との界面における電子濃度のピークは、約1×1016/cmとなり、図2に示される構造の超格子バッファ層よりもリーク電流を低くすることができる。しかしながら、図11及び図12に基づくならば、AlGaN層の下層よりも上層におけるCの濃度を高くすることにより、より一層キャリア濃度を低くすることができる。この場合、リーク電流を低くすることができ、耐圧を向上させることができるため好ましい。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図13及び図14に基づき説明する。本実施の形態における半導体装置の製造方法は、基板となるシリコン基板10の上に、窒化物半導体層をエピタキシャル成長させることにより形成する。窒化物半導体層をエピタキシャル成長させる方法としては、MOCVD(Metal Organic Chemical Vapor Deposition)またはMBE(Molecular Beam Epitaxy)がある。
尚、本実施の形態における説明では、窒化物半導体層は、MOCVDにより形成する場合について説明する。窒化物半導体層をMOCVDにより成膜する際には、Alの原料ガスにはTMA(トリメチルアルミニウム)が用いられ、Gaの原料ガスにはTMG(トリメチルガリウム)が用いられ、Nの原料ガスにはNH(アンモニア)が用いられる。
最初に、図13(a)に示されるように、シリコン基板10の上に、窒化物半導体により核形成層11及びバッファ層12を順次形成する。本実施の形態においては、シリコン基板10として、シリコン(111)基板を用いているが、シリコン基板10に代えて、SiC、サファイア、GaN等により形成された基板を用いてもよい。核形成層11は、膜厚が200nmのAlN膜により形成されており、バッファ層12は、Al0.4Ga0.6Nにより形成されている。
核形成層11は、基板温度が約1000℃、V/III比が1000〜2000、MOCVD装置のチャンバー内の圧力が約50mbar(5kPa)の条件において成長させることにより形成する。バッファ層12は、基板温度が約1000℃、V/III比が100〜300、MOCVD装置のチャンバー内の圧力が約50mbar(5kPa)の条件において成長させることにより形成する。本実施の形態においては、上述したように、核形成層11については、膜中へのCの取り込み量が少ない条件により成長させることが好ましく、バッファ層については、平坦性を高くするため、V/III比を低下させた条件により成長させることが好ましい。
次に、図13(b)に示すように、バッファ層12の上に超格子バッファ層20を形成する。具体的には、図4に示されるように、AlN層21とAlGaN層22とを交互に周期的に積層することにより超格子バッファ層20を形成する。この際形成されるAlN層21の膜厚は約1.5nmであり、AlGaN層22の膜厚は約20nmである。尚、AlN層21の膜厚は、残留電子発生による耐圧の低下を避けるため、2nm以下であることが好ましい。また、AlGaN層22は、Al0.2Ga0.8Nにより形成されている。超格子バッファ層20を形成する際の基板温度は、約1020℃であり、MOCVD装置のチャンバー内の圧力が約50mbar(5kPa)の条件において成長させることにより形成する。
本実施の形態においては、AlGaN層22は、下層22bよりも上層22aの方がアクセプタとなる不純物元素の濃度が高くなるように、成長条件を変化させながら形成する。具体的には、アクセプタとなる不純物元素としてCが用いられており、V/III比を変化させることによりCの混入量を調整している。例えば、AlGaN層22の下層22bを形成する際には、V/III比が約1000の条件で成長させ、上層22aを形成する際には、V/III比が約100の条件で成長させる。また、AlN層21を形成する際には、Cの濃度を更に低くするため、V/III比が1500〜2000の条件で成長させる。これにより、AlGaN層22の上層22aにおける不純物濃度が、AlN層21及びAlGaN層22の下層21bにおける不純物濃度よりも高くなるように超格子バッファ層20を形成することができる。
本実施の形態においては、AlGaN層22の上層22aにおける不純物濃度は、1×1017/cm以上、1×1018/cm以下であることが好ましい。また、AlN層21及びAlGaN層22の下層22bにおける不純物濃度は、5×1018/cm以上、1×1020/cm以下であることが好ましい。
次に、図13(c)に示すように、超格子バッファ層20の上に、電子走行層31及び電子供給層32を積層して形成する。具体的には、電子走行層31は、成長温度が約1000℃、MOCVD装置のチャンバー内における圧力が約100〜300mbar(10〜30kPs)の条件で、超格子バッファ層20の上に、膜厚が約1μmのGaNを成長させることにより形成する。電子供給層32は、成長温度が約1000℃、MOCVD装置のチャンバー内における圧力が約100〜200mbar(10〜20kPs)の条件で、電子走行層31の上に、膜厚が約20nmのAlGaNを成長させることにより形成する。本実施の形態においては、電子供給層32は、Al0.2Ga0.8Nにより形成されている。
次に、図14に示すように、電子供給層32の上に、ソース電極42及びドレイン電極43を形成し、更に、電子供給層32の上に、ゲート電極41を形成する。具体的には、電子供給層32の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ti/Al膜からなる金属積層膜を真空蒸着により成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜されている金属積層膜をレジストパターンとともに除去する。これにより、残存する金属積層膜によりソース電極42及びドレイン電極43が形成される。この後、RTA(ラピッドサーマルアニール)を行なうことにより、ソース電極42及びドレイン電極43をオーミックコンタクトさせる。尚、Ti/Al膜からなる金属積層膜において、Ti膜の膜厚は約100nmであり、Al膜の膜厚は約300nmである。
この後、再び電子供給層32の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ni/Au膜からなる金属積層膜を真空蒸着により成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜されている金属積層膜をレジストパターンとともに除去する。これにより、残存する金属積層膜によりゲート電極41が形成される。尚、Ni/Au膜からなる金属積層膜において、Ni膜の膜厚は約50nmであり、Au膜の膜厚は約300nmである。
以上の工程の製造方法により、本実施の形態における半導体装置を製造することができる。
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における半導体装置の超格子バッファ層とは異なる構造の超格子バッファ層を有する半導体装置である。本実施の形態における半導体装置は、図15に示されるように、シリコン基板10の上に、超格子バッファ層120、電子走行層31、電子供給層32が形成されている。また、電子供給層32の上には、ゲート電極41、ソース電極42及びドレイン電極43が形成されている。尚、超格子バッファ層120は、シリコン基板10の上に形成された不図示の核形成層、バッファ層の上に形成されていてもよい。
図16(a)は、超格子バッファ層120の一部を拡大した拡大図である。図16(b)に示されるように、超格子バッファ層120は、AlN層121、第1のAlGaN層122、第2のAlGaN層123が順次積層されている周期的な構造のものである。尚、本実施の形態においては、AlN層121を第1の超格子形成層と記載し、第1のAlGaN層122を第2の超格子形成層と記載し、第2のAlGaN層123を第3の超格子形成層と記載する場合がある。
本実施の形態では、AlN層121となる第1の超格子形成層はAlGa1−xNにより形成されていてもよい。また、第1のAlGaN層122となる第2の超格子形成層はAlGa1−yNにより形成されており、第2のAlGaN層123となる第3の超格子形成層はAlGa1−zNにより形成されていてもよい。本実施の形態においては、x>y>zの関係にある。即ち、第1のAlGaN層122となる第2の超格子形成層の方が、第2のAlGaN層123となる第3の超格子形成層よりもバンドギャップが広くなるように形成されている。尚、第3の超格子形成層であるAlGa1−zNは、zの値が0以上、0.5未満となるように形成してもよい。また、本実施の形態においては、AlN層121の膜厚は約1.5nm、第1のAlGaN層122の膜厚は約10nm、第2のAlGaN層123の膜厚は約10nmとなるように形成されている。
また、AlN層121、第1のAlGaN層122、第2のAlGaN層123には、C、Fe等のアクセプタとなる不純物元素がドープされている。第1のAlGaN層122における不純物元素の濃度は、第2のAlGaN層123及びAlN層121における不純物元素の濃度よりも高くなるように形成されている。具体的には、図16(b)に示されるように、第1のAlGaN層122における不純物元素の濃度は約1×1019/cmとなり、第2のAlGaN層123及びAlN層121における不純物元素の濃度は約1×1018/cmとなるように形成されている。
本実施の形態においては、例えば、第1のAlGaN層122は、Al0.2Ga0.8Nにより形成されており、第2のAlGaN層123は、Al0.1Ga0.9Nにより形成されている。このように、第1の実施の形態において上層に相当する第1のAlGaN層122のバンドギャップを下層に相当する第2のAlGaN層123のバンドギャップよりも広くすることにより、より一層電子が溜ることを抑制することができる。
第1のAlGaN層122と第2のAlGaN層123とにおいて、組成比が異なるように形成する方法としては、MOCVDにおいて成長させる際のV/III比を調整することにより形成可能である。
尚、上記以外の内容については、第1の実施の形態と同様である。
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、第1及び第2の実施の形態における半導体装置の超格子バッファ層とは異なる構造の超格子バッファ層を有する半導体装置である。本実施の形態における半導体装置は、図17に示されるように、シリコン基板10の上に、超格子バッファ層220、電子走行層31、電子供給層32が形成されている。また、電子供給層32の上には、ゲート電極41、ソース電極42及びドレイン電極43が形成されている。尚、超格子バッファ層220は、シリコン基板10の上に形成された不図示の核形成層、バッファ層の上に形成されていてもよい。
図18(a)は、超格子バッファ層220の一部を拡大した拡大図である。図18(b)に示されるように、超格子バッファ層220は、AlN層221、AlGaN層222、InGaN層223が順次積層されている周期的な構造のものである。AlGaN層222は、電子走行層31が形成されている側であって、AlN層221と接している上層222aと基板10側の下層222bとを有している。尚、本実施の形態においては、AlN層221を第1の超格子形成層と記載し、AlGaN層222を第2の超格子形成層と記載し、InGaN層223を第3の超格子形成層と記載する場合がある。
本実施の形態においては、AlN層221となる第1の超格子形成層は、AlGa1−xNにより形成されており、xの値が0.5以上、1以下であってもよい。また、AlGaN層222となる第2の超格子形成層は、AlGa1−yNにより形成されており、yの値が0以上、0.5未満であってもよい。従って、超格子バッファ層220においては、x>yとなるように形成されている。尚、超格子バッファ層220にドープされるアクセプタとなる不純物元素としては、C、Feの他、Mg、Zn、Be、Cd、Li等であってもよい。
AlN層221、AlGaN層222、InGaN層223には、C、Fe等のアクセプタとなる不純物元素がドープされている。本実施の形態においては、AlGaN層222における上層222aの不純物元素の濃度は、AlGaN層222における下層222b、AlN層221、InGaN層223の不純物元素の濃度よりも多くなるようにドープされている。
具体的には、図18(b)に示すように、AlGaN層222の上層222aにおける不純物元素の濃度は約1×1019/cmとなっている。また、、AlGaN層222の下層222b、AlN層221、InGaN層223における不純物元素の濃度は約1×1018/cmとなっている。本実施の形態においては、例えば、AlGaN層222は、Al0.1Ga0.9Nにより形成されており、InGaN層223は、In0.1Ga0.9Nにより形成されている。また、AlN層221の膜厚は約1.5nm、AlGaN層222の膜厚は約20nm、InGaN層223の膜厚は約2nmとなるように形成されている。尚、図19は、超格子バッファ層220におけるエネルギーバンド図である。
ところで、超格子バッファ層に不純物元素としてFeをドープした場合、Feは電子走行層31等に拡散しやすい元素であり、熱処理や膜成長の際に、電子走行層31等にFeが拡散してしまうと、半導体装置における特性が低下してしまう。本実施の形態における半導体装置は、超格子バッファ層220においてInGaN層223を形成することにより、Feの拡散を抑制したものである。即ち、InGaN層223は、格子定数が大きいため、不純物元素としてドープされているFeの拡散を抑制したものである。即ち、InGaN層223はバリア層として機能している。これにより、超格子バッファ層220において不純物元素としてFeをドープした場合においても、Feは電子走行層31等に拡散することを抑制することができる。よって、本実施の形態においては、半導体装置としての特性の低下を招くことなく、シリコン基板10の反り及びリーク電流の発生を抑制することができる。
尚、本実施の形態においては、InGaN層223に代えて、InAlGaNを用いてもよい。InGaN層223を形成する際には、供給される原料ガスとして、TMI(トリメチルインジウム)が用いられる。また、上記以外の内容については、第1の実施の形態と同様である。
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。ところで、上述したシリコン基板において縦方向に流れるリーク電流は、超格子バッファ層を厚くすることにより、抑制することができる。しかしながら、超格子バッファ層が厚いとシリコン基板の反りも大きくなってしまう。ここで、図20に示されるように、超格子バッファ層20が第1の超格子形成層であるAlN層21と第2の超格子形成層であるAlGaN層22とを交互に積層することにより形成した場合について検討を行なった結果について説明する。具体的には、超格子バッファ層において、第1の超格子形成層であるAlN層21の膜厚を変化させた場合について検討を行なった結果について説明する。
図21は、超格子バッファ層20における第1の超格子形成層であるAlN層21の膜厚と、シリコン基板10の反りのwarp値との関係を示す。図21に示されるように、超格子バッファ層20における第1の超格子形成層であるAlN層21の膜厚を厚くすることにより、シリコン基板10における反りを低減させることができる。AlN層21の膜厚が0.8nm未満である場合には、シリコン基板10の反りのwarp値が120μm以上となり、超格子バッファ層20や超格子バッファ層20の上に成膜される窒化物半導体層にクラック等が発生し好ましくない。よって、超格子バッファ層における第1の超格子形成層であるAlN層21の膜厚は、0.8nm以上であることが好ましい。
図22は、超格子バッファ層20における第1の超格子形成層であるAlN層21の膜厚と耐圧との関係を示す。尚、本実施の形態においては、耐圧とは、リーク電流が1×10−3A/cmとなる電圧であるものとする。図22に示されるように、超格子バッファ層20における第1の超格子形成層であるAlN層21の膜厚を厚くすることにより耐圧が低下し、特に、AlN層21の膜厚が2.0nm前後においては、AlN層21の膜厚が厚くなると、耐圧は急激に低下する。AlN層21の膜厚が2.0nmを超えると耐圧は、200V未満となり好ましくない。よって、超格子バッファ層20における第1の超格子形成層であるAlN層21の膜厚は、2.0nm以下であることが好ましい。
ここで、超格子バッファ層20におけるAlN層21の膜厚により耐圧が変化することをAlN層21の膜厚が1.5nmの場合と膜厚が2.3nmの場合におけるエネルギーバンド図に基づき説明する。図23は、膜厚が1.5nmのAlN層21と膜厚が20nmのAlGaN層22とを交互に積層することにより形成した超格子バッファ層20におけるエネルギーバンド図である。また、図24は、膜厚が2.3nmのAlN層21と膜厚が20nmのAlGaN層22とを交互に積層することにより形成した超格子バッファ層20におけるエネルギーバンド図である。図23に示す場合に比べて、図24に示す場合の方が、伝導帯の下端が下に位置しており、この部分において電子が溜りやすい。このため、超格子バッファ層20は、図23に示す場合に比べて、図24に示す場合の方が、耐圧が低くなる。
以上より、AlN層21の膜厚を変化させた場合にシリコン基板10の反りと耐圧とはトレードオフの関係にある。上記におけるシリコン基板10の反りと耐圧との関係に基づくならば、超格子バッファ層20における第1の超格子形成層であるAlN層21の膜厚は、0.8nm以上、2.0nm以下であることが好ましい。
次に、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるCの濃度と、シリコン基板10の反りとの関係について説明する。図25は、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるCの濃度と、シリコン基板10の反りのwarp値との関係を示す。尚、AlN層21の膜厚は2nmである。
図25に示されるように、超格子バッファ層20における第1の超格子形成層であるAlN層21におけるCの濃度を高くすることにより、シリコン基板10における反りが大きくなる。AlN層21におけるCの濃度が1×1020/cmを超えると、シリコン基板10の反りのwarp値が120μm以上となり、膜にクラック等が発生するため好ましくない。よって、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるCの濃度は、1×1020/cm以下であることが好ましい。尚、AlN層21にはCはある程度ドープしないと所望の耐圧を得ることができないため、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるCの濃度は、1×1017/cm以上であることが好ましい。
以上より、シリコン基板10の反りと耐圧との関係に基づくならば、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるCの濃度は、1×1017/cm以上、1×1020/cm以下であることが好ましい。
次に、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるFeの濃度と、シリコン基板10の反りとの関係について説明する。図26は、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるFeの濃度と、シリコン基板10の反りのwarp値との関係を示す。尚、第1の超格子形成層であるAlN層21の膜厚は2nmであり、AlN層21には、不純物元素としてCが1×1018/cmの濃度でドープされている。
図26に示されるように、超格子バッファ層20における第1の超格子形成層であるAlN層21におけるFeの濃度を高くすることにより、シリコン基板10における反りが大きくなる。AlN層21におけるFeの濃度が1×1020/cmを超えると、シリコン基板10の反りのwarp値が120μm以上となり、膜にクラック等が発生するため好ましくない。よって、超格子バッファ層20における第1の超格子形成層であるAlN層21にドープされる不純物元素であるFeの濃度は、1×1019/cm以下であることが好ましい。
よって、本実施の形態は、超格子バッファ層20におけるAlN層21の膜厚が0.8nm以上、2.0nm以下であり、AlN層21にドープされている不純物元素がCである場合には、Cの濃度は、1×1017/cm以上、1×1020/cm以下である。
また、超格子バッファ層20におけるAlN層21の膜厚が0.8nm以上、2.0nm以下であり、超格子バッファ層20におけるAlN層にドープされている不純物元素がFeである場合には、Feの濃度は、1×1019/cm以下である。本実施の形態における半導体装置は、上記のようなAlN層21を有する超格子バッファ層20が形成されている半導体装置である、
尚、本実施の形態においては、AlN層21となる第1の超格子形成層は、AlGa1−xNとした場合に、xの値が0.5以上、1以下となるものにより形成してもよい。また、AlGaN層22となる第2の超格子形成層は、AlGa1−yNとした場合に、yの値が0以上、0.5未満となるものにより形成してもよい。従って、x>yとなるように形成されている。また、より好ましくは、第1の超格子形成層は、AlNにより形成してもよい。また、超格子バッファ層20にドープされるアクセプタとなる不純物元素としては、C、Feの他、Mg、Zn、Be、Cd、Li等であってもよい。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について、図27及び図28に基づき説明する。本実施の形態における半導体装置の製造方法は、シリコン基板10の上に、窒化物半導体層をMOCVDまたはMBEによりエピタキシャル成長させることにより形成する。本実施の形態における説明では、窒化物半導体層は、MOCVDにより形成する場合について説明する。尚、窒化物半導体層をMOCVDにより成膜する際には、Alの原料ガスにはTMA(トリメチルアルミニウム)が用いられ、Gaの原料ガスにはTMG(トリメチルガリウム)が用いられ、Nの原料ガスにはNH(アンモニア)が用いられる。
最初に、図27(a)に示されるように、シリコン基板10の上に、窒化物半導体により核形成層11及びバッファ層12を順次形成する。本実施の形態においては、シリコン基板10として、シリコン(111)基板を用いているが、シリコン基板10に代えて、SiC、サファイア、GaN等により形成された基板を用いてもよい。核形成層11は、膜厚が200nmのAlN膜により形成されており、バッファ層12は、Al0.4Ga0.6Nにより形成されている。
核形成層11は、基板温度が約1000℃、V/III比が1000〜2000、MOCVD装置のチャンバー内の圧力が約50mbar(5kPa)の条件において成長させることにより形成する。バッファ層12は、基板温度が約1000℃、V/III比が100〜300、MOCVD装置のチャンバー内の圧力が約50mbar(5kPa)の条件において成長させることにより形成する。本実施の形態においては、上述したように、核形成層11については、膜中へのCの取り込み量が少ない条件により成長させることが好ましく、バッファ層については、平坦性を高くするため、V/III比を低下させた条件により成長させることが好ましい。
次に、図27(b)に示すように、バッファ層12の上に超格子バッファ層20を形成する。具体的には、図20に示されるように、AlN層21とAlGaN層22とを交互に周期的に積層することにより超格子バッファ層20を形成する。この際形成されるAlN層21の膜厚は約1.5nmであり、AlGaN層22の膜厚は約20nmである。尚、AlN層21の膜厚は、残留電子発生による耐圧の低下を避けるため、2nm以下であることが好ましく、シリコン基板10の反りを低減するため、0.8nm以上であることが好ましい。また、AlGaN層22は、Al0.2Ga0.8Nにより形成されている。超格子バッファ層20を形成する際の基板温度は、約1020℃であり、MOCVD装置のチャンバー内の圧力が約50mbar(5kPa)の条件において成長させることにより形成する。
本実施の形態においては、AlN層21にドープされるアクセプタとなる不純物元素としてCが用いられており、V/III比を変化させることによりCの混入量を調整している。具体的には、AlN層21におけるCの濃度を1×1018/cmとするため、AlN層21を形成する際には、V/III比が約600の条件で成長させている。尚、本実施の形態においては、AlN層21における不純物濃度は、1×1017/cm以上、1×1020/cm以下であることが好ましい。
次に、図27(c)に示すように、超格子バッファ層20の上に、電子走行層31及び電子供給層32を積層して形成する。具体的には、電子走行層31は、成長温度が約1000℃、MOCVD装置のチャンバー内における圧力が約100〜300mbar(10〜30kPs)の条件で、超格子バッファ層20の上に、膜厚が約1μmのGaNを成長させることにより形成する。電子供給層32は、成長温度が約1000℃、MOCVD装置のチャンバー内における圧力が約100〜200mbar(10〜20kPs)の条件で、電子走行層31の上に、膜厚が約20nmのAlGaNを成長させることにより形成する。本実施の形態においては、電子供給層32は、Al0.2Ga0.8Nにより形成されている。
次に、図28に示すように、電子供給層32の上に、ソース電極42及びドレイン電極43を形成し、更に、電子供給層32の上に、ゲート電極41を形成する。具体的には、電子供給層32の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極42及びドレイン電極43が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ti/Al膜からなる金属積層膜を真空蒸着により成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜されている金属積層膜をレジストパターンとともに除去する。これにより、残存する金属積層膜によりソース電極42及びドレイン電極43が形成される。この後、RTA(ラピッドサーマルアニール)を行なうことにより、ソース電極42及びドレイン電極43をオーミックコンタクトさせる。尚、Ti/Al膜からなる金属積層膜において、Ti膜の膜厚は約100nmであり、Al膜の膜厚は約300nmである。
この後、再び電子供給層32の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極41が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ni/Au膜からなる金属積層膜を真空蒸着により成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜されている金属積層膜をレジストパターンとともに除去する。これにより、残存する金属積層膜によりゲート電極41が形成される。尚、Ni/Au膜からなる金属積層膜において、Ni膜の膜厚は約50nmであり、Au膜の膜厚は約300nmである。
以上の工程の製造方法により、本実施の形態における半導体装置を製造することができる。
尚、本実施の形態においては、超格子バッファ層20におけるAlN層21を形成する際に、アクセプタとなる不純物元素として、Feをドープしてもよい。この場合においてドープされるFeの濃度は、1×1019/cm以下であることが好ましく、例えば、1×1018/cmの濃度でドープされていることが好ましい。Feをドープする際の原料ガスとしては、例えば、フェロセン(Cp2Fe)が用いられる。また、上記以外の内容については、第1の実施の形態と同様である。
〔第5の実施の形態〕
次に、第5の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第1から第4の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図29に基づき説明する。尚、図29は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第4の実施の形態に示されているものとは、異なっている。
最初に、第1から第4の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMTの半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1から第4の実施の形態における半導体装置に相当するものである。
次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1から第4の実施の形態における半導体装置のゲート電極41と接続されている。また、ソース電極412はソース電極パッドであり、第1から第4の実施の形態における半導体装置のソース電極42と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1から第4の実施の形態における半導体装置のドレイン電極43と接続されている。
次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMTのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1から第4の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図30に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子(図30に示す例では4つ)466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子(図30に示す例では3つ)468を備えている。図30に示す例では、第1から第4の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いられている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFET(metal insulator semiconductor field effect transistor)を用いている。
次に、図31に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタル・プレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタル・プレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図31に示す例では、パワーアンプ473は、第1から第4の実施の形態におけるいずれかの半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図31に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路471に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
基板の上に、形成された超格子バッファ層と、
前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを交互に周期的に積層することにより形成されており、
第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする半導体装置。
(付記2)
前記第2の超格子形成層は、前記第1の半導体層側となる上層と前記基板側となる下層とを有しており、
前記第2の超格子形成層において、前記上層にドープされているアクセプタとなる不純物元素の濃度は、前記下層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする付記1に記載の半導体装置。
(付記3)
前記下層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度と略同じであることを特徴とする付記2に記載の半導体装置。
(付記4)
基板の上に、形成された超格子バッファ層と、
前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、前記基板側より、第3の超格子形成層、第2の超格子形成層、第1の超格子形成層の順で周期的に積層を繰り返すことにより形成されており、
第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、第3の超格子形成層はAlGa1−zNにより形成されており、x>y>zとなるものであって、
前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする半導体装置。
(付記5)
前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度と略同じであることを特徴とする付記4に記載の半導体装置。
(付記6)
基板の上に、形成された超格子バッファ層と、
前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、前記基板側より、第2の超格子形成層、第1の超格子形成層、第3の超格子形成層の順で周期的に積層を繰り返すことにより形成されており、
第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
前記第3の超格子形成層は、InGaNを含む材料により形成されており、
前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする半導体装置。
(付記7)
前記第2の超格子形成層は、前記第1の半導体層側となる上層と前記基板側となる下層とを有しており、
前記第2の超格子形成層において、前記上層にドープされているアクセプタとなる不純物元素の濃度は、前記下層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする付記6に記載の半導体装置。
(付記8)
前記下層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度と略同じであることを特徴とする付記7に記載の半導体装置。
(付記9)
前記第1の超格子形成層におけるxの値は、0.5以上、1以下であり、
前記第2の超格子形成層におけるyの値は、0以上、0.5以下であることを特徴とする付記1から8のいずれかに記載の半導体装置。
(付記10)
前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、5×1016/cm以上、1×1018/cm以下であることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
前記第2の超格子形成層または、第2の超格子形成層の上層にドープされているアクセプタとなる不純物元素の濃度は、1×1018/cm以上、1×1020/cm以下であることを特徴とする付記1から10のいずれかに記載の半導体装置。
(付記12)
前記アクセプタとなる不純物元素は、CまたはFeであることを特徴とする付記1から11のいずれかに記載の半導体装置。
(付記13)
前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であることを特徴とする付記1、4、6のいずれかに記載の半導体装置。
(付記14)
前記第1の超格子形成層には、アクセプタとなる不純物元素としてCがドープされており、
前記第1の超格子形成層にドープされているCの濃度は、1×1017/cm以上、1×1020/cm以下であることを特徴とする付記13に記載の半導体装置。
(付記15)
前記第1の超格子形成層には、アクセプタとなる不純物元素としてFeがドープされており、
前記第1の超格子形成層にドープされているFeの濃度は、1×1019/cm以下であることを特徴とする付記13または14に記載の半導体装置。
(付記16)
基板の上に、形成された超格子バッファ層と、
前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを含むものを周期的に積層することにより形成されており、
第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であり、
前記第1の超格子形成層には、アクセプタとなる不純物元素としてCがドープされており、
前記第1の超格子形成層にドープされているCの濃度は、1×1017/cm以上、1×1020/cm以下であることを特徴とする半導体装置。
(付記17)
基板の上に、形成された超格子バッファ層と、
前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
を有し、
前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを含むものを周期的に積層することにより形成されており、
第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であり、
前記第1の超格子形成層には、アクセプタとなる不純物元素としてFeがドープされており、
前記第1の超格子形成層にドープされているFeの濃度は、1×1019/cm以下であることを特徴とする半導体装置。
(付記18)
前記第1の超格子形成層は、AlNにより形成されていることを特徴とする付記13から17のいずれかに記載の半導体装置。
(付記19)
前記基板は、シリコンを含む材料により形成されていることを特徴とする付記1から18のいずれかに記載の半導体装置。
(付記20)
前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から19のいずれかに記載の半導体装置。
(付記21)
前記第2の半導体層は、AlGaNまたはInAlGaNを含む材料により形成されていることを特徴とする付記1から20のいずれかに記載の半導体装置。
(付記22)
付記1から21のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記23)
付記1から21のいずれかに記載の半導体装置を有することを特徴とする増幅器。
10 シリコン基板
11 核形成層
12 バッファ層
20 超格子バッファ層
21 AlN層(第1の超格子形成層)
22 AlGaN層(第2の超格子形成層)
22a 上層
22b 下層
31 電子走行層(第1の半導体層)
32 電子供給層(第2の半導体層)
41 ゲート電極
42 ソース電極
43 ドレイン電極

Claims (12)

  1. 基板の上に、形成された超格子バッファ層と、
    前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
    前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
    を有し、
    前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを交互に周期的に積層することにより形成されており、
    第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
    前記第2の超格子形成層の一部または全部にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする半導体装置。
  2. 前記第2の超格子形成層は、前記第1の半導体層側となる上層と前記基板側となる下層とを有しており、
    前記第2の超格子形成層において、前記上層にドープされているアクセプタとなる不純物元素の濃度は、前記下層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする請求項1に記載の半導体装置。
  3. 基板の上に、形成された超格子バッファ層と、
    前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
    前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
    を有し、
    前記超格子バッファ層は、前記基板側より、第3の超格子形成層、第2の超格子形成層、第1の超格子形成層の順で周期的に積層を繰り返すことにより形成されており、
    第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、第3の超格子形成層はAlGa1−zNにより形成されており、x>y>zとなるものであって、
    前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする半導体装置。
  4. 基板の上に、形成された超格子バッファ層と、
    前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
    前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
    を有し、
    前記超格子バッファ層は、前記基板側より、第2の超格子形成層、第1の超格子形成層、第3の超格子形成層の順で周期的に積層を繰り返すことにより形成されており、
    第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
    前記第3の超格子形成層は、InGaNを含む材料により形成されており、
    前記第2の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、前記第1の超格子形成層及び前記第3の超格子形成層にドープされているアクセプタとなる不純物元素の濃度よりも高いことを特徴とする半導体装置。
  5. 前記第1の超格子形成層におけるxの値は、0.5以上、1以下であり、
    前記第2の超格子形成層におけるyの値は、0以上、0.5以下であることを特徴とする請求項1から4のいずれかに記載の半導体装置。
  6. 前記第1の超格子形成層にドープされているアクセプタとなる不純物元素の濃度は、5×1016/cm以上、1×1018/cm以下であることを特徴とする請求項1から5のいずれかに記載の半導体装置。
  7. 前記第2の超格子形成層または、第2の超格子形成層の上層にドープされているアクセプタとなる不純物元素の濃度は、1×1018/cm以上、1×1020/cm以下であることを特徴とする請求項1から6のいずれかに記載の半導体装置。
  8. 前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であることを特徴とする請求項1、3、4のいずれかに記載の半導体装置。
  9. 前記第1の超格子形成層には、アクセプタとなる不純物元素としてCがドープされており、
    前記第1の超格子形成層にドープされているCの濃度は、1×1017/cm以上、1×1020/cm以下であることを特徴とする請求項8に記載の半導体装置。
  10. 前記第1の超格子形成層には、アクセプタとなる不純物元素としてFeがドープされており、
    前記第1の超格子形成層にドープされているFeの濃度は、1×1019/cm以下であることを特徴とする請求項8または9に記載の半導体装置。
  11. 基板の上に、形成された超格子バッファ層と、
    前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
    前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
    を有し、
    前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを含むものを周期的に積層することにより形成されており、
    第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
    前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であり、
    前記第1の超格子形成層には、アクセプタとなる不純物元素としてCがドープされており、
    前記第1の超格子形成層にドープされているCの濃度は、1×1017/cm以上、1×1020/cm以下であることを特徴とする半導体装置。
  12. 基板の上に、形成された超格子バッファ層と、
    前記超格子バッファ層の上に、窒化物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
    前記第2の半導体層の上に形成されたゲート電極と、ソース電極及びドレイン電極と、
    を有し、
    前記超格子バッファ層は、第1の超格子形成層と第2の超格子形成層とを含むものを周期的に積層することにより形成されており、
    第1の超格子形成層はAlGa1−xNにより形成されており、第2の超格子形成層はAlGa1−yNにより形成されており、x>yとなるものであって、
    前記第1の超格子形成層の膜厚は、0.8nm以上、2.0nm以下であり、
    前記第1の超格子形成層には、アクセプタとなる不純物元素としてFeがドープされており、
    前記第1の超格子形成層にドープされているFeの濃度は、1×1019/cm以下であることを特徴とする半導体装置。
JP2013184113A 2013-09-05 2013-09-05 半導体装置 Pending JP2015053328A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013184113A JP2015053328A (ja) 2013-09-05 2013-09-05 半導体装置
US14/323,461 US9166031B2 (en) 2013-09-05 2014-07-03 Semiconductor device
TW103123197A TWI563660B (en) 2013-09-05 2014-07-04 Semiconductor device
CN201410347680.4A CN104425584B (zh) 2013-09-05 2014-07-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013184113A JP2015053328A (ja) 2013-09-05 2013-09-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017168556A Division JP6376257B2 (ja) 2017-09-01 2017-09-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2015053328A true JP2015053328A (ja) 2015-03-19

Family

ID=52581847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013184113A Pending JP2015053328A (ja) 2013-09-05 2013-09-05 半導体装置

Country Status (4)

Country Link
US (1) US9166031B2 (ja)
JP (1) JP2015053328A (ja)
CN (1) CN104425584B (ja)
TW (1) TWI563660B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159481A1 (ja) * 2014-04-18 2015-10-22 サンケン電気株式会社 半導体基板及び半導体素子
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
JP2016195248A (ja) * 2015-04-01 2016-11-17 環球晶圓股▲ふん▼有限公司 半導体デバイス
WO2017002317A1 (ja) * 2015-06-29 2017-01-05 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2017005248A (ja) * 2015-06-05 2017-01-05 環球晶圓股▲ふん▼有限公司 半導体装置
CN114899231A (zh) * 2022-04-20 2022-08-12 扬州大学 增强型高电子迁移率晶体管功率器件及其制备方法
JP2022180722A (ja) * 2021-05-25 2022-12-07 株式会社東芝 半導体装置
WO2023248702A1 (ja) * 2022-06-22 2023-12-28 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
JP6547581B2 (ja) * 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
CN108346694B (zh) 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法
JP6993562B2 (ja) * 2017-07-13 2022-02-03 富士通株式会社 化合物半導体装置及びその製造方法
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
WO2022068256A1 (zh) * 2020-09-30 2022-04-07 苏州能讯高能半导体有限公司 半导体器件的外延结构及其制备方法
CN115249740A (zh) * 2021-04-27 2022-10-28 中微半导体设备(上海)股份有限公司 一种半导体器件及其制造方法
CN114361302B (zh) * 2022-03-17 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN115548102A (zh) * 2022-06-28 2022-12-30 徐州金沙江半导体有限公司 一种氮化镓hemt外延结构的生长方法
CN117525112A (zh) 2022-07-27 2024-02-06 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US12527022B2 (en) * 2022-09-28 2026-01-13 Panjit International Inc. Heterostructure field effect transistor (HFET) device including controllable dual carrier flow current channel
DE102022004684A1 (de) 2022-12-13 2024-06-13 Azur Space Solar Power Gmbh Halbleiterscheibe

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
US20100123169A1 (en) * 2008-11-19 2010-05-20 Sanken Electric Co., Ltd. Compound semiconductor substrate and device therewith
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010287882A (ja) * 2009-05-11 2010-12-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2012243868A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554803B2 (ja) 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
KR100641989B1 (ko) * 2003-10-15 2006-11-02 엘지이노텍 주식회사 질화물 반도체 발광소자
SG124417A1 (en) 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5022643B2 (ja) 2006-07-13 2012-09-12 株式会社東芝 半導体装置のesd保護回路
JP4296195B2 (ja) 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP5309451B2 (ja) 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP4519196B2 (ja) 2008-11-27 2010-08-04 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5477685B2 (ja) 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Dowaエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
US8847203B2 (en) * 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
JP2012009630A (ja) 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
JP5660373B2 (ja) 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5824814B2 (ja) 2011-01-21 2015-12-02 サンケン電気株式会社 半導体ウエーハ及び半導体素子及びその製造方法
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
CN102664188B (zh) * 2012-05-10 2014-07-23 电子科技大学 一种具有复合缓冲层的氮化镓基高电子迁移率晶体管
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
US20100123169A1 (en) * 2008-11-19 2010-05-20 Sanken Electric Co., Ltd. Compound semiconductor substrate and device therewith
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010287882A (ja) * 2009-05-11 2010-12-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2012243868A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876101B2 (en) 2014-04-18 2018-01-23 Sanken Electric Co., Ltd. Semiconductor substrate and semiconductor device
WO2015159481A1 (ja) * 2014-04-18 2015-10-22 サンケン電気株式会社 半導体基板及び半導体素子
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
JP2016195248A (ja) * 2015-04-01 2016-11-17 環球晶圓股▲ふん▼有限公司 半導体デバイス
JP2017005248A (ja) * 2015-06-05 2017-01-05 環球晶圓股▲ふん▼有限公司 半導体装置
WO2017002317A1 (ja) * 2015-06-29 2017-01-05 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2017017088A (ja) * 2015-06-29 2017-01-19 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
US10553674B2 (en) 2015-06-29 2020-02-04 Sanken Electric Co., Ltd. Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
JP2022180722A (ja) * 2021-05-25 2022-12-07 株式会社東芝 半導体装置
JP7558888B2 (ja) 2021-05-25 2024-10-01 株式会社東芝 半導体装置
CN114899231A (zh) * 2022-04-20 2022-08-12 扬州大学 增强型高电子迁移率晶体管功率器件及其制备方法
CN114899231B (zh) * 2022-04-20 2025-10-31 扬州大学 增强型高电子迁移率晶体管功率器件及其制备方法
WO2023248702A1 (ja) * 2022-06-22 2023-12-28 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法
JP2024001751A (ja) * 2022-06-22 2024-01-10 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法
JP7779207B2 (ja) 2022-06-22 2025-12-03 信越半導体株式会社 窒化物半導体ウェーハ、及びその製造方法

Also Published As

Publication number Publication date
CN104425584A (zh) 2015-03-18
CN104425584B (zh) 2017-12-22
TWI563660B (en) 2016-12-21
US9166031B2 (en) 2015-10-20
US20150060765A1 (en) 2015-03-05
TW201511262A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
JP2015053328A (ja) 半導体装置
JP6119165B2 (ja) 半導体装置
US9184241B2 (en) Semiconductor apparatus
US9269799B2 (en) Semiconductor apparatus
JP5987288B2 (ja) 半導体装置
TWI557917B (zh) 半導體裝置及其製造方法
JP2015060987A (ja) 半導体装置及び半導体装置の製造方法
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP6244769B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6376257B2 (ja) 半導体装置
JP2017168862A (ja) 半導体装置
JP2017139390A (ja) 半導体装置、電源装置及び増幅器
JP6183145B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606