[go: up one dir, main page]

CN106935644A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106935644A
CN106935644A CN201610921150.5A CN201610921150A CN106935644A CN 106935644 A CN106935644 A CN 106935644A CN 201610921150 A CN201610921150 A CN 201610921150A CN 106935644 A CN106935644 A CN 106935644A
Authority
CN
China
Prior art keywords
gan layer
layer
concentration
gan
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610921150.5A
Other languages
English (en)
Other versions
CN106935644B (zh
Inventor
惠良淳史
畠中奖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106935644A publication Critical patent/CN106935644A/zh
Application granted granted Critical
Publication of CN106935644B publication Critical patent/CN106935644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

得到能够使夹断特性、截止耐压及瞬态响应全部变得良好的半导体装置。含有碳的第一GaN层(3)设置在衬底(1)之上。含有过渡金属和碳的第二GaN层(4)设置在第一GaN层(3)之上。含有过渡金属和碳的第三GaN层(5)设置在第二GaN层(4)之上。带隙比GaN大的电子供给层(6)设置在第三GaN层(5)之上。第三GaN层(5)的过渡金属浓度为，从第二GaN层(4)朝向电子供给层(6)，从第二GaN层(4)的过渡金属浓度起逐渐降低，在从电子供给层(6)的下端起深度100nm的位置处比1×1015cm－3高。第二GaN层(4)的上端比从电子供给层(6)的下端起的800nm处深。第三GaN层(5)的碳浓度比第一及第二GaN层(3、4)的碳浓度低。

Description

半导体装置
技术领域
本发明涉及一种具有氮化镓(GaN)等Ⅲ－Ⅴ族氮化物半导体膜的半导体装置。
背景技术
Ⅲ－Ⅴ族氮化物半导体膜、特别是AlxGayInzN(x+y+z＝1、y≠0)膜具有高饱和电子速度和高耐压特性，因此用作电子器件的材料。在上述的电子器件之中，使用异质构造而在界面产生高浓度的二维电子气(2DEG：two-dimensional electron gas)的高电子迁移率晶体管(HEMT：high electron mobility transistor)特别受到瞩目。以下，将使用了AlxGayInzN(x+y+z＝1、y≠0)膜的HEMT称为GaN类HEMT。
就GaN类HEMT而言，在由AlxGayInzN(x+y+z＝1、y≠0)构成的电子移动层之上，设置由带隙比电子移动层大的AlxGayInzN(x+y+z＝1、x＞z)构成的电子供给层。由此，能够通过极化效应而产生高浓度的2DEG，薄层电阻降低，能够得到高输出。
另外，就GaN类HEMT而言，为了改善夹断特性或提高截止耐压，将铁(Fe)等过渡金属或碳(C)向与2DEG区域相比位于下部的区域添加。这些掺杂剂在AlxGayInzN(x+y+z＝1、y≠0)层中形成深的能级，因此具有捕获电子的特性，被掺杂的区域成为高电阻的区域。在这里，夹断特性良好是指，在施加有使晶体管成为截止的栅极电压，并且向源极-漏极之间施加有电压(工作电压)的状态下，流过漏极的泄漏电流充分小。另外，截止耐压高是指，在施加有使晶体管成为截止的栅极电压，并且向源极-漏极之间施加了大于或等于工作电压的大电压的情况下，流过漏极的泄漏电流变大而导致元件破坏的电压高。
通常，选择过渡金属或碳中的某一方而进行掺杂。与此相对，在专利文献1中，由于过渡金属的能级稳定化不充分，因此需要与过渡金属一起还添加碳。另一方面，指出碳会使以电流崩塌为代表的电流电压特性的瞬态响应恶化。鉴于此，以比过渡金属的浓度低的浓度添加有碳，并且使碳的浓度变化与过渡金属的浓度变化相同(参照专利文献1的图6)。认为由此能够使过渡金属的能级稳定。
专利文献1：日本专利第5696392号公报
但是，在专利文献1的方法中，并不是仅在有意图地添加了过渡金属的GaN层中添加有C(碳)，在以拖延出尾裾的形态导入了过渡金属的上部的GaN层中也添加有C。因此，在与2DEG接近的部分也存在有C，有可能成为电流崩塌等电流电压特性的瞬态响应恶化的原因。另外，存在不能充分提高夹断特性和截止耐压这两者的问题。即，对于夹断特性和截止耐压，没有阐明为了分别提高夹断特性和截止耐压而需要进行怎样的掺杂这一本质的问题，因此不是最佳的构造。而且，通常，C的添加量是根据生长温度、压力等生长条件而控制的。因此，为了使C的添加量与过渡金属同样地浓度逐渐降低，不得不一边使生长温度、压力逐渐变化一边生长。因此，不仅对生长条件造成非常大的制约，而且由于是在生长速度逐渐变化的同时进行生长，因此膜厚管理变得非常困难。因而，在专利文献1的方法中，不能使夹断特性、截止耐压、瞬态响应全部变得良好，也难以稳定地生产。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于得到一种半导体装置，该半导体装置能够使夹断特性、截止耐压以及瞬态响应全部变得良好。
本发明涉及的半导体装置的特征在于，具有：衬底；第一GaN层，其设置在所述衬底之上，含有碳；第二GaN层，其设置在所述第一GaN层之上，含有过渡金属和碳；第三GaN层，其设置在所述第二GaN层之上，含有过渡金属和碳；以及电子供给层，其设置在所述第三GaN层之上，带隙比GaN大，所述第三GaN层的过渡金属浓度为，从所述第二GaN层朝向所述电子供给层，从所述第二GaN层的过渡金属浓度起逐渐降低，在从所述电子供给层的下端起深度100nm的位置处比1×1015cm－3高，所述第二GaN层的上端比从所述电子供给层的下端起的800nm处深，所述第三GaN层的碳浓度比所述第一以及第二GaN层的碳浓度低。
发明的效果
在本发明中，第三GaN层的过渡金属浓度在从电子供给层的下端起深度100nm的位置处比1×1015cm－3高，含有碳的第二GaN层的上端比从电子供给层的下端起的800nm处深，第三GaN层的碳浓度比第一以及第二GaN层的碳浓度低。由此，能够使夹断特性、截止耐压以及瞬态响应全部变得良好。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的剖视图。
图2是表示本发明的实施方式1涉及的半导体装置的Fe浓度和C浓度相对于深度的变化的图。
图3是表示本发明的实施方式2涉及的半导体装置的剖视图。
图4是表示本发明的实施方式2涉及的半导体装置的Fe浓度和C浓度相对于深度的变化的图。
图5是表示本发明的实施方式3涉及的半导体装置的剖视图。
图6是表示本发明的实施方式3涉及的半导体装置的Fe浓度和C浓度相对于深度的变化的图。
标号的说明
1 衬底，3、4、5、11 GaN层，6 电子供给层
具体实施方式
参照附图，对本发明的实施方式涉及的半导体装置进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1.
图1是表示本发明的实施方式1涉及的半导体装置的剖视图。该半导体装置是GaN类HEMT。
在由SiC构成的衬底1之上设置有AlN成核层2。在AlN成核层2之上设置有例如以5×1016cm－3的浓度含有C的GaN层3。在GaN层3之上设置有含有例如5×1016cm－3的浓度的C和例如5.0×1017cm－3的浓度的Fe的GaN层4。在GaN层4之上设置有含有Fe和C的GaN层5。
在GaN层5之上，设置有由带隙比GaN大的AlxGayInzN(x+y+z＝1、x＞z，例如x＝0.2、y＝0.8、z＝0)构成的电子供给层6。在这里，电子供给层6并非必须是单层，例如也可以是在AlN层之上层叠有AlGaN层的双层构造。在该情况下，将AlN层和AlGaN层总体视为电子供给层6。GaN层5的Fe浓度为，从GaN层4朝向电子供给层6，从GaN层4的Fe浓度起逐渐下降。
在电子供给层6之上设置有例如SiN保护膜7。在从SiN保护膜7露出的电子供给层6之上，设置有源极电极8、漏极电极9以及栅极电极10。
在这里，发明人发现为了使夹断特性提高，需要将从电子供给层6的下端起的比较近的部分设为高电阻层。另外，关于用于实现该目的的掺杂剂，由于与电子供给层6比较近，如果是碳则会产生电流崩塌等瞬态响应的恶化，因此必须是过渡金属。而且，发现需要将从电子供给层6的下端起深度100nm的位置处的过渡金属的含量设为比1×1015cm－3高。
另外，发现为了提高截止耐压，需要添加C，用于实现该目的的C即使添加在与电子供给层6远离的部分也会发挥效果，添加至与电子供给层6远离的部分的C不会引起电流崩塌等瞬态响应的恶化。具体而言，发现需要在比从电子供给层6的下端起的深度800nm更深的任意的位置含有碳。
另外，发现在将C和Fe都进行了添加的层，由于Fe的存在，晶体中的C的位置、键合的状态与仅添加C的层相比发生变化，因此对截止耐压的提高做出贡献的C的量减少、即C自身的截止耐压提高效果淡化。鉴于此，发现为了使C的提高截止耐压的效果充分得到发挥，设置不添加Fe而仅含有C的层是有效的。
因此，在本实施方式中，GaN层5的Fe浓度设为在从电子供给层6的下端起深度100nm的位置处比1×1015cm－3高。而且，含有C的GaN层4的上端设为比从电子供给层6的下端起的800nm处深。而且，GaN层5的C浓度设为比GaN层3、4的C浓度低。由此，能够使得夹断特性、截止耐压以及瞬态响应全部变得良好。
接下来，对本实施方式涉及的半导体装置的制造方法进行说明。在由SiC构成的衬底1之上，例如通过有机金属气相沉积(Metal Organic Chemical Vapor Deposition:MOCVD)法，使AlN成核层2生长50nm。
在AlN成核层2之上，使例如以5×1016cm－3的浓度含有C的GaN层3生长200nm。生长条件例如设为温度1050℃、压力50mbar、Ⅴ/Ⅲ比250。此外，也可以按照得到期望的C浓度的方式而对温度、压力、Ⅴ/Ⅲ比进行调整，并且，供给CBr4等C的掺杂剂气体。
在GaN层3之上，使含有例如5×1016cm－3的浓度的C和例如5.0×1017cm－3的浓度的Fe的GaN层4生长200nm。生长条件例如设为温度1050℃、压力50mbar、Ⅴ/Ⅲ比250。此外，也可以按照得到期望的C浓度的方式对温度、压力、Ⅴ/Ⅲ比进行调整，并且，供给CBr4等C的掺杂剂气体。通过供给Cp2Fe(二茂铁)等掺杂剂气体而含有Fe。
在此，为了充分发挥提高截止耐压的效果，优选在GaN层3和GaN层4含有比2×1016cm－3高的浓度的C。另外，为了进一步提高截止耐压，优选含有比5×1016cm－3高的浓度的C。另一方面，为了提高C浓度，通常需要低温、低压、低Ⅴ/Ⅲ比这样的条件，但上述条件有时引起结晶性的恶化，因此优选对应于所使用的衬底、缓冲层构造，在不使结晶性大幅度地恶化的范围选择C浓度。
在GaN层4之上使GaN层5生长900nm。生长条件例如设为温度1150℃、压力200mbar、Ⅴ/Ⅲ比1500。在这里，通过将GaN层5的层的C浓度设为比2×1016cm－3低，从而能够充分抑制以电流崩塌为代表的电流电压特性的瞬态响应恶化。另外，优选GaN层5的C浓度尽可能低。为此，使用高温、高压、高Ⅴ/Ⅲ比这样的条件即可。但是，如果将这些条件设得过高，则表面平坦性恶化，因此优选在表面平坦性恶化不会对器件特性造成不良影响的范围适当地设定。
在GaN层5之上使由AlxGayInzN(x+y+z＝1、x＞z，例如x＝0.2、y＝0.8、z＝0)构成的电子供给层6生长25nm。
在电子供给层6之上，例如形成SiN保护膜7。然后，将SiN保护膜7进行图案化，使电子供给层6露出。在露出的电子供给层6之上，例如通过蒸镀法，形成例如由Ti/Al构成的源极电极8和漏极电极9，进行退火处理。然后，将保护膜7进行图案化，使电子供给层6露出。在露出的电子供给层6之上，例如使用蒸镀法，形成例如由Ni/Au构成的栅极电极10。通过以上的工序，形成实施方式1涉及的半导体装置。
图2是表示本发明的实施方式1涉及的半导体装置的Fe浓度和C浓度相对于深度的变化的图。将电子供给层6的下端作为深度0nm。Fe还包含于GaN层5，其浓度朝向表面逐渐降低。这主要是由GaN中的Fe特有的被称为表面偏析的现象引起的。此外，这种降低的斜率根据生长条件等而不同。
在这里，重要的是，将从电子供给层6的下端起深度100nm的位置处的过渡金属的含量设为比1×1015cm－3高，将含有C的层的上端设为比从电子供给层的下端起的800nm处深。以满足这些条件的方式，适当设计GaN层4的Fe浓度以及GaN层5的膜厚。此时，进行还考虑了结晶性、晶片翘曲的控制后的设计。另外，在从电子供给层6的下端起的近处，Fe过剩地存在的情况下，有可能产生薄层电阻的上升等不良影响，因此优选将从电子供给层6的下端起深度100nm的位置处的过渡金属的含量设为比5×1016cm－3低，优选以该方式进行设计。
此外，也可以针对GaN层5，通过例如从下端起至200nm为止供给Cp2Fe(二茂铁)等掺杂剂气体，在此处停止Cp2Fe的供给，从此处起在上部的600nm逐渐使Fe浓度降低这样的方法，对深度100nm的位置处的过渡金属的含量进行调整。
另外，也可以在电子供给层6之上设置由GaN等氮化物半导体构成的盖层(caplayer)，在盖层之上设置各电极。另外，例如能够在电子供给层6和栅极电极10之间、或者盖层和栅极电极10之间设置绝缘膜等，对应于期望的器件性能进行适当设计。另外，衬底1并不限于SiC，例如也可以使用Si或蓝宝石。而且，AlN成核层2是用于使上部的GaN层生长的缓冲层的一个例子，也可以使用其他的AlxGayInzN(x+y+z＝1)，也可以使用将多个组成的AlxGayInzN(x+y+z＝1)层重叠的多层缓冲层，也可以是例如将SiN等材料设置在衬底1之上后使AlxGayInzN(x+y+z＝1)生长等。
另外，在本实施方式中，使Fe具有提高夹断特性的作用，使C具有提高截止耐压的作用，并不是为了Fe的能级稳定化而使用C的构造。因此，能够得到效果而不依赖于Fe的最大含量和C的最大含量哪一个大，也可以是Fe的最大含量小于C的最大含量。
实施方式2.
图3是表示本发明的实施方式2涉及的半导体装置的剖视图。取代实施方式1的GaN层4，设置含有例如5.0×1017cm－3的浓度的Fe、C浓度比2×1016cm－3低的GaN层11。含有C的GaN层3的上端比从电子供给层6的下端起的800nm处深。GaN层11、5的碳浓度比GaN层3的碳浓度低。其他结构与实施方式1相同。
为了充分发挥提高截止耐压的效果，优选在GaN层3含有比2×1016cm－3高的浓度的C。另外，为了进一步提高截止耐压，优选含有比5×1016cm－3高的浓度的C。在这里，GaN层11的生长条件例如设为温度1150℃、压力200mbar、Ⅴ/Ⅲ比1500、膜厚为200nm，使得C浓度比2×1016cm－3低。由此，能够充分抑制瞬态响应恶化。通过供给Cp2Fe(二茂铁)等掺杂剂气体而含有Fe。GaN层11也与GaN层5同样地，优选使C浓度尽可能低，优选在表面平坦性恶化不会对器件特性造成不良影响的范围适当地设定生长条件。
图4是表示本发明的实施方式2涉及的半导体装置的Fe浓度和C浓度相对于深度的变化的图。在这里，重要的是，将从电子供给层6的下端起深度100nm的位置处的过渡金属的含量设为比1×1015cm－3高，将含有C的层的上端的从电子供给层6的下端起的深度设为比800nm深。以满足这些条件的方式，适当设计GaN层4的Fe浓度和膜厚以及GaN层5的膜厚。例如在将GaN层11的Fe含量设为1×106cm－3，膜厚设为500nm，GaN层5设为300nm的情况下，也能得到本发明的效果。也可以如上所述地将GaN层11的Fe最大含量抑制为比1×1017cm－3低，极力抑制由Fe掺杂引起的表面平坦性的恶化。
实施方式3.
图5是表示本发明的实施方式3涉及的半导体装置的剖视图。图6是表示本发明的实施方式3涉及的半导体装置的Fe浓度和C浓度相对于深度的变化的图。不设置GaN层3，在AlN成核层2之上或缓冲层之上直接设置GaN层4。GaN层4的C浓度例如设为1×1017cm－3。其他结构与实施方式1相同。
在本实施方式中没有设置GaN层3，因此能够将所有GaN层的合计膜厚变薄。在为了翘曲的控制而需要变薄的情况、需要低成本化或缩短交货周期的情况下优选。另一方面，没有仅含有C的层，因此C的效果减少。因此，为了使截止耐压提高，GaN层4的C浓度需要设为比2×1016cm－3高。另外，为了进一步提高截止耐压，优选含有比5×1016cm－3高的浓度的C。

Claims (13)

1.一种半导体装置，其特征在于，具有：
衬底；
第一GaN层，其设置在所述衬底之上，含有碳；
第二GaN层，其设置在所述第一GaN层之上，含有过渡金属和碳；
第三GaN层，其设置在所述第二GaN层之上，含有过渡金属和碳；以及
电子供给层，其设置在所述第三GaN层之上，带隙比GaN大，
所述第三GaN层的过渡金属浓度为，从所述第二GaN层朝向所述电子供给层，从所述第二GaN层的过渡金属浓度起逐渐降低，在从所述电子供给层的下端起深度100nm的位置处比1×1015cm－3高，
所述第二GaN层的上端比从所述电子供给层的下端起的800nm处深，
所述第三GaN层的碳浓度比所述第一以及第二GaN层的碳浓度低。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第三GaN层的碳浓度比2×1016cm－3低。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第一以及第二GaN层的碳浓度比2×1016cm－3高。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一以及第二GaN层的碳浓度比5×1016cm－3高。
5.一种半导体装置，其特征在于，具有：
衬底；
第一GaN层，其设置在所述衬底之上，含有碳；
第二GaN层，其设置在所述第一GaN层之上，含有过渡金属和碳；
第三GaN层，其设置在所述第二GaN层之上，含有过渡金属和碳；以及
电子供给层，其设置在所述第三GaN层之上，带隙比GaN大，
所述第三GaN层的过渡金属浓度为，从所述第二GaN层朝向所述电子供给层，从所述第二GaN层的过渡金属浓度起逐渐降低，在从所述电子供给层的下端起深度100nm的位置处比1×1015cm－3高，
所述第一GaN层的上端比从所述电子供给层的下端起的800nm处深，
所述第二以及第三GaN层的碳浓度比所述第一GaN层的碳浓度低。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第二以及第三GaN层的碳浓度比2×1016cm－3低。
7.根据权利要求5或6所述的半导体装置，其特征在于，
所述第二GaN层的过渡金属浓度比1×1017cm－3低。
8.根据权利要求5或6所述的半导体装置，其特征在于，
所述第一GaN层的碳浓度比2×1016cm－3高。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一GaN层的碳浓度比5×1016cm－3高。
10.一种半导体装置，其特征在于，具有：
衬底；
第一GaN层，其设置在所述衬底之上，含有过渡金属和碳；
第二GaN层，其设置在所述第一GaN层之上，含有过渡金属和碳；以及
电子供给层，其设置在所述第二GaN层之上，带隙比GaN大，
所述第二GaN层的过渡金属浓度为，从所述第一GaN层朝向所述电子供给层，从所述第一GaN层的过渡金属浓度起逐渐降低，在从所述电子供给层的下端起深度100nm的位置处比1×1015cm－3高，
所述第一GaN层的碳浓度比2×1016cm－3高，
所述第一GaN层的上端比从所述电子供给层的下端起的800nm处深，
所述第二GaN层的碳浓度比所述第一GaN层的碳浓度低。
11.根据权利要求10所述的半导体装置，其特征在于，
所述第二GaN层的碳浓度比2×1016cm－3低。
12.根据权利要求10或11所述的半导体装置，其特征在于，
所述第一GaN层的碳浓度比5×1016cm－3高。
13.根据权利要求1、2、5、6、10、11中任一项所述的半导体装置，其特征在于，
所述过渡金属是铁。
CN201610921150.5A 2015-10-22 2016-10-21 半导体装置 Active CN106935644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-207848 2015-10-22
JP2015207848A JP6547581B2 (ja) 2015-10-22 2015-10-22 半導体装置

Publications (2)

Publication Number Publication Date
CN106935644A true CN106935644A (zh) 2017-07-07
CN106935644B CN106935644B (zh) 2020-10-30

Family

ID=58559034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610921150.5A Active CN106935644B (zh) 2015-10-22 2016-10-21 半导体装置

Country Status (3)

Country Link
US (2) US9728611B2 (zh)
JP (1) JP6547581B2 (zh)
CN (1) CN106935644B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155095A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN114678411A (zh) * 2020-12-24 2022-06-28 苏州能讯高能半导体有限公司 半导体器件的外延结构、器件及外延结构的制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111844A1 (de) 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
JP7025622B2 (ja) * 2017-05-23 2022-02-25 富士通株式会社 化合物半導体装置及びその製造方法
WO2020155096A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
JP7577842B2 (ja) * 2020-09-30 2024-11-05 蘇州能訊高能半導体有限公司 半導体デバイスのエピタキシャル構造、その製造方法及び半導体デバイス
CN119384879A (zh) * 2022-06-28 2025-01-28 三菱电机株式会社 半导体装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197359A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
CN102272362A (zh) * 2009-01-14 2011-12-07 住友电气工业株式会社 Ⅲ族氮化物衬底、包含其的半导体设备及制造经表面处理的ⅲ族氮化物衬底的方法
US20120025202A1 (en) * 2010-07-30 2012-02-02 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
US20120025203A1 (en) * 2010-07-29 2012-02-02 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
US20130043442A1 (en) * 2011-08-17 2013-02-21 Hitachi Cable, Ltd. Metal chloride gas generator, hydride vapor phase epitaxy growth apparatus, and nitride semiconductor template
US20130069208A1 (en) * 2011-09-21 2013-03-21 International Rectifier Corporation Group III-V Device Structure Having a Selectively Reduced Impurity Concentration
JP5266679B2 (ja) * 2007-07-11 2013-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
CN103367142A (zh) * 2012-03-27 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
JP5328704B2 (ja) * 2010-03-24 2013-10-30 日立電線株式会社 窒化物半導体エピタキシャルウェハおよび電界効果型トランジスタ素子
CN103715242A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体装置
JP5664262B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
CN104425584A (zh) * 2013-09-05 2015-03-18 富士通株式会社 半导体装置
US9076812B2 (en) * 2013-06-27 2015-07-07 Iqe Kc, Llc HEMT structure with iron-doping-stop component and methods of forming
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
EP3708699A1 (en) * 2013-02-15 2020-09-16 AZUR SPACE Solar Power GmbH P-d0ping of group-i i i-nitride buffer later structure on a heterosubstrate

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197359A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
JP5266679B2 (ja) * 2007-07-11 2013-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
CN102272362A (zh) * 2009-01-14 2011-12-07 住友电气工业株式会社 Ⅲ族氮化物衬底、包含其的半导体设备及制造经表面处理的ⅲ族氮化物衬底的方法
JP5328704B2 (ja) * 2010-03-24 2013-10-30 日立電線株式会社 窒化物半導体エピタキシャルウェハおよび電界効果型トランジスタ素子
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012033646A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
US20120025203A1 (en) * 2010-07-29 2012-02-02 Sumitomo Electric Industries, Ltd. Semiconductor device
US20120025202A1 (en) * 2010-07-30 2012-02-02 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
JP5664262B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
US20130043442A1 (en) * 2011-08-17 2013-02-21 Hitachi Cable, Ltd. Metal chloride gas generator, hydride vapor phase epitaxy growth apparatus, and nitride semiconductor template
US20130069208A1 (en) * 2011-09-21 2013-03-21 International Rectifier Corporation Group III-V Device Structure Having a Selectively Reduced Impurity Concentration
CN103367142A (zh) * 2012-03-27 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103715242A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体装置
US9076812B2 (en) * 2013-06-27 2015-07-07 Iqe Kc, Llc HEMT structure with iron-doping-stop component and methods of forming
CN104425584A (zh) * 2013-09-05 2015-03-18 富士通株式会社 半导体装置
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155095A1 (zh) * 2019-02-01 2020-08-06 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
US11848205B2 (en) 2019-02-01 2023-12-19 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method therefor
CN114678411A (zh) * 2020-12-24 2022-06-28 苏州能讯高能半导体有限公司 半导体器件的外延结构、器件及外延结构的制备方法
CN114678411B (zh) * 2020-12-24 2025-12-05 苏州能讯高能半导体有限公司 半导体器件的外延结构、器件及外延结构的制备方法

Also Published As

Publication number Publication date
US9793363B1 (en) 2017-10-17
US9728611B2 (en) 2017-08-08
JP2017079304A (ja) 2017-04-27
US20170117404A1 (en) 2017-04-27
CN106935644B (zh) 2020-10-30
JP6547581B2 (ja) 2019-07-24
US20170301761A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN106935644B (zh) 半导体装置
JP5580602B2 (ja) デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
KR102121096B1 (ko) 반도체 기판 및 반도체 소자
JP5696392B2 (ja) 半導体装置
JP6330148B2 (ja) 半導体装置
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
CN104704608A (zh) 氮化物半导体结构物
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
KR102293962B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
CN115188808A (zh) 外延ⅲ族氮化物中的掺杂阻挡层
JP4642366B2 (ja) 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
CN102623494A (zh) 氮化物半导体装置及其制造方法
CN106024881A (zh) 双异质氮化镓基场效应晶体管结构及制作方法
CN108122966A (zh) 氮化镓基外延结构、半导体器件及其形成方法
US20160211357A1 (en) Semiconductor device
JP5276849B2 (ja) 窒化物半導体装置の製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
KR20230007512A (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
JP2008010526A (ja) 窒化物半導体装置及びその製造方法
US20160211358A1 (en) Semiconductor device
EP4391080A1 (en) Enhancement mode gallium nitride transistor
WO2020161791A1 (ja) 半導体装置および半導体装置の製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2010153524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant