TWI593975B - 半導體裝置、利用該半導體裝置的測試方法以及多晶片系統 - Google Patents

Description

半導體裝置、利用該半導體裝置的測試方法以及多晶片系統

各種實施例關於一種半導體積體電路，更具體而言，關於一種半導體裝置以及利用半導體裝置的測試方法。

一般的半導體裝置，例如半導體儲存裝置被配置成儲存資料並且輸出儲存的資料。為了增加半導體裝置的資料儲存容量，已經有使用層疊用於儲存資料的記憶體裸晶的半導體裝置。

參考第1圖，習知的半導體裝置包括依序層疊的第一記憶體裸晶10至第三記憶體裸晶30。

層疊的第一記憶體裸晶10至第三記憶體裸晶30經由穿通矽通孔(through-silicon via，TSV)而彼此耦合。例如，習知的半導體裝置可以包括如第1圖中所示的複數個資料輸入/輸出穿通矽通孔DQ_TSV1、DQ_TSV2以及DQ_TSV3。

根據通過測試各個記憶體裸晶10至30是否正常地儲存並輸出資料而獲得的結果，採用這種方式配置的半導體裝置被商業化並在市場上推出。

一種用於測試各個記憶體裸晶10至30是否正常地儲存並輸出資料的方法執行如下。首先，將相同的資料儲存在各個記憶體裸晶10至30中， 選中第一記憶體裸晶10至第三記憶體裸晶30的其中一個，以及將儲存在選中的記憶體裸晶中的資料輸出。然後，選中另一個記憶體裸晶，並且將儲存在選中的記憶體裸晶中的資料輸出。

例如，將高位準資料儲存在第一記憶體裸晶10至第三記憶體裸晶30中。然後，從第一記憶體裸晶10至第三記憶體裸晶30之中選中第一記憶體裸晶10，並且將儲存在第一記憶體裸晶10中的資料經由第一至第三資料輸入/輸出穿通矽通孔DQ_TSV1、DQ_TSV2以及DQ_TSV3輸出。然後，檢查從第一記憶體裸晶10輸出的全部資料是否處於高位準。在針對第一記憶體裸晶10的測試結束之後，選中第二記憶體裸晶20。將儲存在第二記憶體裸晶20中的資料經由第一至第三資料輸入/輸出穿通矽通孔DQ_TSV1、DQ_TSV2以及DQ_TSV3輸出。然後，檢查從第二記憶體裸晶20輸出的全部資料是否處於高位準。在針對第二記憶體裸晶20的測試結束之後，選中第三記憶體裸晶30。將儲存在第三記憶體裸晶30中的資料經由第一至第三資料輸入/輸出穿通矽通孔DQ_TSV1、DQ_TSV2以及DQ_TSV3輸出。然後，檢查從第三記憶體裸晶30輸出的全部資料是否處於高位準。

在習知的半導體裝置中，其中層疊的各個記憶體裸晶如上所述來測試。因此，要執行測試的次數根據層疊在半導體裝置中的記憶體裸晶的數目來確定。因此，當半導體裝置的測試次數增加時，半導體裝置的生產率降低。

在本發明的一個實施例中，一種包括測試單元的半導體裝置，該測試單元包括：資料判斷單元，係被配置成接收複數個資料，判斷該等資料是否相同，並且輸出判斷結果為壓縮信號；以及輸出控制單元，係被配置成回應 於測試模式信號和裸晶啟動信號來將壓縮信號輸出作為測試結果。

在本發明的一個實施例中，一種半導體裝置包括：第一記憶體裸晶，係被配置成回應於第一記憶體裸晶啟動碼而被致能；第二記憶體裸晶，係被配置成回應於第二記憶體裸晶啟動碼而被致能；第一穿通矽通孔，係被配置成將第一記憶體裸晶和第二記憶體裸晶耦合；以及第二穿通矽通孔，係被配置成將第一記憶體裸晶和第二記憶體裸晶耦合，其中，第一記憶體裸晶包括第一測試單元和第二測試單元，第一記憶體裸晶回應於第一記憶體裸晶啟動碼將第一測試單元和第二測試單元的其中一個啟動，並且經由第一穿通矽通孔將第一記憶體裸晶的測試結果輸出，以及第二記憶體裸晶包括第三測試單元和第四測試單元，第二記憶體裸晶回應於第二記憶體裸晶啟動碼將第三測試單元和第四測試單元的其中一個啟動，並且經由第二穿通矽通孔將第二記憶體裸晶的測試結果輸出。

在本發明的一個實施例中，一種半導體裝置的測試方法包括以下步驟：在測試期間將相同的資料儲存在第一記憶體裸晶和第二記憶體裸晶中；將第一記憶體裸晶啟動碼輸入給第一記憶體裸晶，並且將第二記憶體裸晶啟動碼輸入給第二記憶體裸晶，以將第一記憶體裸晶和第二記憶體裸晶都啟動；回應於第一記憶體裸晶啟動碼將包括在第一記憶體裸晶中的複數個測試單元的其中一個啟動；回應於第二記憶體裸晶啟動碼而將包括在第二記憶體裸晶中的複數個測試單元的其中一個啟動；經由包括在第一記憶體裸晶中啟動的測試單元來判斷從第一記憶體裸晶輸出的資料是否全部相同，並且經由第一資料輸入/輸出穿通矽通孔將判斷結果輸出；以及經由包括在第二記憶體裸晶中啟動的測試單元來判斷從第二記憶體裸晶輸出的資料是否全部相同，並且經由第二資料輸 入/輸出穿通矽通孔將判斷結果輸出。

在本發明的一個實施例中，一種多晶片系統包括：複數個晶片，係被配置成層疊；複數個穿通矽通孔，係被配置成形成為穿透該等晶片；以及複數個測試單元，係被配置成形成在每個晶片中，並且分別與該等穿通矽通孔耦合，其中，形成在同一晶片中的該等測試單元的其中一個被配置成在每個晶片中選擇來產生測試結果，並且測試結果經由與選中的測試單元耦合之選中的穿通矽通孔輸出。

10‧‧‧記憶體裸晶

100‧‧‧測試單元

1000‧‧‧記憶體裸晶

110‧‧‧資料判斷單元

1100‧‧‧測試單元

120‧‧‧輸出控制單元

1200‧‧‧測試單元

1300‧‧‧測試單元

20‧‧‧記憶體裸晶

2000‧‧‧記憶體裸晶

2100‧‧‧測試單元

2200‧‧‧測試單元

2300‧‧‧測試單元

30‧‧‧記憶體裸晶

3000‧‧‧記憶體裸晶

3100‧‧‧測試單元

3200‧‧‧測試單元

3300‧‧‧測試單元

COMP_signal‧‧‧壓縮信號

Data_out<0：n>‧‧‧資料

Data_out0<0：n>‧‧‧第一資料

Data_out1<0：m>‧‧‧第二資料

Data_out2<0：j>‧‧‧第三資料

Die_act‧‧‧裸晶啟動信號

Die_act0_1‧‧‧裸晶啟動信號

Die_act0_2‧‧‧裸晶啟動信號

Die_act0_3‧‧‧裸晶啟動信號

Die_act1_1‧‧‧裸晶啟動信號

Die_act1_2‧‧‧裸晶啟動信號

Die_act1_3‧‧‧裸晶啟動信號

Die_act2_1‧‧‧裸晶啟動信號

Die_act2_2‧‧‧裸晶啟動信號

Die_act2_3‧‧‧裸晶啟動信號

DQ_TSV‧‧‧資料輸入/輸出穿通矽通孔

DQ_TSV1‧‧‧資料輸入/輸出穿通矽通孔

DQ_TSV2‧‧‧資料輸入/輸出穿通矽通孔

DQ_TSV3‧‧‧資料輸入/輸出穿通矽通孔

EX_nor‧‧‧反互斥或閘

IV1‧‧‧反相器

ND1‧‧‧反及閘

N1,N2,P1,P2‧‧‧電晶體

Test_multi‧‧‧測試模式信號

VDD‧‧‧外部電壓

第1圖是習知的半導體裝置的截面圖。

第2圖是根據本發明一個實施例之測試單元的電路圖。

第3圖是包括根據本發明實施例測試單元之半導體裝置的方塊圖。

在下文中，將經由示例性實施例，參照附圖來描述根據本發明的半導體裝置以及利用本發明的半導體裝置之測試方法。

參考第2圖，根據本發明的一個實施例，設置在半導體裝置中的測試單元100可以包括資料判斷單元110和輸出控制單元120。

資料判斷單元110可以被配置成接收複數個資料Data_out<0：n>，判斷全部的資料Data_out<0：n>是否相同，以及將判斷結果輸出為壓縮信號COMP_signal。例如，資料判斷單元110可以包括反互斥或(XNOR)閘EX_nor。XNOR閘EX_nor可以被配置成接收複數個資料Data_out<0：n>並且輸出壓縮信號COMP_signal。資料判斷單元110可以在該等資料Data_out<0：n> 全部都相同時將壓縮信號COMP_signal致能，而在該等資料Data_out<0：n>不相同時將壓縮信號COMP_signal禁止。

輸出控制單元120可以被配置成回應於測試模式信號Test_multi和裸晶啟動信號Die_act來將壓縮信號COMP_signal輸出作為測試結果。例如，輸出控制單元120可以被配置成當測試模式信號Test_multi和裸晶啟動信號Die_act都被致能時，將壓縮信號COMP_signal輸出到與輸出控制單元120的輸出端子相對應的資料輸入/輸出穿通矽通孔DQ_TSV。即，資料輸入/輸出穿通矽通孔DQ_TSV可以與輸出控制單元120耦合。

因此，當測試模式信號Test_multi和裸晶啟動信號Die_act都被致能時，測試單元100可以輸出關於資料Data_out<0：n>是否全部相同的結果。

例如，輸出控制單元120可以被配置成包括反及閘ND1、反相器IV1、以及第一至第四電晶體P1、P2、N1以及N2。反及閘ND1可以接收測試模式信號Test_multi和裸晶啟動信號Die_act。反相器IV1可以接收壓縮信號COMP_signal。第一電晶體P1可以具有被輸入外部電壓VDD的源極、以及接收反及閘ND1的輸出的閘極。第二電晶體P2可以具有接收反相器IV1的輸出的閘極、以及與第一電晶體P1的汲極耦合的源極。第三電晶體N1可以具有接收反相器IV1的輸出的閘極、以及與第二電晶體P2的汲極耦合的汲極。第四電晶體N2可以具有被輸入測試模式信號Test_multi的閘極、與第三電晶體N1的源極耦合的汲極、以及與接地端子耦合的源極。輸出端子可以與將第二電晶體P2和第三電晶體N1耦合的節點相耦合。因而，可以在該節點處產生資料輸入/輸出穿通矽通孔DQ_TSV。

參考第3圖，測試單元可以分別包括在複數個記憶體裸晶1000、 2000以及3000中。另外，該等記憶體裸晶1000至3000可以被層疊。第一記憶體裸晶1000可以包括複數個測試單元，例如第一測試單元1100至第三測試單元1300。第一記憶體裸晶1000可以回應於第一記憶體裸晶啟動碼Die_act0_1、Die_act0_2以及Die_act0_3而被啟動。第一記憶體裸晶啟動碼Die_act0_1、Die_act0_2以及Die_act0_3可以包括第一裸晶啟動信號Die_act0_1、第二裸晶啟動信號Die_act0_2以及第三裸晶啟動信號Die_act0_3。例如，第一記憶體裸晶啟動碼Die_act0_1可以表達成(Die_act0_1，Die_act0_2，Die_act0_3)。

第一測試單元1100可以被配置成回應於第一裸晶啟動信號Die_act0_1和測試模式信號Test_multi來判斷複數個第一資料Data_out0<0：n>是否全部相同，並且將判斷結果輸出到第一資料輸入/輸出穿通矽通孔DQ_TSV1。例如，第一測試單元1100可以判斷第一資料Data_out0<0：n>是否全部相同，並且當第一裸晶啟動信號Die_act0_1和測試模式信號Test_multi都被致能時，將判斷結果輸出到第一資料輸入/輸出穿通矽通孔DQ_TSV1。

第二測試單元1200可以被配置成回應於第二裸晶啟動信號Die_act0_2和測試模式信號Test_multi來判斷第一資料Data_out0<0：n>是否全部相同，並且將判斷結果輸出到第二資料輸入/輸出穿通矽通孔DQ_TSV2。例如，第二測試單元1200可以判斷第一資料Data_out0<0：n>是否全部相同，並且當第二裸晶啟動信號Die_act0_2和測試模式信號Test_multi都被致能時，將判斷結果輸出到第二資料輸入/輸出穿通矽通孔DQ_TSV2。

第三測試單元1300可以被配置成回應於第三裸晶啟動信號Die_act0_3和測試模式信號Test_multi來判斷第一資料Data_out0<0：n>是否全部相同，並且將判斷結果輸出到第三資料輸入/輸出穿通矽通孔DQ_TSV3。例如， 第三測試單元1300可以判斷第一資料Data_out0<0：n>是否全部相同，並且當第三裸晶啟動信號Die_act0_3和測試模式信號Test_multi都被致能時，將判斷結果輸出到第三資料輸入/輸出穿通矽通孔DQ_TSV3。

第二記憶體裸晶2000可以包括第四測試單元2100至第六測試單元2300。第二記憶體裸晶2000可以回應於第二記憶體裸晶啟動碼Die_act1_1、Die_act1_2、以及Die_act1_3而被啟動。第二記憶體裸晶啟動碼Die_act1_1、Die_act1_2、以及Die_act1_3可以包括第四裸晶啟動信號Die_act1_1、第五裸晶啟動信號Die_act1_2以及第六裸晶啟動信號Die_act1_3。

第四測試單元2100可以被配置成回應於第四裸晶啟動信號Die_act1_1和測試模式信號Test_multi來判斷複數個第二資料Data_out1<0：m>是否全部相同，並且將判斷結果輸出到第一資料輸入/輸出穿通矽通孔DQ_TSV1。例如，第四測試單元2100可以判斷第二資料Data_out1<0：m>是否全部相同，並且當第四裸晶啟動信號Die_act1_1和測試模式信號Test_multi都被致能時，將判斷結果輸出到第一資料輸入/輸出穿通矽通孔DQ_TSV1。

第五測試單元2200可以被配置成回應於第五裸晶啟動信號Die_act1_2和測試模式信號Test_multi來判斷複數個第二資料Data_out1<0：m>是否全部相同，並且將判斷結果輸出到第二資料輸入/輸出穿通矽通孔DQ_TSV2。例如，第五測試單元2200可以判斷第二資料Data_out1<0：m>是否全部相同，並且當第五裸晶啟動信號Die_act1_2和測試模式信號Test_multi都被致能時，將判斷結果輸出到第二資料輸入/輸出穿通矽通孔DQ_TSV2。

第六測試單元2300可以被配置成回應於第六裸晶啟動信號Die_act1_3和測試模式信號Test_multi來判斷複數個第二資料Data_out1<0：m> 是否全部相同，並且將判斷結果輸出到第三資料輸入/輸出穿通矽通孔DQ_TSV3。例如，第六測試單元2300可以判斷第二資料Data_out1<0：m>是否全部相同，並且當第六裸晶啟動信號Die_act1_3和測試模式信號Test_multi都被致能時，將判斷結果輸出到第三資料輸入/輸出穿通矽通孔DQ_TSV3。

第三記憶體裸晶3000可以包括第七測試單元3100至第九測試單元3300。第三記憶體裸晶3000可以回應於第三記憶體裸晶啟動碼Die_act2_1、Die_act2_2以及Die_act2_3而被啟動。第三記憶體裸晶啟動碼Die_act2_1,Die_act2_2以及Die_act2_3可以包括第七裸晶啟動信號Die_act2_1、第八裸晶啟動信號Die_act2_2以及第九裸晶啟動信號Die_act2_3。

第七測試單元3100可以被配置成回應於第七裸晶啟動信號Die_act2_1和測試模式信號Test_multi來判斷複數個第三資料Data_out2<0：j>是否全部相同，並且將判斷結果輸出到第一資料輸入/輸出穿通矽通孔DQ_TSV1。例如，第七測試單元3100可以判斷第三資料Data_out2<0：j>是否全部相同，並且當第七裸晶啟動信號Die_act2_1和測試模式信號Test_multi都被致能時，將判斷結果輸出到第一資料輸入/輸出穿通矽通孔DQ_TSV1。

第八測試單元3200可以被配置成回應於第八裸晶啟動信號Die_act2_2和測試模式信號Test_multi來判斷第三資料Data_out2<0：j>是否全部相同，並且將判斷結果輸出到第二資料輸入/輸出穿通矽通孔DQ_TSV2。例如，第八測試單元3200可以判斷第三資料Data_out2<0：j>是否全部相同，並且當第八裸晶啟動信號Die_act2_2和測試模式信號Test_multi都被致能時，將判斷結果輸出到第二資料輸入/輸出穿通矽通孔DQ_TSV2。

第九測試單元3300可以被配置成回應於第九裸晶啟動信號 Die_act2_3和測試模式信號Test_multi來判斷第三資料Data_out2<0：j>是否全部相同，並且將判斷結果輸出到第三資料輸入/輸出穿通矽通孔DQ_TSV3。例如，第九測試單元3300可以判斷第三資料Data_out2<0：j>是否全部相同，並且當第九裸晶啟動信號Die_act2_3和測試模式信號Test_multi都被致能時，將判斷結果輸出到第三資料輸入/輸出穿通矽通孔DQ_TSV3。

根據本發明之本實施例的半導體裝置操作如下。此外，將以層疊有三個記憶體裸晶-即第一記憶體裸晶1000至第三記憶體裸晶3000-的半導體裝置作為一個實例來描述。

在測試操作期間，即，當測試模式信號Test_multi被致能時，處於特定位準的資料被儲存在第一記憶體裸晶1000至第三記憶體裸晶3000中，並且儲存的資料經由資料輸入/輸出穿通矽通孔DQ_TSV1至DQ_TSV3來輸出。當儲存在第一記憶體裸晶1000中的資料輸出時，從第一記憶體裸晶1000輸出的資料可以是複數個第一資料Data_out0<0：n>。此外，當儲存在第二記憶體裸晶2000中的資料輸出時，從第二記憶體裸晶2000輸出的資料可以是複數個第二資料Data_out1<0：m>。當儲存在第三記憶體裸晶3000中的資料輸出時，從第三記憶體裸晶3000輸出的資料可以是複數個第三資料Data_out2<0：j>。

可以將第一記憶體裸晶1000至第三記憶體裸晶3000啟動，以輸出儲存在各個記憶體裸晶1000至3000中的資料。用於啟動第一記憶體裸晶1000的第一記憶體裸晶啟動碼Die_act0_1、Die_act0_2以及Die_act0_3可以提供給第一記憶體裸晶1000，用於啟動第二記憶體裸晶2000的第二記憶體裸晶啟動碼Die_act1_1、Die_act1_2以及Die_act1_3可以提供給第二記憶體裸晶2000，以及用於啟動第三記憶體裸晶3000的第三記憶體裸晶啟動碼Die_act2_1、Die_act2_2 以及Die_act2_3可以提供給第三記憶體裸晶3000。例如，用於啟動第一記憶體裸晶1000的第一記憶體裸晶啟動碼Die_act0_1、Die_act0_2以及Die_act0_3可以與(1，0，0)相對應，用於啟動第二記憶體裸晶2000的第二記憶體裸晶啟動碼Die_act1_1、Die_act1_2以及Die_act1_3可以與(0，1，0)相對應，以及用於啟動第三記憶體裸晶3000的第三記憶體裸晶啟動碼Die_act2_1、Die_act2_2以及Die_act2_3可以與(0，0，1)相對應。即，在第一記憶體裸晶啟動碼Die_act0_1、Die_act0_2以及Die_act0_3中所包括的第一至第三裸晶啟動信號Die_act0_1、Die_act0_2以及Die_act0_3之中，僅第一裸晶啟動信號Die_act0_1可以被致能，而其他的裸晶啟動信號Die_act0_2和Die_act0_3會被禁止。在第二記憶體裸晶啟動碼Die_act1_1、Die_act1_2以及Die_act1_3中所包括的第四至第六裸晶啟動信號Die_act1_1、Die_act1_2以及Die_act1_3之中，僅第五裸晶啟動信號Die_act1_2可以被致能，而其他的裸晶啟動信號Die_act1_1和Die_act1_3會被禁止。在第三記憶體裸晶啟動碼Die_act2_1、Die_act2_2以及Die_act2_3中所包括的第七至第九裸晶啟動信號Die_act2_1、Die_act2_2以及Die_act2_3之中，僅第九裸晶啟動信號Die_aet2_3可以被致能，而其他的裸晶啟動信號Die_act2_1和Die_act2_2會被禁止。因而，每一個記憶體裸晶1000至3000可以致能測試單元1100至3300的其中一個。

即，第一記憶體裸晶1000可以包括第一測試單元1100至第三測試單元1300。此外，第一測試單元1100可以接收第一裸晶啟動信號Die_act0_1和測試模式信號Test_multi。第二測試單元1200可以接收第二裸晶啟動信號Die_act0_2和測試模式信號Test_multi。第三測試單元1300可以接收第三裸晶啟動信號Die_act0_3和測試模式信號Test_multi。因此，在第一測試單元1100至 第三測試單元1300之中的第一測試單元1100可以經由第一資料輸入/輸出穿通矽通孔DQ_TSV1，來輸出關於從第一記憶體裸晶1000輸出的第一資料Data_out0<0：n>是否全部相同的測試結果。

第二記憶體裸晶2000可以包括第四測試單元2100至第六測試單元2300。第四測試單元2100可以接收第四裸晶啟動信號Die_act1_1和測試模式信號Test_multi。第五測試單元2200可以接收第五裸晶啟動信號Die_act1_2和測試模式信號Test_multi。第六測試單元2300可以接收第六裸晶啟動信號Die_act1_3和測試模式信號Test_multi。因此，在第四測試單元2100至第六測試單元2300之中的第五測試單元2200可以經由第二資料輸入/輸出穿通矽通孔DQ_TSV2，來輸出關於從第二記憶體裸晶2000輸出的第二資料Data_out1<0：m>是否全部相同的測試結果。

第三記憶體裸晶3000可以包括第七測試單元3100至第九測試單元3300。第七測試單元3100可以接收第七裸晶啟動信號Die_act2_1和測試模式信號Test_multi。第八測試單元3200可以接收第八裸晶啟動信號Die_act2_2和測試模式信號Test_multi。第九測試單元3300可以接收第九裸晶啟動信號Die_act2_3和測試模式信號Test_multi。因此，在第七測試單元3100至第九測試單元3300之中的第九測試單元3300可以經由第三資料輸入/輸出穿通矽通孔DQ_TSV3，來輸出關於從第三記憶體裸晶3000輸出的第三資料Data_out2<0：j>是否全部相同的測試結果。

根據本發明之實施例的半導體裝置可以在該等記憶體裸晶層疊時，將不同的記憶體裸晶的測試結果輸出到將複數個記憶體裸晶耦合的穿通矽通孔。因此，即使當該等記憶體裸晶層疊時，根據本發明之實施例的半導體裝 置可以經由一次測試來判斷該等記憶體裸晶是否具有缺陷。因此，可以減少半導體裝置的測試時間。從而，當半導體裝置的測試時間減少時，半導體裝置的生產成本可以降低，由此提高半導體裝置的生產率。

儘管以上已經描述了某些實施例，但是對於本技術領域中具有通常知識者將會理解的是描述之實施例僅僅是示例性的。因此，不應基於所描述的實施例來限定本文描述的半導體裝置。更確切地說，應當僅根據所附申請專利範圍並結合以上描述和圖式來限定本文描述的半導體裝置。

100‧‧‧測試單元

110‧‧‧資料判斷單元

120‧‧‧輸出控制單元

COMP_signal‧‧‧壓縮信號

EX_nor‧‧‧反互斥或閘

Data_out<0：n>‧‧‧資料

Die_act‧‧‧裸晶啟動信號

DQ_TSV‧‧‧資料輸入/輸出穿通矽通孔

IV1‧‧‧反相器

ND1‧‧‧反及閘

N1,N2,P1,P2‧‧‧電晶體

Test_multi‧‧‧測試模式信號

VDD‧‧‧外部電壓

Claims (14)

1. 一種具有測試單元的半導體裝置，其中，該測試單元包括：一資料判斷單元，係被配置成接收複數個資料，判斷該等資料是否相同，並且將判斷結果輸出為壓縮信號；以及一輸出控制單元，係被配置成回應於測試模式信號和裸晶啟動信號，而將該壓縮信號輸出作為測試結果。
2. 如申請專利範圍第1項所述之半導體裝置，其中，該資料判斷單元被配置成當該資料全部彼此相等時將該壓縮信號致能，而當該資料中的任意一個具有不同值時將該壓縮信號禁止。
3. 如申請專利範圍第1項所述之半導體裝置，其中，該輸出控制單元被配置成當該測試模式信號和該裸晶啟動信號都被致能時，將該壓縮信號輸出作為該測試結果，而當該測試模式信號和該裸晶啟動信號中的任意一個被禁止時，阻斷該壓縮信號輸出作為該測試結果。
4. 一種半導體裝置，包括：一記憶體裸晶，係包括複數個測試單元和與該等測試單元分別耦合的複數個穿通矽通孔，其中，該記憶體裸晶回應於記憶體裸晶啟動碼而被啟動，並且該等測試單元的其中一個測試單元響應於測試模式信號和該記憶體裸晶啟動碼，而經由與其中一個測試單元耦合的穿通矽通孔來輸出測試結果。
5. 如申請專利範圍第4項所述之半導體裝置，其中，該記憶體裸晶啟動碼包括第一裸晶啟動信號和第二裸晶啟動信號，該等測試單元包括第一測試單元和 第二測試單元，以及該等穿通矽通孔包括第一穿通矽通孔和第二穿通矽通孔，該第一測試單元在該第一裸晶啟動信號和該測試模式信號都被致能時，將該測試結果輸出到該第一穿通矽通孔，以及該第二測試單元在該第二裸晶啟動信號和該測試模式信號都被致能時，將該測試結果輸出到該第二穿通矽通孔。
6. 如申請專利範圍第5項所述之半導體裝置，其中，該第一測試單元包括：一資料判斷單元，係被配置成判斷從該記憶體裸晶輸出的複數個第一資料是否全部相同，並且產生第一壓縮信號；以及一輸出控制單元，係被配置成當該第一裸晶啟動信號和該測試模式信號被致能時，經由該第一穿通矽通孔來輸出該第一壓縮信號。
7. 如申請專利範圍第5項所述之半導體裝置，其中，該第二測試單元包括：一資料判斷單元，係被配置成判斷複數個第一資料是否全部相同，並且產生第二壓縮信號；以及一輸出控制單元，係被配置成當該第二裸晶啟動信號和該測試模式信號都被致能時，經由該第二穿通矽通孔來輸出該第二壓縮信號。
8. 一種半導體裝置，包括：一第一記憶體裸晶，係被配置成回應於第一記憶體裸晶啟動碼而被致能；一第二記憶體裸晶，係被配置成回應於第二記憶體裸晶啟動碼而被致能，並且設置在該第一記憶體裸晶上；一第一穿通矽通孔，係被配置成將該第一記憶體裸晶和該第二記憶體裸晶耦合；以及 一第二穿通矽通孔，係被配置成將該第一記憶體裸晶和該第二記憶體裸晶耦合，其中，該第一記憶體裸晶包括第一測試單元和第二測試單元，該第一記憶體裸晶回應於該第一記憶體裸晶啟動碼來將該第一測試單元和該第二測試單元的其中一個啟動，並且經由該第一穿通矽通孔來輸出該第一記憶體裸晶的測試結果，以及該第二記憶體裸晶包括第三測試單元和第四測試單元，該第二記憶體裸晶回應於該第二記憶體裸晶啟動碼來將該第三測試單元和該第四測試單元的其中一個啟動，並且經由該第二穿通矽通孔來輸出該第二記憶體裸晶的測試結果。
9. 如申請專利範圍第8項所述之半導體裝置，其中，該第一記憶體裸晶啟動碼包括第一裸晶啟動信號和第二裸晶啟動信號，該第一測試單元被配置成判斷從該第一記憶體裸晶輸出的複數個第一資料是否全部相同，將判斷結果產生為第一壓縮信號，並且當該第一裸晶啟動信號和測試模式信號都被致能時經由該第一穿通矽通孔輸出該第一壓縮信號，以及該第二測試單元被配置成判斷從該第一記憶體裸晶輸出的該等第一資料是否全部相同，將判斷結果產生為第二壓縮信號，並且當該第二裸晶啟動信號和該測試模式信號都被致能時經由該第二穿通矽通孔輸出該第二壓縮信號。
10. 如申請專利範圍第9項所述之半導體裝置，其中，該第二記憶體裸晶啟動碼 包括第三裸晶啟動信號和第四裸晶啟動信號，該第三測試單元被配置成判斷從該第二記憶體裸晶輸出的複數個第二資料是否全部相同，將判斷結果產生為第三壓縮信號，並且當該第三裸晶啟動信號和該測試模式信號都被致能時經由該第一穿通矽通孔輸出該第三壓縮信號，以及該第四測試單元被配置成判斷從該第二記憶體裸晶輸出的該等第二資料是否全部相同，將判斷結果產生為第四壓縮信號，並且當該第四裸晶啟動信號和該測試模式信號都被致能時經由該第二穿通矽通孔輸出該第四壓縮信號。
11. 如申請專利範圍第10項所述之半導體裝置，其中，該第一記憶體裸晶啟動碼和第二記憶體裸晶啟動碼具有不同的碼值，包括在該第一記憶體裸晶啟動碼中的該第一裸晶啟動信號和該第二裸晶啟動信號的其中一個被致能，以及包括在該第二記憶體裸晶啟動碼中的該第三裸晶啟動信號和該第四裸晶啟動信號的其中一個被致能。
12. 一種半導體裝置的測試方法，包括以下步驟：在測試期間，將相同的資料儲存在第一記憶體裸晶和第二記憶體裸晶中；將第一記憶體裸晶啟動碼提供給該第一記憶體裸晶，並且將第二記憶體裸晶啟動碼提供給該第二記憶體裸晶，以將該第一記憶體裸晶和該第二記憶體裸晶都啟動；回應於該第一記憶體裸晶啟動碼而將包括在該第一記憶體裸晶中的複數 個測試單元的其中一個啟動；回應於該第二記憶體裸晶啟動碼而將包括在該第二記憶體裸晶中的複數個測試單元的其中一個啟動；經由包括在該第一記憶體裸晶中的啟動的測試單元，來判斷從該第一記憶體裸晶輸出的資料是否全部相同，並且經由第一資料輸入/輸出穿通矽通孔來輸出判斷結果；以及經由包括在該第二記憶體裸晶中的啟動的測試單元，來判斷從該第二記憶體裸晶輸出的資料是否全部相同，並且經由第二資料輸入/輸出穿通矽通孔來輸出判斷結果。
13. 如申請專利範圍第12項所述之測試方法，其中，該第一資料輸入/輸出穿通矽通孔和第二資料輸入/輸出穿通矽通孔將該第一記憶體裸晶和該第二記憶體裸晶耦合。
14. 一種多晶片系統，包括：複數個晶片，係被配置成層疊；複數個穿通矽通孔，係被配置成形成為穿透該等晶片；以及複數個測試單元，係被配置成形成在每個晶片中，並且分別與該等穿通矽通孔耦合，其中，該等晶片中的每一個係回應於記憶體裸晶啟動碼而被啟動，回應於記憶體裸晶啟動碼和測試模式信號而形成在同一晶片中的該等測試單元的其中一個被配置成在每個晶片中被選擇，來產生測試結果，並且測試結果經由與選中的測試單元耦合之選中的穿通矽通孔輸出。