[go: up one dir, main page]

TWI582967B - 顯示陣列基板及顯示陣列基板的製造方法 - Google Patents

顯示陣列基板及顯示陣列基板的製造方法 Download PDF

Info

Publication number
TWI582967B
TWI582967B TW103112204A TW103112204A TWI582967B TW I582967 B TWI582967 B TW I582967B TW 103112204 A TW103112204 A TW 103112204A TW 103112204 A TW103112204 A TW 103112204A TW I582967 B TWI582967 B TW I582967B
Authority
TW
Taiwan
Prior art keywords
gate
layer
array substrate
display array
manufacturing
Prior art date
Application number
TW103112204A
Other languages
English (en)
Other versions
TW201539726A (zh
Inventor
施博理
高逸群
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW103112204A priority Critical patent/TWI582967B/zh
Priority to US14/556,731 priority patent/US9425294B2/en
Publication of TW201539726A publication Critical patent/TW201539726A/zh
Priority to US15/213,586 priority patent/US9853057B2/en
Application granted granted Critical
Publication of TWI582967B publication Critical patent/TWI582967B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

顯示陣列基板及顯示陣列基板的製造方法
本發明涉及一種顯示陣列基板及顯示陣列基板的製造方法。
薄膜電晶體(Thin Film Transistor，TFT)已被廣泛應用於顯示領域作為開關元件使用。在金屬氧化物半導體(Metal Oxide Semiconductor)技術中可使用氧化鋁(Al2O3)作為閘極絕緣層的材料，在現有技術中通常鋁進行陽極氧化(Anodizarion)處理形成閘極絕緣圖案，但在周邊區域需要將氧化鋁蝕刻掉以形成過孔曝露出閘極線末端與其他部份連接，但蝕刻的速率均較慢，從而影響顯示陣列基板的製造效率。
有鑑於此，有必要提供一種提高顯示陣列基板製造效率的顯示陣列基板及顯示陣列基板的製造方法。
一種顯示陣列基板，包括用於顯示圖像的畫素區域及周邊區域，該畫素區域包括複數條相互平行的閘極線、複數條相互平行且與該些閘極線絕緣相交的資料線；每一條閘極線的末端在該周邊區域形成一閘極連接墊，每一閘極線與一資料線交叉處設置一薄膜電晶體，其中，該閘極線末端部分覆蓋第一絕緣層，該第一絕緣層定義一過孔以使該閘極線末端與該閘極墊電極連接，且該第一 絕緣層係將該閘極線末端除過孔部分外之表面區域直接氧化形成。
一種顯示陣列基板製造方法，該製造方法包括：於一基板上沉積第一金屬層，並定義畫素區域與周邊區域；在周邊區域的第一金屬層上塗佈圖案化光阻層；利用圖案化光阻層為遮罩陽極化處理該第一金屬層形成第一金屬氧化物層；圖案化該畫素區域的第一金屬氧化物層形成閘極絕緣層，並移除圖案化光阻層曝露出該第一金屬層；於閘極絕緣層上形成溝道層；及沉積第二金屬層，並圖案化畫素區域的第二金屬層形成源極與汲極。
相較於先前技術，本發明的顯示陣列基板及顯示陣列基板製造方法利用圖案化光阻作遮罩，使閘極連接區的第一金屬層避免陽極化形成第一金屬氧化物層，從而無需蝕刻第一金屬氧化物層形成過孔，提高了顯示陣列基板的製造效率。
10‧‧‧顯示陣列基板
11‧‧‧畫素區域
13‧‧‧周邊區域
15‧‧‧資料驅動器
17‧‧‧閘極驅動器
110‧‧‧閘極線
112‧‧‧資料線
130‧‧‧閘極連接墊
100‧‧‧薄膜電晶體
120‧‧‧閘極
122‧‧‧源極
124‧‧‧汲極
126‧‧‧閘極絕緣層
128‧‧‧溝道層
131‧‧‧閘極線末端
133‧‧‧閘極墊電極
135‧‧‧第一絕緣層
137‧‧‧過孔
101‧‧‧基板
M1‧‧‧第一金屬層
PR‧‧‧圖案化光阻層
S201-S211‧‧‧步驟
圖1是本發明一實施方式的顯示陣列基板平面示意圖。
圖2是圖1所示II區域的放大結構示意圖。
圖3是圖2所示顯示陣列基板沿III-III線的剖面結構示意圖。
圖4至圖9描述了圖1所示的薄膜電晶體各製作步驟之結構示意圖 。
圖10是圖1所示的薄膜電晶體製造流程示意圖。
請一併參閱圖1-圖3，圖1是本發明一實施方式的顯示陣列基板10平面示意圖；圖2是圖1所示II區域的放大結構示意圖；圖3是圖2所示顯示陣列基板10沿III-III線的剖面結構示意圖。該顯示陣列基板10包括用於顯示圖像的畫素區域11及周邊區域13。該畫素區域11包括複數條相互平行的閘極線110、複數條相互平行且與該些閘極線絕緣相交的資料線112。每一條閘極線110的末端在該周邊區域13形成一閘極連接墊130。每一閘極線110與一資料線112交叉處設置一薄膜電晶體(thin-film transistor,TFT)100。
該薄膜電晶體100包括與閘極線110相連的閘極120用於接收外部閘極驅動器17通過閘極連接墊130輸出的閘極訊號，與資料線112相連的源極122用於接收外部資料驅動器15輸出的資料訊號及與該源極122間隔設置的汲極124。該薄膜電晶體100還包括閘極絕緣層126及溝道層128。該閘極連接墊130包括閘極線末端131及閘極墊電極133。該閘極線末端131部分覆蓋第一絕緣層135，該第一絕緣層135定義一過孔137以使該閘極線末端131與該閘極墊電極133連接。其中，該第一絕緣層135係將該閘極線末端131除過孔137部分外之表面區域直接氧化形成。
該閘極120與該閘極線末端131均設置於基板101上，該源極122與該汲極124同層設置，該溝道層128連接該源極122與該汲極124。該溝道層128與該閘極120相對設置，該閘極絕緣層126設置於該 閘極120與該溝道層128之間。
當閘極線110輸出的閘極訊號電壓高於薄膜電晶體100的閾值電壓時，形成在薄膜電晶體100內部的溝道層128的電特性從絕緣體變為導體，使得施加到源極122的資料訊號透過溝道層128施加至汲極124上。
請一併參閱圖4-圖10，其中圖4-圖9為圖1所示的顯示陣列基板10各製造步驟之結構示意圖。圖10為圖1所示的顯示陣列基板10的製造流程圖。
步驟S201，請參閱圖4，提供一基板101，於基板101上沉積第一金屬層M1，並定義畫素區域11與周邊區域13。在本實施方式中，該基板101為透明基板，如玻璃基板或者石英基板，該第一金屬層M1的材料為鋁(Al)但並不限於此。
步驟S203，請參閱圖5，在周邊區域13的第一金屬層M1上塗佈圖案化光阻層PR。
步驟S205，請參閱圖6，利用圖案化光阻層PR為遮罩陽極化處理(Anodization)該第一金屬層M1，使該第一金屬層M1的表面形成第一金屬氧化物層。該第一金屬層M1位於畫素區域11中未被氧化的部份即形成閘極120，以及該第一金屬層M1位於周邊區域13中未被氧化的部份即形成閘極線末端131。可以理解，該閘極線110與該閘極120同步形成。本實施例中，該第一金屬氧化物層為氧化鋁(Al2O3)薄膜。
步驟S207，請參閱圖7，圖案化第一金屬氧化物層形成於該畫素區域11形成閘極絕緣層126、該周邊區域13形成第一絕緣層135， 並移除圖案化光阻層PR形成過孔137曝露出該閘極線末端131。
步驟S209，請參閱圖8，於閘極絕緣層126上形成溝道層128。其中，該溝道層128的材料為金屬氧化物半導體，如氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)或其混合物，以及含有銦(In)或鎵(Ga)或鋅(Zn)或鋁(Al)等元素之氧化物半導體。具體地，在本實施方式中，可利用濺射法、真空蒸鍍法、脉衝鐳射沉積法、離子電鍍法、有機金屬氣相生長法、等離子體CVD等沉積方法在該閘極絕緣層126上形成一金屬氧化物半導體層，圖案化金屬氧化物半導體層從而對應該閘極120處形成溝道層128。
步驟S211，請參閱圖9，沉積第二金屬層，並圖案化該畫素區域11的第二金屬層形成源極122與汲極124。圖案化該周邊區域13的第二金屬層形成閘極墊電極133。該第二金屬層為金屬材料或金屬合金，如鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等或其混合物。對第二金屬層進行一道光罩蝕刻形成源極122與汲極124。在本實施方式中，蝕刻該第二金屬層的方法可為濕蝕刻(Wet-Etching)方法。
在後續製程中，在該薄膜電晶體100上可形成平坦化層、畫素電極等習知結構，在此不再贅述。
本發明的顯示陣列基板製造方法利用圖案化光阻作遮罩，使閘極連接區的第一金屬層避免陽極化形成第一金屬氧化物層，從而無需蝕刻第一金屬氧化物層形成過孔，提高了顯示陣列基板的製造效率。
雖然本發明以優選實施例揭示如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍內，當可做各種的變化，這些依據本發明精神所做的變化，都應包含在本發明所要求的保護範圍之內。
S201~S211‧‧‧步驟

Claims (10)

  1. 一種顯示陣列基板，包括用於顯示圖像的畫素區域及周邊區域，該畫素區域包括複數條相互平行的閘極線、複數條相互平行且與該些閘極線絕緣相交的資料線；每一條閘極線的末端在該周邊區域形成一閘極連接墊，每一閘極線與一資料線交叉處設置一薄膜電晶體，其中，該閘極連接墊包括閘極線末端及閘極墊電極，该閘極線末端包括本體及由該本體之一側突出延伸形成之突出部，該突出部一側面、該本體部份頂面以及該本體之一側面共同形成一階梯面，以使該閘極線末端相對二側設有二階梯面，該閘極線末端之二階梯面覆蓋第一絕緣層，該第一絕緣層之頂面與該突出部之頂面位於同一個平面，該第一絕緣層對應該突出部之位置處定義一過孔以使該閘極線末端之突出部頂面與該閘極墊電極連接，且該第一絕緣層係將該閘極線末端之二階梯面除過孔部分外之表面區域直接氧化形成。
  2. 一種顯示陣列基板製造方法，該製造方法包括：於一基板上沉積第一金屬層，並定義畫素區域與周邊區域；在周邊區域的第一金屬層上塗佈圖案化光阻層；利用圖案化光阻層為遮罩陽極化處理該第一金屬層形成第一金屬氧化物層；圖案化該畫素區域的第一金屬氧化物層形成閘極絕緣層，並移除圖案化光阻層曝露出該第一金屬層；於閘極絕緣層上形成溝道層；及沉積第二金屬層，並圖案化畫素區域的第二金屬層形成源極與汲極。
  3. 如請求項2所述之顯示陣列基板製造方法，其中，位於畫素區域的未被氧 化的第一金屬層定義為閘極，位於周邊區域的未被氧化的第一金屬層定義為閘極線末端。
  4. 如請求項3所述之顯示陣列基板製造方法，其中，移除該圖案化光陰層後曝露出該閘極線末端。
  5. 如請求項2所述之顯示陣列基板製造方法，其中，該第一金屬層的材料為鋁。
  6. 如請求項5所述之顯示陣列基板製造方法，其中，該第一金屬氧化物層為氧化鋁薄膜。
  7. 如請求項2所述之顯示陣列基板製造方法，其中，該溝道層材料氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)或其混合物，以及含有銦(In)或鎵(Ga)或鋅(Zn)或鋁(Al)等元素之氧化物半導體。
  8. 如請求項2所述之顯示陣列基板製造方法，其中，該第二金屬層鋁(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等或其混合物。
  9. 如請求項2所述之顯示陣列基板製造方法，其中，對該第二金屬進行一道光罩蝕刻形成源極與汲極。
  10. 如請求項9所述之顯示陣列基板製造方法，其中，蝕刻該第二金屬層的方法為濕蝕刻方法。
TW103112204A 2014-04-01 2014-04-01 顯示陣列基板及顯示陣列基板的製造方法 TWI582967B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103112204A TWI582967B (zh) 2014-04-01 2014-04-01 顯示陣列基板及顯示陣列基板的製造方法
US14/556,731 US9425294B2 (en) 2014-04-01 2014-12-01 Display array substrate and manufacturing method thereof
US15/213,586 US9853057B2 (en) 2014-04-01 2016-07-19 Display array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103112204A TWI582967B (zh) 2014-04-01 2014-04-01 顯示陣列基板及顯示陣列基板的製造方法

Publications (2)

Publication Number Publication Date
TW201539726A TW201539726A (zh) 2015-10-16
TWI582967B true TWI582967B (zh) 2017-05-11

Family

ID=54191532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112204A TWI582967B (zh) 2014-04-01 2014-04-01 顯示陣列基板及顯示陣列基板的製造方法

Country Status (2)

Country Link
US (2) US9425294B2 (zh)
TW (1) TWI582967B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250188639A1 (en) * 2023-12-06 2025-06-12 Mikro Mesa Technology Co., Ltd. Method of manufacturing structure having anodized parts
US20250188638A1 (en) * 2023-12-06 2025-06-12 Mikro Mesa Technology Co., Ltd. Method of manufacturing structure having anodized parts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288414B1 (en) * 1997-03-05 2001-09-11 Lg Electronics, Inc. Liquid crystal display and a double layered metal contact
US20020106825A1 (en) * 1995-11-21 2002-08-08 Lee Jueng-Gil Method for manufacturing a liquid crystal display
US20030036222A1 (en) * 1992-12-04 2003-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6630688B2 (en) * 2000-04-19 2003-10-07 Samsung Electronics Co., Ltd. Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US20070218601A1 (en) * 2006-03-16 2007-09-20 Samsung Electronics Co., Ltd. Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
WO2013135062A1 (zh) * 2012-03-13 2013-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
US6329226B1 (en) 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
KR101216688B1 (ko) 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device
KR102081650B1 (ko) * 2013-04-10 2020-02-26 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036222A1 (en) * 1992-12-04 2003-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20020106825A1 (en) * 1995-11-21 2002-08-08 Lee Jueng-Gil Method for manufacturing a liquid crystal display
US6288414B1 (en) * 1997-03-05 2001-09-11 Lg Electronics, Inc. Liquid crystal display and a double layered metal contact
US6630688B2 (en) * 2000-04-19 2003-10-07 Samsung Electronics Co., Ltd. Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US20070218601A1 (en) * 2006-03-16 2007-09-20 Samsung Electronics Co., Ltd. Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
WO2013135062A1 (zh) * 2012-03-13 2013-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
US20160329351A1 (en) 2016-11-10
US9425294B2 (en) 2016-08-23
US20150279976A1 (en) 2015-10-01
TW201539726A (zh) 2015-10-16
US9853057B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
CN108878449B (zh) 阵列基板的制作方法、阵列基板及显示装置
TWI549293B (zh) 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法
CN104299915B (zh) 金属氧化物薄膜晶体管制备方法
CN103915490A (zh) 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
TWI578544B (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
WO2016004692A1 (zh) 阵列基板制备方法
EP3261127B1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
CN110993695B (zh) Gsd tft器件及其制作方法
US8067767B2 (en) Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern
TWI801967B (zh) 半導體裝置及其製造方法
CN105990332B (zh) 薄膜晶体管基板及其显示面板
TWI459477B (zh) 畫素結構及其製作方法
JP6106024B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
TWI582967B (zh) 顯示陣列基板及顯示陣列基板的製造方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2021035923A1 (zh) Tft器件及其制备方法、tft阵列基板、显示装置
WO2019210776A1 (zh) 阵列基板、显示装置、薄膜晶体管及阵列基板的制作方法
CN106997903A (zh) 薄膜晶体管及其制作方法
CN104979364B (zh) 显示阵列基板及显示阵列基板的制造方法
EP3657547A1 (en) Fabrication method for top-gate thin film transistor
CN102254860A (zh) 一种制造薄膜晶体管的方法
TW201608642A (zh) 氧化物半導體薄膜電晶體及其製造方法
JP2017143108A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法