[go: up one dir, main page]

TWI578544B - 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 - Google Patents

薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 Download PDF

Info

Publication number
TWI578544B
TWI578544B TW103141714A TW103141714A TWI578544B TW I578544 B TWI578544 B TW I578544B TW 103141714 A TW103141714 A TW 103141714A TW 103141714 A TW103141714 A TW 103141714A TW I578544 B TWI578544 B TW I578544B
Authority
TW
Taiwan
Prior art keywords
drain
source
layer
light shielding
thin film
Prior art date
Application number
TW103141714A
Other languages
English (en)
Other versions
TW201622155A (zh
Inventor
方國龍
高逸群
李誌隆
林欣樺
施博理
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW103141714A priority Critical patent/TWI578544B/zh
Priority to CN201410744818.4A priority patent/CN105742367B/zh
Priority to US14/687,399 priority patent/US20160155847A1/en
Publication of TW201622155A publication Critical patent/TW201622155A/zh
Application granted granted Critical
Publication of TWI578544B publication Critical patent/TWI578544B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
本發明涉及一種薄膜電晶體及使用該薄膜電晶體之顯示陣列基板。
利用金屬氧化物半導體(Metal Oxide Semiconductor)形成溝道的薄膜電晶體(Thin Film Transistor，TFT)已被逐漸廣泛應用於顯示領域作為開關元件使用。薄膜電晶體在一定量的電壓(閥值電壓)施加到柵極時導通，在施加到柵極的電壓小於該閥值電壓時截止。傳統的金屬氧化物薄膜電晶體，在金屬氧化物通道層(Metal-Oxide channel layer)照光時，會產生閥值電壓的偏移，而導致薄膜電晶體的不穩定。
有鑑於此，有必要提供一種較穩定的薄膜電晶體，該薄膜電晶體包括：柵極、溝道層、源極和漏極。該薄膜電晶體還包括正對溝道層的遮光層，該遮光層與源極和漏極位於同一層且相互間隔設置，其中，遮光層位於源極和漏極之間。
此外，還有必要提供另一種穩定的薄膜電晶體，該薄膜電晶體包括柵極、溝道層、源極和漏極。該薄膜電晶體還包括正對溝道層的遮光層，該遮光層與源極和漏極位於同一層，其中，該遮光層 從該源極和漏極中的其中一個朝向另一個延伸，該遮光層的長度小於該源極和漏極之間的間隔距離但大於該源極和漏極之間間隔距離的二分之一。
相較於習知技術，本發明的薄膜電晶體使用一遮光層遮擋照射溝道層的光線，可提高金屬氧化物薄膜電晶體的寬長比，提高金屬氧化物薄膜電晶體的穩定性。
1‧‧‧顯示面板
10‧‧‧顯示陣列基板
20‧‧‧液晶層
30‧‧‧對向基板
100‧‧‧薄膜電晶體
11‧‧‧柵極線
12‧‧‧數據線
110‧‧‧柵極
120‧‧‧源極
130‧‧‧漏極
140‧‧‧遮光層
150‧‧‧畫素電極
101‧‧‧基底
103‧‧‧溝道層
105‧‧‧柵極絕緣層
107‧‧‧蝕刻阻擋層
H1、H2‧‧‧接觸孔
圖1是本發明實施方式提供的一顯示面板的分解圖。
圖2是圖1所示的顯示陣列基板一畫素區域的局部平面結構示意圖。
圖3是本發明第一實施例中圖2所示的顯示陣列基板沿II-II線的剖面結構示意圖。
圖4是本發明第二實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖。
圖5是沿圖4所示V-V切線的剖面結構示意圖。
圖6是本發明第三實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖。
圖7是沿圖6所示VII-VII切線的剖面結構示意圖。
圖8是本發明第四實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖。
圖9是沿圖8所示IX-IX切線的剖面結構示意圖圖10是本發明第六實施例中圖2所示的薄膜電晶體的層級結構示意圖。
圖10是本發明第五實施例中圖2所示的薄膜電晶體的局部平面結構示意圖。
圖11是本發明第六實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖。
圖12是沿圖11所示XII-XII切線的剖面結構示意圖。
圖13是本發明第七實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖。
圖14是沿圖13所示XIV-XIV切線的剖面結構示意圖。
圖15是本發明第八實施例中圖2所示的薄膜電晶體的局部平面結構示意圖。
請參閱圖1和圖2，圖1是本發明實施方式提供的一顯示面板1的分解圖，圖2是圖1所示的顯示陣列基板10的一畫素區域的局部平面結構示意圖。該顯示面板1包括顯示陣列基板10、液晶層20以及對向基板30。該顯示陣列基板10包括多條相互平行的柵極線11、多條相互平行且與該些柵極線絕緣相交的數據線12。柵極線11與資料線12共同定義多個畫素單元13。在本實施例中，相鄰的兩個柵極線11與相鄰的資料線12共同定義一個畫素單元13，每個畫素單元包括至少一個薄膜電晶體(thin-film transistor,TFT)100。該薄膜電晶體(thin-film transistor,TFT)100通常設置於柵極線11與資料線12的交叉處。該薄膜電晶體100包括柵極110，源極120，漏極130及溝道層103。柵極110與柵極線11相連，用於接收一柵極驅動器300輸出的柵極信號。源極120與資料線12相連， 用於接收一資料驅動器200輸出的資料信號。漏極130與畫素電極13相連。
當柵極線11輸出的柵極信號電壓高於薄膜電晶體100的閾值電壓時，形成在薄膜電晶體100內部的溝道層103(如圖3所示)的電特性從絕緣體變為導體，使得施加到源極120的資料信號透過溝道層103施加至漏極130上。其中，該溝道層103的材料為金屬氧化物半導體，如氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化銦(InO)、氧化鎵(GaO)或其混合物等。具體地，可利用濺射法、真空蒸鍍法、脈衝鐳射沉積法、離子電鍍法、有機金屬氣相生長法、等離子體CVD等沉積方法在該柵極絕緣層105上形成一金屬氧化物半導體層，再圖案化金屬氧化物半導體層以形成該溝道層103。
請參閱圖3，圖3是本發明第一實施例中圖2所示的顯示陣列基板10沿II-II切線的剖面結構示意圖。該薄膜電晶體100還包括柵極絕緣層105以及遮光層140。其中，柵極110設置於基底101上。柵極絕緣層105位於柵極110上，且覆蓋柵極110。溝道層103覆蓋於柵極絕緣層105之上，因此該柵極絕緣層105設置於該柵極110與該溝道層103之間。源極120、漏極130以及遮光層140同層設置。遮光層140位於源極120及漏極130之間。該遮光層140浮動設置於溝道層103之上並位於源極120和漏極130之間，且位於溝道層103正上方。該遮光層140與源極120以及漏極130間隔一定距離，其用於阻擋光線對溝道層103的照射，進而提高薄膜電晶體100的穩定性。優選地，本實施例中，該遮光層140與源極120以及漏極130之間間隔的距離之和小於源極120與漏極130之間間隔距離L的二分之一。該遮光層140的長度大於該源極120與漏極130之間間 隔距離L的二分之一。其中，遮光層140與源極120之間的間隔距離等於該遮光層140與漏極130之間的間隔距離。具體地，該源極120以及漏極130為“Z”型結構，分別設置於溝道層103的相對兩端。此外，該源極120以及漏極130在遮光層140的延伸方向上的長度大致相等。該遮光層140的長度大於源極120與漏極130之間間隔距離L的二分之一。
一實施例中，該遮光層140、源極120以及漏極130由相同材料在同一道光罩制程中形成。具體地，可在溝道層103上沉積一導電層，並利用一道光罩蝕刻制程圖案化該金屬層，從而在該溝道層103相對兩側形成源極120與漏極130，並在該源極120與漏極130之間形成該遮光層140。該導電層的材料可為金屬材料或金屬合金材料，如鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等。其它實施例中，該導電層也可以是其它非金屬導電材料。其中，可使用濕蝕刻(Wet-Etching)方法對該導電層進行蝕刻。
請參閱圖4和圖5，圖4是本發明第二實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖，圖5是沿圖4所示V-V切線的剖面結構示意圖。該第二實施例中，該薄膜電晶體100還包括柵極絕緣層105以及遮光層140。其中，柵極110設置於基底101上。柵極絕緣層105位於柵極110上，且覆蓋柵極110。溝道層103覆蓋於柵極絕緣層105之上，因此該柵極絕緣層105設置於該柵極110與該溝道層103之間。源極120、漏極130以及遮光層140同層設置。遮光層140位於源極120及漏極130之間。該遮光層140自源極120向漏極130延伸，其用於阻擋光線對溝道層103的照射，進而提高薄膜電晶體100的穩定性。該遮光層 140與源極120連接並與漏極130間隔一定距離。該遮光層140與漏極130之間的間隔距離小於源極120與漏極130之間間隔距離L的二分之一。該遮光層140的長度大於該源極120與漏極130之間間隔距離L的二分之一。其中，該源極120以及漏極130為“Z”型結構，分別設置於溝道層103的相對兩端。此外，該源極120以及漏極130在遮光層140的延伸方向上的長度大致相等。優選地，本實施例中，該遮光層140與源極120一體成型，成為該源極120的一部分。
所應說明的是，其它實施例中，所述遮光層140也可自漏極130向源極120延伸，並與源極120間隔一定距離。此時，該遮光層140也可以與漏極130一體成型，並成為漏極130的一部分。
請參閱圖6和圖7，圖6是本發明第三實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖，圖7是沿圖6所示VII-VII切線的剖面結構示意圖。該第三實施例中，該薄膜電晶體100包括柵極絕緣層105以及遮光層140。其中，柵極110設置於基底101上。柵極絕緣層105位於柵極110上，且覆蓋柵極110。溝道層103覆蓋於柵極絕緣層105之上，因此該柵極絕緣層105設置於該柵極110與該溝道層103之間。源極120、漏極130以及遮光層140同層設置。遮光層140位於源極120及漏極130之間。此外，該薄膜電晶體100還包括蝕刻阻擋層107，該蝕刻阻擋層107設置於該溝道層103的表面用於間隔該源極120與該漏極130。其中，該蝕刻阻擋層107的材料可為透明有機材料。在本實施例中，該蝕刻阻擋層107可為具有光敏特性的有機材料也可為不具有光敏特性的有機材料。特別地，該蝕刻阻擋層107的光敏 特性弱於光阻(Photoresistor)材料的光敏特性。該蝕刻阻擋層107用於保護該溝道層103避免後續蝕刻制程對其造成的損害，其厚度一般大於1微米。
該蝕刻阻擋層107定義兩個接觸孔H1、H2，以暴露部分所述溝道層103。所述源極120與漏極130分別填充該接觸孔H1、H2與該溝道層103相接觸。具體地，可使用一光阻層作遮罩並採用幹蝕刻(Dry-etching)的方式蝕刻該蝕刻阻擋層107，從而形成沿厚度方向貫穿該蝕刻阻擋層107的接觸孔H1、H2。因此，該接觸孔H1、H2之間的距離大致為3-5微米。在本實施方式中，可利用電漿蝕刻(Plasma Etching)、反應離子蝕刻(Reactive Ion Etching，RIE)、等離子蝕刻等幹蝕刻方法對蝕刻阻擋層107進行蝕刻，以形成所述接觸孔H1、H2。所述遮光層140浮動設於蝕刻阻擋層107之上，並位於源極120和漏極130之間且與源極120以及漏極130間隔一定距離。
優選地，本實施例中，該遮光層140與源極120以及漏極130之間間隔的距離之和小於源極120與漏極130之間間隔距離的二分之一。該遮光層140的長度大於該源極120與漏極130之間間隔距離的二分之一。其中，遮光層140與源極120之間的間隔距離等於該遮光層140與漏極130之間的間隔距離。此外，該源極120以及漏極130在遮光層140的延伸方向上的長度大致相等。該遮光層140的長度大於源極120與漏極130之間間隔距離的二分之一。
請一併參閱圖8和圖9，圖8是本發明第四實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖，圖9是沿圖8所示IX-IX切線的剖面結構示意圖。
該第四實施例中，該薄膜電晶體100包括柵極絕緣層105以及遮光層140。其中，柵極110設置於基底101上。柵極絕緣層105位於柵極110上，且覆蓋柵極110。溝道層103覆蓋於柵極絕緣層105之上，因此該柵極絕緣層105設置於該柵極110與該溝道層103之間。源極120、漏極130以及遮光層140同層設置。遮光層140位於源極120及漏極130之間。此外，該薄膜電晶體100還包括蝕刻阻擋層107，該蝕刻阻擋層107設置於該溝道層103的表面用於間隔該源極120與該漏極130。其中，該蝕刻阻擋層107的材料可為透明有機材料。在本實施例中，該蝕刻阻擋層107可為具有光敏特性的有機材料也可為不具有光敏特性的有機材料。特別地，該蝕刻阻擋層107的光敏特性弱於光阻(Photoresistor)材料的光敏特性。該蝕刻阻擋層107用於保護該溝道層103避免後續蝕刻制程對其造成的損害，其厚度一般大於1微米。
該蝕刻阻擋層107定義兩個接觸孔H1、H2，以暴露部分所述溝道層103。所述源極120與漏極130分別填充該接觸孔H1、H2與該溝道層103相接觸。具體地，可使用一光阻層作遮罩並採用幹蝕刻(Dry-etching)的方式蝕刻該蝕刻阻擋層107，從而形成沿厚度方向貫穿該蝕刻阻擋層107的接觸孔H1、H2。因此，該接觸孔H1、H2之間的距離大致為3-5微米。在本實施方式中，可利用電漿蝕刻(Plasma Etching)、反應離子蝕刻(Reactive Ion Etching，RIE)、等離子蝕刻等幹蝕刻方法對蝕刻阻擋層107進行蝕刻，以形成所述接觸孔H1、H2。所述遮光層140浮動設於蝕刻阻擋層107之上。該遮光層140於蝕刻阻擋層107上方自源極120向漏極130延伸，該遮光層140與源極120連接並與漏極130間隔一定距離。其中，該遮光層140與漏極130之間的間隔距離小於源極120與漏極 130之間間隔距離L的二分之一。該源極120以及漏極130在遮光層140的延伸方向上的長度大致相等。該遮光層140的長度大於源極120與漏極130之間間隔距離L的二分之一。優選地，本實施例中，該遮光層140與源極120一體成型，成為該源極120的一部分。
所應說明的是，其它實施例中，所述遮光層140也可於蝕刻阻擋層107之上，自漏極130向源極120延伸，並與源極120間隔一定距離。此時，該遮光層140也可以與漏極130一體成型，並成為漏極130的一部分。
請參閱圖10，圖10是本發明第五實施例中圖2所示的薄膜電晶體100的局部平面結構示意圖。該第五實施例與第四實施例類似，區別在於遮光層140與源極120連接並朝漏極130延伸。該遮光層140靠近漏極130的一端具有不規則結構，例如朝向源極120的凹陷結構以及朝向漏極130的凸起結構，使得遮光層140與漏極130之間的間隔部分形成不規則形狀。所應說明的是，在其它實施例中，當遮光層140自漏極向源極120延伸時，所述遮光層140靠近源極120的一端可具有不規則結構，例如朝向漏極130的凹陷結構以及朝向源極120的凸起結構，使得遮光層140與源極120之間的間隔部分形成不規則形狀。
請參閱圖11和圖12，圖11是本發明第六實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖，圖12是沿圖11所示XII-XII切線的剖面結構示意圖。
該第六實施例中，該薄膜電晶體100包括柵極絕緣層105以及遮光層140。其中，柵極110設置於基底101上。柵極絕緣層105位於柵極110上，且覆蓋柵極110。溝道層103覆蓋於柵極絕緣層105之上 ，因此該柵極絕緣層105設置於該柵極110與該溝道層103之間。源極120、漏極130以及遮光層140同層設置。遮光層140位於源極120及漏極130之間。此外，該薄膜電晶體100還包括蝕刻阻擋層107，該蝕刻阻擋層107設置於該溝道層103的表面用於間隔該源極120與該漏極130。其中，該蝕刻阻擋層107的材料可為透明有機材料。在本實施例中，該蝕刻阻擋層107可為具有光敏特性的有機材料也可為不具有光敏特性的有機材料。特別地，該蝕刻阻擋層107的光敏特性弱於光阻(Photoresistor)材料的光敏特性。該蝕刻阻擋層107用於保護該溝道層103避免後續蝕刻制程對其造成的損害，其厚度一般大於1微米。
該蝕刻阻擋層107的長度小於溝道層103的長度，該溝道層103從蝕刻阻擋層107的兩側暴露出來。所述源極120以及漏極130分別設置於蝕刻阻擋層107的兩側並分別與溝道層103接觸。遮光層140浮動設置於蝕刻阻擋層107之上並位於源極120和漏極130之間，且位於溝道層103正上方。該遮光層140與源極120以及漏極130間隔一定距離，其用於阻擋光線對溝道層103的照射，進而提高薄膜電晶體100的穩定性。優選地，本實施例中，該遮光層140與源極120以及漏極130之間間隔的距離之和小於源極120與漏極130之間間隔距離L的二分之一。該遮光層140的長度大於該源極120與漏極130之間間隔距離L的二分之一。其中，遮光層140與源極120之間的間隔距離等於該遮光層140與漏極130之間的間隔距離。此外，該源極120以及漏極130在遮光層140的延伸方向上的長度大致相等。該遮光層140的長度大於源極120與漏極130之間間隔距離的二分之一。
請參閱圖13和圖14，圖13是本發明第七實施例中所述遮光層與陣列基板上設置的薄膜電晶體的源極和漏極的平面結構示意圖，圖14是沿圖13所示XIV-XIV切線的剖面結構示意圖。
該第七實施例中，該薄膜電晶體100包括柵極絕緣層105以及遮光層140。其中，柵極110設置於基底101上。柵極絕緣層105位於柵極110上，且覆蓋柵極110。溝道層103覆蓋於柵極絕緣層105之上，因此該柵極絕緣層105設置於該柵極110與該溝道層103之間。源極120、漏極130以及遮光層140同層設置。遮光層140位於源極120及漏極130之間。此外，該薄膜電晶體100還包括蝕刻阻擋層107，該蝕刻阻擋層107設置於該溝道層103的表面用於間隔該源極120與該漏極130。其中，該蝕刻阻擋層107的材料可為透明有機材料。在本實施例中，該蝕刻阻擋層107可為具有光敏特性的有機材料也可為不具有光敏特性的有機材料。特別地，該蝕刻阻擋層107的光敏特性弱於光阻(Photoresistor)材料的光敏特性。該蝕刻阻擋層107用於保護該溝道層103避免後續蝕刻制程對其造成的損害，其厚度一般大於1微米。
該蝕刻阻擋層107的長度小於溝道層103的長度，該溝道層103從蝕刻阻擋層107的兩側暴露出來。所述源極120以及漏極130分別設置於蝕刻阻擋層107的兩側並分別與溝道層103接觸。遮光層140浮動設置於蝕刻阻擋層107之上並位於源極120和漏極130之間，且位於溝道層103正上方。具體地，該遮光層140於蝕刻阻擋層107上方自源極120向漏極130延伸，該遮光層140與源極120連接並與漏極130間隔一定距離。其中，該遮光層140與漏極130之間的間隔距離小於源極120與漏極130之間間隔距離的二分之一。該 遮光層140的長度大於源極120與漏極130之間間隔距離的二分之一。該源極120以及漏極130在遮光層140的延伸方向上的長度大致相等。優選地，本實施例中，該遮光層140可與源極120一體成型，成為該源極120的一部分。
所應說明的是，其它實施例中，所述遮光層140也可於蝕刻阻擋層107之上，自漏極130向源極120延伸，並與源極120間隔一定距離。此時，該遮光層140也可以與漏極130一體成型，並成為漏極130的一部分。
請參閱圖15，圖15是本發明第八實施例中圖2所示的薄膜電晶體100的局部平面結構示意圖。該第八實施例與第七實施例類似，區別在於，該第八實施例中，遮光層140與源極120連接並朝漏極130延伸。該遮光層140靠近漏極130的一端具有不規則結構，例如朝向源極120的凹陷結構以及朝向漏極130的凸起結構，使得遮光層140與漏極130之間的間隔部分形成不規則形狀。所應說明的是，在其它實施例中，當遮光層140自漏極向源極120延伸時，所述遮光層140靠近源極120的一端可具有不規則結構，例如朝向漏極130的凹陷結構以及朝向源極120的凸起結構，使得遮光層140與源極120之間的間隔部分形成不規則形狀。
本發明的薄膜電晶體使用一遮光層遮擋照射溝道層的光線，可提高金屬氧化物薄膜電晶體的寬長比，提高金屬氧化物薄膜電晶體的穩定性。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作 之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
110‧‧‧柵極
120‧‧‧源極
130‧‧‧漏極
140‧‧‧遮光層
101‧‧‧基底
103‧‧‧溝道層
105‧‧‧柵極絕緣層

Claims (12)

  1. 一種薄膜電晶體，包括：柵極、溝道層、源極和漏極，其中，該薄膜電晶體還包括正對溝道層的遮光層，該遮光層與源極和漏極位於同一層且相互間隔設置，其中，該源極和漏極位於溝道層上方的部分與遮光層共面，該遮光層位於源極和漏極之間，且與該源極和漏極在同一道光罩製程中形成。
  2. 如請求項1所述的薄膜電晶體，其中，所述遮光層與所述源極和漏極由相同材料製成。
  3. 如請求項1所述的薄膜電晶體，其中，所述遮光層與該源極以及漏極之間間隔的距離之和小於源極與漏極之間間隔距離的二分之一。
  4. 如請求項1所述的薄膜電晶體，其中，所述遮光層與源極之間的間隔距離等於該遮光層與漏極之間的間隔距離。
  5. 如請求項1-4任意一項所述的薄膜電晶體，其中，該薄膜電晶體還包括蝕刻阻擋層，該蝕刻阻擋層設置於所述溝道層的表面用於間隔所述源極和漏極。
  6. 如請求項5所述的薄膜電晶體，其中，所述蝕刻阻擋層定義兩個接觸孔，以暴露部分所述溝道層，所述源極與漏極分別填充該兩個接觸孔與該溝道層相接觸。
  7. 如請求項5所述的薄膜電晶體，其中，所述蝕刻阻擋層的長度小於所述溝道層的長度，所述源極以及漏極分別設置於蝕刻阻擋層的兩側並與溝道層接觸。
  8. 一種薄膜電晶體，包括：柵極、溝道層、源極和漏極，其中，該薄膜電晶體還包括正對溝道層的遮光層，該遮光層與源極和漏極位於同一層， 該源極和漏極位於溝道層上方的部分與遮光層共面設置，且在同一道光罩製程中形成，其中，該遮光層從該源極和漏極中的其中一個朝向另一個延伸，該遮光層的長度小於該源極和漏極之間的間隔距離但大於該源極和漏極之間間隔距離的二分之一。
  9. 如請求項8所述的薄膜電晶體，其中，所述遮光層與所述源極和漏極由相同材料製成。
  10. 如請求項8所述的薄膜電晶體，其中，所述遮光層與所述源極以及漏極的其中之一一體成型，成為該源極以及漏極其中之一的一部分。
  11. 如請求項8所述的薄膜電晶體，其中，所述遮光層的其中一端具有不規則結構，該不規則結構朝向所述源極和漏極其中一個的凹陷結構以及朝向另一個的凸起結構，該不規則結構與該源極和漏極的其中一個間隔一距離。
  12. 如請求項8-11任意一項所述的薄膜電晶體，其中，該薄膜電晶體還包括蝕刻阻擋層，該蝕刻阻擋層設置於所述溝道層的表面用於間隔所述源極和漏極。
TW103141714A 2014-12-02 2014-12-02 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 TWI578544B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103141714A TWI578544B (zh) 2014-12-02 2014-12-02 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN201410744818.4A CN105742367B (zh) 2014-12-02 2014-12-09 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
US14/687,399 US20160155847A1 (en) 2014-12-02 2015-04-15 Thin film transistor and array substrate having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141714A TWI578544B (zh) 2014-12-02 2014-12-02 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板

Publications (2)

Publication Number Publication Date
TW201622155A TW201622155A (zh) 2016-06-16
TWI578544B true TWI578544B (zh) 2017-04-11

Family

ID=56079677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141714A TWI578544B (zh) 2014-12-02 2014-12-02 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板

Country Status (3)

Country Link
US (1) US20160155847A1 (zh)
CN (1) CN105742367B (zh)
TW (1) TWI578544B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691762B (zh) * 2019-04-18 2020-04-21 友達光電股份有限公司 畫素結構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11079643B2 (en) * 2019-06-07 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device with touch sensor
CN112002733B (zh) * 2020-08-06 2023-12-01 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法
CN112038288B (zh) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN112420745A (zh) * 2020-11-10 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示基板及制备方法
US12074221B2 (en) 2021-07-26 2024-08-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538296B (en) * 2000-07-07 2003-06-21 Casio Computer Co Ltd LCD display elements
TW200947617A (en) * 2007-12-03 2009-11-16 Semiconductor Energy Lab Manufacturing method of thin film transistor and manufacturing method of display device
TW201344791A (zh) * 2012-04-09 2013-11-01 Jsr Corp 半導體元件、半導體基板、感放射線性樹脂組成物、保護膜以及顯示元件
TW201428974A (zh) * 2012-11-28 2014-07-16 Fujifilm Corp 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130180A (ja) * 2007-11-26 2009-06-11 Sony Corp 電子機器の製造方法および電子機器
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538296B (en) * 2000-07-07 2003-06-21 Casio Computer Co Ltd LCD display elements
TW200947617A (en) * 2007-12-03 2009-11-16 Semiconductor Energy Lab Manufacturing method of thin film transistor and manufacturing method of display device
TW201344791A (zh) * 2012-04-09 2013-11-01 Jsr Corp 半導體元件、半導體基板、感放射線性樹脂組成物、保護膜以及顯示元件
TW201428974A (zh) * 2012-11-28 2014-07-16 Fujifilm Corp 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691762B (zh) * 2019-04-18 2020-04-21 友達光電股份有限公司 畫素結構

Also Published As

Publication number Publication date
CN105742367A (zh) 2016-07-06
US20160155847A1 (en) 2016-06-02
CN105742367B (zh) 2019-02-26
TW201622155A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI578544B (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
USRE48290E1 (en) Thin film transistor array panel
US9570621B2 (en) Display substrate, method of manufacturing the same
CN105226015B (zh) 一种tft阵列基板及其制作方法
CN105336746B (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
CN108010850B (zh) 薄膜晶体管及其制作方法、tft基板
CN104183601A (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US11088283B2 (en) Thin film transistor, method of fabricating thin film transistor and array substrate
CN115020430A (zh) 阵列基板、其制作方法及显示面板
EP2983204B1 (en) Display device and method for manufacturing the same
CN103618004A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102043082B1 (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
CN106997903A (zh) 薄膜晶体管及其制作方法
TWI582967B (zh) 顯示陣列基板及顯示陣列基板的製造方法
TWI511302B (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
TWI517412B (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN104425621A (zh) 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
WO2023092562A1 (zh) 金属氧化物薄膜晶体管、阵列基板及其制备方法
CN105895534B (zh) 薄膜晶体管的制备方法
CN104979364A (zh) 显示阵列基板及显示阵列基板的制造方法