[go: up one dir, main page]

TWI580055B - An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor - Google Patents

An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor Download PDF

Info

Publication number
TWI580055B
TWI580055B TW101108128A TW101108128A TWI580055B TW I580055 B TWI580055 B TW I580055B TW 101108128 A TW101108128 A TW 101108128A TW 101108128 A TW101108128 A TW 101108128A TW I580055 B TWI580055 B TW I580055B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
oxide
thin film
sputtering
film
Prior art date
Application number
TW101108128A
Other languages
English (en)
Other versions
TW201301522A (zh
Inventor
田尾博昭
三木綾
森田晉也
安野聰
釘宮敏洋
朴在佑
李制勳
安秉斗
金建熙
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201301522A publication Critical patent/TW201301522A/zh
Application granted granted Critical
Publication of TWI580055B publication Critical patent/TWI580055B/zh

Links

Classifications

    • H10P14/3426—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10P14/22—
    • H10P14/3434—
    • H10P14/3451—
    • H10P95/90—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

薄膜電晶體之半導體層用氧化物，具備前述氧化物之薄膜電晶體之半導體層及薄膜電晶體
本發明係關於使用在液晶顯示器或有機EL(電致發光)顯示器等顯示裝置之薄膜電晶體的半導體層用氧化物及半導體層，將前述氧化物進行成膜之用的濺鍍靶，以及具備前述氧化物的薄膜電晶體及顯示裝置。
非晶質(amorphous)氧化物半導體，與泛用的非晶質矽(a-Si)相比，具有高的載體移動度，光學能帶間隙大，可以在低溫成膜，所以被期待著適用於要求大型．高解析度．高速驅動的次世代顯示器，或者在耐熱性低的樹脂基板上之適用。
氧化物半導體之中，由銦、鎵、鋅及氧所構成的非晶質氧化物(In-Ga-Zn-O，以下亦稱為「IGZO」)，及銦、鋅、錫及氧所構成的非晶質氧化物(In-Zn-Sn-O、以下亦稱為「IZTO」)具有非常高的載體移動度，所以適於使用。例如在非專利文獻1及2，揭示著把In：Ga：Zn=1.1：1.1：0.9(原子百分比)之IGZO半導體薄膜用於薄膜電晶體(TFT)之半導體層(活性層)者。
此外，作為使用IZTO半導體之例，例如可以舉出專利文獻1與2，及非專利文獻3與4。這些之中，於專利文獻1，揭示著包含In、Zn、Sn等元素與Mo，對於非晶質氧化物中的全金屬原子數之Mo的原子組成比率為0.1 ~5原子%之非晶質氧化物(IZTO)，於實施例，揭示著使用於IZTO添加Mo之活性層的TFT。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-164393號公報
[專利文獻2]日本特開2008-243928號公報
[非專利文獻]
[非專利文獻1]固體物理，VOL44、P621(2009)
[非專利文獻2]Nature、VOL432、P488(2004)
[非專利文獻3]Applied Physics Letters、Vol.95、072104(2009)
[非專利文獻4]The Proceedings of The 17th International Display Workshops(IDW’10)、AMD5/OLED6-2、p631(2010)
把氧化物半導體作為薄膜電晶體之半導體層使用的場合，不僅要求電子載體濃度高，而且要求TFT的開關特性(電晶體特性)優異。具體而言，要求著(1)開電流(對閘極電極與汲極電極施加正電壓時之最大汲極電流)要高，(2)關電流(對閘極電極施加負電壓，對汲極電極施加正電壓時之汲極電流)低，(3)SS(Subthreshold Swing，次臨界擺幅，使汲極電流提高10倍所必要的閘極電壓)值要低，(4)長時間施加電壓或光照射之負荷的場合閾值(對汲極電極加正電壓，對閘極電極加正或負電壓時汲極電流開始流動的電壓，亦稱為閾值電壓)電壓不改變而維持安定，(5)移動度高，(6)在大型玻璃基板的面內TFT特性均一。針對記載於前述專利文獻1的含Mo的IZTO半導體，在本案發明人調查前述特性時，發現其與IZTO相比可觀察到開電流降低或是SS值上升。此外，在前述之非專利文獻3，使濺鍍時的氧分壓(氛圍氣體中的氧之比)固定為約7%而形成氧化物層之TFT，在In量較多的組成閾值電壓會變成很大的負值，無法得到良好的TFT特性。
然而在IGZO或IZTO等氧化物半導體層之成膜，由於可以容易形成成分或者膜厚之面內均勻性優異的薄膜等理由，廣泛使用著濺鍍法。以濺鍍法形成氧化物半導體層之膜的場合，考慮到TFT的生產性等時，以儘可能使濺鍍時的成膜速度(被成膜的氧化物膜厚除以成膜時間之值，以下亦稱之為濺鍍速率)加快而縮短成膜時間為較佳。濺鍍速率隨成膜條件而改變，一般會有在濺鍍時氧分壓越高則濺鍍率越低的傾向。
進而，在TFT基板的製造過程，最好是在圖案化時不產生殘渣。產生殘渣的話，會發生上層的覆蓋範圍降低，或是元件間的絕緣不良的情形，招致生產率降低。
亦即，被期待著提供滿足前述之3個要求特性，亦即 ，(A)TFT之開關特性(以下，亦簡稱為TFT特性)優異，(B)濺鍍時之濺鍍率高，(C)濕蝕刻時不產生殘渣等全部條件之IZTO系半導體層。
本發明係有鑑於前述情形而完成之發明，其目的在於提供TFT之開關特性(TFT特性)優異，濺鍍時之濺鍍率高，且在濕式蝕刻時不產生殘渣的薄膜電晶體之半導體層用氧化物薄膜及半導體層、具備該氧化物薄膜之薄膜電晶體及顯示裝置，以及使用於該氧化物薄膜的形成之濺鍍靶。
為了解決前述課題而完成之相關於本發明的薄膜電晶體之半導體層用氧化物，係使用於薄膜電晶體之半導體層，至少包含銦、鋅、及錫之銦鋅錫系氧化物，前述銦鋅錫系氧化物所含有的金屬元素的含量(原子百分比)分別為〔Zn〕、〔Sn〕、及〔In〕，(A)〔In〕/(〔In〕+〔Sn〕)≦0.5時，滿足以下式(2)(4)，[In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5………(2) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)(B)〔In〕/(〔In〕+〔Sn〕)>0.5時，滿足以下式(1)、(3)、(4) [In]/([In]+[Zn]+[Sn])≦0.3………(1) [Zn]/([In]+[Zn]+[Sn])≦0.83………(3) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)。
於本發明之較佳的實施型態，前述銦鋅錫系氧化物，係藉由濺鍍法，把氧分壓控制在18%以下而成膜的。
於本發明之較佳的實施型態，前述銦鋅錫系氧化物的膜厚為30nm以上，200nm以下。
此外，可以解決前述課題之相關於本發明的薄膜電晶體之半導體層，係具備前述之任一所記載的氧化物之薄膜電晶體之半導體層，前述半導體層之電子載體濃度在1015~1018cm-3之範圍。
於本發明之較佳的實施型態，前述半導體層，係將前述任一所記載的氧化物，在250~350℃，加熱處理15~120分鐘而得者。
於本發明，把前述之銦鋅錫系氧化物作為薄膜電晶體之半導體層而具備之薄膜電晶體也被包含於本發明的範圍內。
進而於本發明，具備前述薄膜電晶體的顯示裝置也被包含於本發明之範圍內。
此外，可以解決前述課題之本發明的銦鋅錫系氧化物濺鍍靶，係至少包含銦、鋅、及錫之銦鋅錫系氧化物濺鍍靶，前述銦鋅錫系氧化物濺鍍靶所含有的金屬元素的含量(原子百分比)分別為〔Zn〕、〔Sn〕、及〔In〕， (A)〔In〕/(〔In〕+〔Sn〕)≦0.5時，滿足以下式(2)(4)， [In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5………(2) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)(B)〔In〕/(〔In〕+〔Sn〕)>0.5時，滿足以下式(1)、(3)、(4)[In]/([In]+[Zn]+[Sn])≦0.3………(1) [Zn]/([In]+[Zn]+[Sn])≦0.83………(3) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)。
使用本發明之氧化物的話，可以提供TFT特性優異，濺鍍時之濺鍍率高，且濕蝕刻時不發生殘渣之薄膜電晶體，及具備該薄膜電晶體之顯示裝置。
本案發明人，檢討為了提供把至少含有Zn、Sn及In之In-Zn-Sn系氧化物(以下，亦以「IZTO」為代表)用於TFT的活性層(半導體層)時，(A)TFT的開關特性(TFT特性)很好，(B)濺鍍時的濺鍍速率高，且(C)濕式蝕刻時不殘留殘渣之氧化物，而反覆檢討。結果，發現了前述銦鋅錫系氧化物所含有的金屬元素的含量(原子百分比)分別為〔Zn〕、〔Sn〕、及〔In〕，(A)〔In〕/(〔In〕+〔Sn〕)≦0.5時，滿足以下式(2)(4)， [In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5………(2) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)(B)〔In〕/(〔In〕+〔Sn〕)>0.5時，滿足以下式(1)、(3)、(4)之氧化物可以達成所期望的目的，從而完成了本發明。
[In]/([In]+[Zn]+[Sn])≦0.3………(1) [Zn]/([In]+[Zn]+[Sn])≦0.83………(3) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)於本發明，前述(1)及前述(2)式的左邊，前述(4)式的右邊之〔In〕/(〔In〕+〔Zn〕+〔Sn〕)，為了說明上的方便而以「全金屬元素中的In比」稱之。
對此，前述(A)及前述(B)式的左邊之〔In〕/(〔In〕+〔Sn〕)所表示的In比，為了與前述記號區別亦僅稱之為「In比」。
同樣地，於說明書，前述(3)式的左邊之〔Zn〕/(〔In〕+〔Zn〕+〔Sn〕)，為了說明上的方便而以「全金屬元素中的Zn比」稱之。
對此，前述(2)式的右邊之〔Zn〕/(〔Zn〕+〔Sn〕)所表示的Zn比，為了與前述記號區別亦僅稱之為「Zn比」。
圖2係顯示滿足前述式(1)、(2)、(3)、及(4)之區域，圖2中的斜線部分，係全部滿足本發明所規定的要件之區域。詳言之，係以In比=0.5之線(參照圖2 )為邊改變斜線的種類，前述線以下的斜線區域，係於前述(A)之例滿足本發明的要件之區域〔亦即，滿足式(2)、(4)之區域〕，超過前述線的斜線區域，係於前述(B)之例滿足本發明的要件之區域〔亦即，滿足式(1)、(3)、(4)之區域〕。圖2中，○係後述的實施例之中，針對前述(A)之例描繪滿足本發明的要件之本發明例的結果，×係針對前述(A)之例描繪未滿足本發明的要件之比較例的結果。此外，圖2中，●係後述的實施例之中，針對前述(B)之例描繪滿足本發明的要件之本發明例的結果，▲係針對前述(B)之例描繪未滿足本發明的要件之比較例的結果。可知滿足本發明之要件者，全部被包含於前述斜線部分的範圍內。
其中前述式(3)，係相關於防止濕式蝕刻時之殘渣發生之式，前述式(1)及(2)，係兼顧高濺鍍速率與良好的TFT特性(開關特性)之相關式。關於後者的特性(高濺鍍速率與良好的TFT特性之兼顧)，本發明因應於以〔In〕/(〔In〕+〔Sn〕)表示之In比，如前述(A)那樣在In比為0.5以下的較少的場合以式(2)為指標，如前述(B)那樣在In比超過0.5的較多的場合以式(1)為指標。這些之式(1)及(2)係根據本案發明人等之大量的基礎實驗，整理得到的結果，所導出來的公式。又，前述式(4)，係規定全金屬元素中的In比(〔In〕/(〔In〕+〔Zn〕+〔Sn〕))之下限者，為了確保高的移動度，在前述(A)及(B)之任一場和，均規定其 下限為0.1以上。
又，於本發明，In比在0.5以下之(A)之例，雖未規定式(3)，但這是因為即使不規定式(3)，滿足式(2)與式(4)之區域，也包含式(3)之區域(參照圖2)的緣故。因而，滿足式(2)與式(4)之區域，不僅可以兼顧高的濺鍍速率與良好的TFT特性，進而也是可發揮防止濕式蝕刻時之殘渣發生的效果之區域〔滿足式(3)的區域〕。
此處，式(1)及(2)的技術意義，可以參照圖2而容易理解。於圖2，可知在In比為0.5以下之(A)之例，以式(2)為邊，可以順利整理出可得到所要的前述特性之本發明例(○)與無法得到前述特性之比較例(×)。相對於此，圖2之▲(In比=0.709，描繪後述之表的No.13A者)，係即使滿足式(2)之關係，也無法得到所要的特性之比較例。亦即，In比變大時，在式(2)之設定無法順利整理出與前述特性之關係，而有導入與式(2)不同的新的關係式之必要。式(1)係由這樣的觀點所設定者，可知在In比超過0.5之(B)之例，以式(1)為邊，可以順利整理出可得到所要的前述特性之本發明例(●)與無法得到前述特性之比較例(▲)。
要說明導出這些式的經過的話，在IZTO的成膜，In多的話會有TFT導體化(變成不能開關)的問題。對此，為了使TFT可以開關，必然有提高氧分壓的必要，但提高氧分壓的話，會有濺鍍速率降低的問題。考慮到這些 問題，判明了為了要使TFT可以開關，同時兼顧提高濺鍍速率(減低氧分壓)，而有適切控制權金屬元素中的In比(具體而言，為〔In〕/(〔In〕+〔Zn〕+〔Sn〕))之必要。
另一方面，考慮到作為TFT使用的場合之前提條件之開關特性的話，在In或Sn多的區域載體增加而變得容易導體化(不能開關)，但是也判明了在In多的區域In作用很強。因而，判明了為了要兼顧高濺鍍速率與良好的TFT特性雙方，因應於以〔In〕/(〔In〕+〔Sn〕)表示的In比，而適切控制全金屬元素中的In比是有效的。
前述之式(1)或(2)，係綜合考慮這些情形的結果，而導出來之公式，為了兼具高濺鍍速率與良好的TFT特性，以〔In〕/(〔In〕+〔Sn〕)所表示的In比=0.5為邊界，(A)In比≦0.5時，全金屬元素中的In比滿足下式(2)，[In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5………(2)(B)In比>0.5時，全金屬元素中的In比滿足下式(1)。
[In]/([In]+[Zn]+[Sn])≦0.3………(1)此處所謂的「得到高濺鍍速率」，意味著在濺鍍時的氧分壓4%下，使用In-Zn-Sn系氧化物濺鍍靶形成In-Zn-Sn系氧化物之膜時的濺鍍速率(nm/min)為SR1(In-Zn- Sn)，而為了做為比較的對象，以使用於前述SR1(In-Zn-Sn)的算出之相同的濺鍍裝置，而且濺鍍時之氧分壓也同樣為4%，使用In-Ga-Zn氧化物濺鍍靶(In、Ga、Zn之原子比為1：1：1)形成In-Ga-Zn氧化物膜(In、Ga、Zn之原子比為1：1：1)時之濺鍍速率(nm/min)為SR2(In-Ga-Zn)時，以SR1/SR2所表示之濺鍍速率比(SR)為1.0以上。
此外，所謂「良好的TFT特性」，係把開電流與關電流之間的1nA附近時之電壓定義為閾值電壓，測定各TFT之閾值電壓時，汲極電流Vth(絕對值)在17.5V以下者評估為TFT特性優異。
進而前述式(3)，係相關於防止濕式蝕刻時之殘渣發生之式。如前所述在濕式蝕刻時以不產生殘渣為較佳，殘渣的產生主要與Zn有關，隨著氧化物膜中的Zn量增加，濕式蝕刻時會產生殘渣。已知例如使用作為濕式蝕刻劑被泛用的草酸來蝕刻IZTO膜的話，會析出難溶性的草酸鋅結晶而產生殘渣。對此，本案發明人等，針對濕式蝕刻時不會發生殘渣的要件進行種種檢討，而在與Zn比之關係設定了前述式(3)。在後述的實施例，把蝕刻後的觀察未發生殘渣者評估為濕式蝕刻性優良。為了確保良好的濕式蝕刻性，全金屬元素中的Zn比(具體而言，為〔Zn〕/(〔In〕+〔Zn〕+〔Sn〕))越小越好，例如以0.8以下為佳，以0.7以下更佳。又，全金屬元素中的Zn比的下限，由濕式蝕刻性的觀點來看並沒有特別限定，但 考慮到蝕刻速率越低圖案化越花時間的話，以0.40以上為佳，以0.45以上更佳。
以上，說明了把本發明之氧化物賦予特徵之式(1)、(2)、(3)及(4)。
前述氧化物，係以濺鍍法使用濺鍍靶(以下，亦稱為「靶」)而成膜者。雖然可以藉由塗布法等化學成膜法來形成氧化物，但是根據濺鍍法的話，可以容易形成成分或膜厚的膜面內均一性優異的薄膜。
作為使用於濺鍍法之靶，以使用包含前述之元素，與所要的氧化物相同組成的濺鍍靶為較佳，藉此，可無成分偏離之虞，而形成所要的成分組成之薄膜。具體而言，包含於濺鍍靶的金屬元素的含量(原子百分比)分別為〔Zn〕、〔Sn〕、以及〔In〕時，(A)〔In〕/(〔In〕+〔Sn〕)≦0.5時滿足下式(2)、(4)，[In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5………(2) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)(B)〔In〕/(〔In〕+〔Sn〕)>0.5時滿足下式(1)、(3)、(4)者。
[In]/([In]+[Zn]+[Sn])≦0.3………(1) [Zn]/([In]+[Zn]+[Sn])≦0.83………(3) 0.1≦[In]/([In]+[Zn]+[Sn])………(4)或者是使用把組成不同的兩個靶同時放電之共濺鍍法 (Co-Sputter法)來成膜亦可，藉由使In2O3或ZnO、SnO2等之靶或者這些的混合物之靶同時放電，可以得到所要的組成之膜。
前述靶，例如可以藉由粉末燒結法來製造。
使用前述靶進行濺鍍時，最好是適切地控制對全氛圍氣體之氧的添加量(氧分壓)而進行濺鍍。又，此時的基板溫度，可為室溫，或者是在被加熱的狀態亦可。如前所述藉由濺鍍法形成IZTO膜的場合，在氧分壓高的區域，顯示閾值電壓往正向偏移，相反的濺鍍速率會降低。因而，即使在可確保高的濺鍍速率，或者良好的濺鍍特性的低氧分壓的區域，也有必要採呈現良好的TFT特性的組成，由這樣的觀點來看，在本發明設定了前述的要件。
具體而言，因應於濺鍍裝置的構成或靶組成等而適切地進行控制即可，但濺鍍時的氧分壓，大致被控制為18%以下為較佳，控制為15%以下更佳。又，濺鍍時的氛圍氣體，除了氧以外，還可以舉出Ar、Kr、Xe等惰性氣體，但本發明之氧分壓，是指對這些所有氣體之氧的比率。
如前所述成膜的氧化物的膜厚為30nm以上200nm以下。在氧化物的膜厚超過前述上限的氧化物半導體層，判明了無法得到所要的電子載體濃度，無法確保良好的TFT特性(參照後述的實施例)。另一方面，低於前述膜厚的下限的話，成膜時之膜厚控制變得困難。前述膜厚，較佳者為35nm以上80nm以下。
於本發明，也包含具備前述氧化物之TFT的半導體層，及具備該半導體層的TFT。TFT係於基板上，至少具有閘極電極、閘極絕緣膜、前述氧化物之半導體層、源極電極、汲極電極即可，其構成只要是通常使用者即可，沒有特別限定。
此處，相關於本發明的薄膜電晶體之半導體層，具有1015~1018cm-3之電子載體濃度。半導體層的電子載體濃度，是決定TFT的開關特性的要因之一，一般而言電子載體濃度太高的話TFT會導體化，變成無法開關。另一方面，電子載體濃度太低的話，TFT的絕緣性變高，電阻變高。此外，在開關時，高電阻之膜會有開電流降低的問題。如此般隨著電子載體濃度不同TFT特性會大幅改變，但在本發明，電子載體濃度為1015~1018cm-3，被控制在適切的範圍內，所以確認了具有良好的TFT特性(在後述的實施例，評估閾值電壓Vth)。
具有前述電子載體濃度之本發明的半導體層，係將前述任一所記載的氧化物，在250~350℃，加熱處理15~120分鐘而得者(詳見後述)。
以下，參照圖1同時說明前述TFT之製造方法之實施型態。圖1以及以下的製造方法，為本發明之較佳的實施型態之一例，本發明並不以此為限定。例如，在圖1，顯示底閘型構造之TFT，但是不以此為限，於氧化物半導體層之上依序具備閘極絕緣膜與閘極電極的頂閘型TFT亦可適用本發明。
如圖1所示，於基板1上被形成閘極電極2及閘極絕緣膜3，於其上被形成氧化物半導體層4。於氧化物半導體層4上被形成源極．汲極電極5，於其上被形成保護膜(絕緣膜)6，透過接觸孔7透明導電膜8被導電連接於源極．汲極電極5。
於基板1上形成閘極電極2及閘極絕緣膜3的方法沒有特別限定，可以採用通常使用的方法。此外，閘極電極2及閘極絕緣膜3的種類也沒有特別限定，可以使用被泛用者。例如做為閘極電極，可以較佳地使用電阻率低的Al或Cu之金屬，或這些的合金。此外，作為閘極絕緣膜，可以代表性地例示矽氧化膜、矽氮化膜、矽氧化氮化膜等。此外，也可以使用TiO2、Al2O3或Y2O3等金屬氧化物或者層積這些者。
接著，形成氧化物半導體層4。氧化物半導體層4，如前所述，藉由使用與薄膜相同組成的濺鍍靶之DC濺鍍法或RF濺鍍法來成膜為較佳。或者亦可藉由共濺鍍法來成膜。
濕式蝕刻氧化物半導體層4之後，進行圖案化。在本發明，於圖案化之後，為了改善氧化物半導體層4之膜質，例如進行溫度約250~350℃，時間約15~120分鐘之熱處理(預退火)。藉此，電晶體特性之開電流及電場效果移動度會上升，提高電晶體性能。如後述的實施例所示，不進行此熱處理的話，判明了無法得到所要的電子載體濃度，無法確保良好的TFT特性。較佳的預退火條件， 為溫度：約300~350℃，時間：約60~120分鐘。
預退火之後，形成源極．汲極電極5。源極．汲極電極的種類沒有特別限定，可以使用被泛用者。例如與閘極電極同樣使用Al或Cu等金屬或合金亦可，如後述之實施例那樣使用純Ti亦可。進而可以使用金屬的層積構造等。
作為源極．汲極電極5的形成方法，例如可以藉由磁控管濺鍍法形成金屬薄膜後，藉由掀離(lift-off)法來形成。或者是，並非如前所述藉由掀離(lift-off)法形成電極，而是藉由濺鍍法預先形成特定的金屬薄膜之後，藉由圖案化形成電極的方法，在此方法，於電極的蝕刻時，會對氧化物半導體層導入損傷，所以電晶體特性會降低。對此，為了避免這樣的問題而在氧化物半導體層上預先形成保護膜之後，形成電極，進行圖案化的方法也被採用，在後述之實施例，採用了此方法。
其次，藉由CVD(Chemical Vapor Deposition)法在氧化物半導體層4之上形成保護膜(絕緣膜)6。氧化物半導體膜的表面，會因為CVD導致的電漿損傷而容易導通化(推測應該是在氧化物半導體表面所產生的氧缺陷成為電子供給者的緣故)，所以為了避免前述問題，在後述之實施例，在形成保護膜之前進行N2O電漿照射。N2O電漿照射的條件，採用下列文獻所記載的條件。
J.Park等人，Appl.Phys.Lett.,1993,053505(2008)其次，透過接觸孔7把透明導電膜8導電連接至汲極 電極5。透明導電膜及汲極電極的種類沒有特別限定，可以使用通常使用者。作為汲極電極，例如可以使用在前述之源極．汲極電極所例示者。
本專利申請案係根據2011年3月9日在日本提出申請之特願2011-052179號，及2011年12月28日在日本提出申請之特願2011-289740號申請案而主張優先權之利益。2011年3月9日申請之日本特願2011-052179號，及2011年12月28日申請之特願2011-289740號申請案的說明書的所有內容，供本發明參考而援用。
[實施例]
以下，舉出實施例更具體說明本發明，但本發明並不受限於下列實施例，在適合前述/後述的要旨之範圍加上變更而實施，這些也都包含於本發明的技術範圍。
實施例1
根據前述方法，製作圖1所示之薄膜電晶體(TFT)，評估其種種特性。
首先，於玻璃基板(康寧公司製造之Eagle2000、直徑100mm×厚度0.7mm)上，作為閘極把Mo薄膜形成100nm之後，藉由光蝕刻及濕式蝕刻進行圖案化，於其上形成閘極絕緣膜SiO2(250nm)。閘極電極使用純Mo之濺鍍靶，藉由DC濺鍍法，以成膜溫度：室溫，成膜功率：300W，載體氣體：Ar，氣壓：2mTorr的條件進行了成 膜。此外，閘極絕緣膜，使用電漿CVD法，以載體氣體：SiH4與N2之混合氣體，成膜功率：100W、成膜溫度：300℃之條件進行成膜。
其次，把表1及表2所記載的種種組成之IZTO薄膜(表1之No.與表2之No.是對應的，組成相同)，使用對應於前述表之組成的IZTO濺鍍靶，如表2所示改變氧分壓藉由濺鍍法來成膜。於這些表，No.之後附上A、B、C者，是指IZTO的組成實質上相同，但是薄膜成膜時的氧分壓不同，「A」意味著氧分壓比=4%，「B」係氧分壓比=10%，「C」係氧分壓比=50%。例如，No.5A與No.5B，是指〔In〕相同，〔Zn〕與〔Sn〕也約略相同，但No.5A氧分壓比為4%，而No.5B則氧分壓比為10%下成膜者，所以即使是相同組成，濺鍍速率比，Vth等特性有所不同。
於本實施例，使用於濺鍍的裝置為(股)ULVAC製造之「CS-200」，濺鍍條件如下。
基板溫度：室溫
氣體壓：1mTorr
膜厚：40nm
使用的靶尺寸： 4英寸×5mm
(濺鍍速率比：SR之算出)
表2所示的種種IZTO薄膜的濺鍍速率(nm/min)，係把下列濺鍍條件下成膜時的膜厚，除以成膜時間而算出 的。將此做為SR1(In-Zn-Sn)。
基板溫度：室溫
氣體壓：1mTorr
照射時間：1200秒
濺鍍功率：DC200W
使用的靶尺寸： 4英寸×5mm
為了比較，算出了IGZO薄膜的濺鍍速率(nm/min)。詳言之，係使用In、Ga、以及Zn所構成的In-Ga-Zn濺鍍靶〔此處，濺鍍靶中的In、Ga、及Zn的含量(原子%)滿足1：1：1之關係〕，除了使氧分壓為4%(一定)以外，以與前述IZTO薄膜相同的濺鍍條件形成IGZO薄膜，所得到的IGZO薄膜的膜厚，除以成膜時間而算出。又，這樣進行所得到的IGZO薄膜中的In、Ga、及Zn的含量(原子%)也滿足1：1：1的關係。將此做為SR2(In-Ga-Zn)。
算出如前所述得到的SR1(In-Zn-Sn)對SR2(In-Ga-Zn)之比(濺鍍速率比)，將此做為表2之No.1~13C之SR。這些結果顯示於表2。
此外，金屬元素之分別的含量，藉由XPS(X-ray Photoelectron Spectroscopy)法分析。
(濕式蝕刻時之殘渣的有無之評估)
如前所述地進行而形成種種IZTO薄膜之後，藉由光蝕刻及濕式蝕刻進行了圖案化。作為蝕刻劑，使用關東化 學製造的「ITO-07N」(草酸與水之混合液)，液溫為40℃。濕式蝕刻後，藉由目視及光學顯微鏡觀察(倍率50倍)確認有無殘渣的發生。結果顯示於表2。
其次，如前所述進行在圖案化IZTO薄膜之後，為了提高膜質，在大氣中，350℃下1小時，於水蒸氣氛圍中進行了預退火處理。
其次，使用純Mo，藉由掀離(lift-off)法形成源極．汲極電極。具體而言，使用光阻進行圖案化後，把Mo薄膜藉由DC濺鍍法來成膜(膜厚100nm)。源極．汲極電極用Mo薄膜之成膜方法，與前述之閘極電極的場合相同。接著，浸漬於丙酮中，以超音波洗淨器除去不要的光阻，使TFT通道長為10μm，通道寬幅為200μm。
如此進行形成源極．汲極電極後，形成供保護氧化物半導體層之用的保護膜。作為保護膜使用SiO2(膜厚114nm)與SiN(膜厚250nm)之層積膜(合計膜厚364nm)。前述SiO2與SiN之形成，係使用SAMCO(音譯)製造的「PD-220NL」，使用電漿CVD法來進行。在本實施例，藉由N2O氣體進行電漿處理之後，依序形成SiO2及SiN膜。於SiO2膜之形成使用N2O及SiH4之混合氣體，於SiN膜之形成使用SiH4、N2、NH3之混合氣體。任一場合都使成膜功率為100W，成膜溫度為150℃。
其次藉由光蝕刻，以及乾蝕刻，在保護膜形成了電晶體特性評估用之探測用的接觸孔。其次，使用DC濺鍍法，以載體氣體：氬氣及氧氣之混合氣體，成膜功率： 200W，氣壓：5mTorr之條件形成TIO膜(膜厚80nm)，製作圖1之TFT。
針對如此進行所得到的各TFT，評估了以下的特性。
(1)電晶體特性的測定
電晶體特性(汲極電流-閘極電壓特性，Id-Vg特性)的測定使用了安捷倫科技(股)製造的「4156C」之半導體參數分析儀。詳細的測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
(2)閾值電壓(Vth)
所謂閾值電壓，大致說來，是電晶體由關狀態(汲極電流很低的狀態)移至開狀態(汲極電流高的狀態)時之閘極電壓之值。在本實施例，係以開電流與關電流之間之汲極電流在1nA附近時的電壓定義為閾值電壓，而測定各TFT之閾值電壓。在本實施例，Vth(絕對值)在17.5V以下者為合格。這些結果顯示於表2。又，表2中，所謂「-」意味著在評估的電壓範圍(-30V至30V之間)不能開關(導體化了)。
此外，針對本發明例之一部分，把汲極電流-閘極電壓特性(Id-Vg特性)之結果顯示於圖4A(No.2)、圖4B(No.7)、圖4C(No.10)、圖4D(No.5B)。此外， 針對未滿足本發明的要件之表2的No.13A~13C，把汲極電流-閘極電壓特性(Id-Vg特性)之結果顯示於圖5A(No13A)、圖5B(No.13B)、圖5C(No.13C)。於這些圖，橫軸為Id(A)，縱軸為Vg(V)。測定進行了2次，於這些圖顯示兩次的結果。
於這些圖，滿足本發明的要件者如圖4A~圖4D所示，在保護膜之成膜前，伴隨著閘極電壓Vg由-30V往30V變化，汲極電流Id增加了108倍程度，得到良好的開關特性。對此，未滿足本發明的要件者，如圖5A~圖5C所示，沒有得到良好的開關特性。詳言之，在氧分壓4%不進行開關(圖5A)，氧分壓10%下Vth=-28.5V(圖5B)，氧分壓50%下Vth=-23V(圖5C)，氧分壓越大，越有Vth降低的傾向，但依然無法得到所要的水準(Vth絕對值≦17.5V)。
(3)載體移動度(電場效果移動度)
為了參考，使用下式，在飽和區域算出載體移動度(電場效果移動度)。
Cox：絕緣膜之電容
W：通道寬幅
L：通道長
Vth：閾值電壓
這些的結果併記於表2。
於表2，在各No.設有「備考欄」，滿足〔In〕/(〔In〕+〔Sn〕)≦0.5者為(A)，滿足〔In〕/(〔In〕+〔Sn〕)>0.5者為(B)。在前述(A)之例，滿足式(2)、(4)者為本發明例，在前述(B)之例，滿足式(1)、(3)、(4)者為本發明例。在本實施例，所有之例滿足式(4)之關係。於前述(A)之例滿足式(2)的關係者於「式(2)之關係」一欄賦予「○」，不滿足式(2)的關係者賦予「×」。同樣地，於前述(B)之例滿足式(1)的關係者於「式(1)之關係」一欄賦予「○」，不滿足式(1)的關係者賦予「×」，同時滿足式(3)的關係者於「式(3)之關係」一欄賦予「○」，不滿足式(3)的關係者賦予「×」。又，在前述(A)之例，雖沒有滿足式(3)的關係之必要，但為了參考，在「式(3)之關係」一欄顯示前述判定結果。在本實施例，前述(A)之所有之例滿足式(3)之關係(評價○)。
此外，於各特性分別設「判定1」及「判定2」之欄，滿足本實施例的合格基準者賦予○，不滿足本實施例的合格基準者賦予×。例如，濺鍍速率比(SR)之右邊的「判定1」，因Vth(絕對值)為17.5V以下，且SR為1.0以上者為○，這些之中有任一不合格者為×。同樣地，於殘渣發生的右邊之「判定」，對未發生殘渣者為○，發生者為×。
由表2，可知滿足本發明的所有要件之No.2、3、5A、5B、7〔以上，為前述(A)之例〕、10~12〔以上， 為前述(B)之例〕，因為滿足本發明的要件，所以濺鍍速率比很高，閾值電壓的絕對值也低TFT特性優異，且濕式蝕刻時沒有發生殘渣。
對此，在下列例，沒有滿足本發明的某個要件，所以無法得到所要的特性。
首先針對前述(A)之例，No.1、4、6A、6B、8A、8B、9A、9B，滿足式(3)的關係所以濺鍍速率比高，濕式蝕刻時也不會發生殘渣，但是不滿足式(2)之關係所以閾值電壓的絕對值變高，TFT特性很低。
此外針對前述(B)之例，No.13A~13C，滿足式(3)的關係所以濺鍍速率比高，濕式蝕刻時也不會發生殘渣，但是不滿足式(1)之關係所以閾值電壓的絕對值變高，TFT特性很低。
又，雖在前述表沒有顯示，但不滿足式(3)的關係者，在濕式蝕刻時會產生殘渣。亦即，針對滿足下述組成者〔前述(B)之例〕，與前述同樣進行而調查濕式蝕刻時有無殘渣，發現因為不滿足式(3)，觀察到殘渣的發生。
〔In〕=0.09、〔Zn〕=0.85、〔Sn〕=0.06、In比=0.6、全金屬元素中之In比=0.09、Zn比=0.934、全金屬元素中之Zn比=0.85與前述同樣，針對前述(A)之例，不滿足式(3)的關係者，在濕式蝕刻時會產生殘渣(顯示於表)。
進而由前述結果，確認了濺鍍時氧分壓越高，濺鍍速率會降低。亦即，如前所述，表之No.5A與No.5B；No.6A與No.6B；No.8A與No.8B；No.9A與No.9B；No.13A與No.13B與No.13C均是IZTO的組成約略相同，而改變濺鍍時之氧分壓比而成膜之例，雖著氧分壓比變大(A→B→C)，不管IZTO的組成為何，都可見到濺鍍速率比變小的傾向。
圖3係顯示濺鍍時之氧分壓對濺鍍速率所造成的影響之圖。詳言之，圖3，係使用表1及表2之No.1、4、9之組成者，如表3所示使氧分壓在3~50%之範圍內進行種種變化以外，其他與前述方法同樣地進行實驗，調查濺鍍速率比的結果。為了參考，於表3也顯示濺鍍速率的結果。又，於圖3，氧分壓不以%表示而以流量比來表示。
如圖3所示，可知氧分壓的上限大致在18%附近之低氧分壓區域，濺鍍速率幾乎不會改變，但在氧分壓超過約18%程度起，濺鍍速率會急遽降低。亦即，可知為了確保所要的高的濺鍍速率，成膜時的氧分壓以減低至約18%以下為較佳。
由前述一連串的結果，使用滿足在本發明所規定的所有要件之表2的No.2、3、5、7、10~12之組成之In-Zn-Sn系氧化物半導體的話，可以確認閾值電壓很高，濕式蝕刻時的蝕刻特性，濺鍍時的濺鍍速率優異，且具有從前的IGZO(移動度7)之2倍以上的高移動度，具有良好的TFT特性。亦即，藉由本發明，可以提供TFT特性很 高，且製造效率或濕式蝕刻時的圖案化性能優異，而且生產率也良好的氧化物半導體。
又，表2之No.13A~13C〔In比>0.5之前述(B)之例〕係模擬前述專利文獻2所記載的組成之IZTO，改變氧分壓而進行實驗者。在前述組成之IZTO，如圖5A~圖5C所示可知不提高氧分壓的話TFT特性不會提高。詳言之，在氧分壓4%不開關，氧分壓10%下Vth=-28.5V，50%下Vth=-23V，進而氧分壓越大，Vth越接近0，可知TFT特性逐漸改善。然而，氧分壓增高的話，如表2所示SR變小，可知在In比高的高In區域，使用前述專利文獻2的技術的話，無法兼顧TFT特性與濺鍍速率。前述IZTO為前述(B)之例，調查在本發明所規定的式(1)的關係時，如表2所式，由於為滿足前述(1)之關係，所以由前述結果也確認了本發明規定的前述式(1)，是兼顧良好的TFT特性與高濺鍍速率的有用的要件。
實施例2
在本實施例，改變藉由濺鍍法成膜氧化物時之濺鍍時間，以及氧化物成膜後之預退火條件而製作了種種的試樣(表4之A1~A7)，調查其與氧化物半導體層的電子載體濃度與TFT特性(閾值電壓Vth)之關係。此處，使用前述表1之No.7之IZTO薄膜(滿足本發明之組成者)，製作圖6所試之評估試樣而測定電子載體濃度。進而，以與該試樣相同膜厚及相同的熱處理條件製作圖1所示的 TFT，與實施例1同樣對待而測定閾值電壓Vth。
(1)電子載體濃度測定用試樣之製作及評估
首先，以與前述實施例1所記載之濺鍍法相同的條件，製作合計6個與表1的No.6相同組成的IZTO薄膜(膜厚40nm)之試樣(A2~A7)(濺鍍時間大約為220秒)。為了比較，改變濺鍍時間，製作1個膜厚500nm之IZTO薄膜試樣(A1)(濺鍍時間大約為2700秒)。
其次，如前所述進行在形成IZTO薄膜之後，為了提高膜質，在大氣中，於水蒸氣氛圍中進行了預退火處理。此時之各試樣的熱處理溫度及時間如以下所述。為了比較，在前述A3，未進行預退火處理。
預退火條件：
No.A1(膜厚500nm、溫度：350℃、時間：30分鐘)
No.A2(膜厚40nm、溫度：350℃、時間：30分鐘)
No.A3(膜厚40nm、未進行熱處理)
No.A4(膜厚40nm、溫度：350℃、時間：120分鐘)
No.A5(膜厚40nm、溫度：400℃、時間：30分鐘)
No.A6(膜厚40nm、溫度：400℃、時間：120分鐘)
No.A7(膜厚40nm、溫度：380℃、時間：30分鐘)
其次，使用純Au，藉由濺鍍法形成電極。使用於濺鍍的裝置為(股)ULVAC製造之「CS-200」，藉由遮罩濺鍍將電極圖案化。如此進行形成了純Au電極之後，分割而分別得到圖6所示之Hall效果測定用試樣(供評估氧化物半導體層的電子載體濃度之用的評估用試樣)。
使用如此進行而得到的各Hall效果測定用試樣，在室溫下進行Hall效果測定(vanderPauw法)，評估了電子載體濃度。
(2)TFT之製作
為了調查電子載體濃度與TFT特性之關係，以與前述圖6之Hall效果測定用試樣相同的膜厚及相同的熱處理條件，分別製作圖7所示的TFT，與實施例1同樣對待而評估了閾值電壓Vth。圖7所示的TFT，與使用於前述實施例1的圖1之TFT，僅在圖7於氧化物半導體層之上被形成表面表護膜這一點有所不同(於圖1，氧化物半導體層4之上沒有表面保護膜)。氧化物半導體層，容易因成膜時的加熱處理等而受到損傷，導致TFT特性降低，所以通常會為了保護氧化物半導體層的表面而形成SiO2等之表面保護膜。
首先，與前述之實施例1同樣進行於玻璃基板(康寧公司製造之Eagle2000、直徑100mm厚度0.7mm)上，依序形成作為閘極之Mo薄膜100nm，以及閘極絕緣膜SiO2 (250nm)。
其次，與前述(1)之評估試樣同樣的濺鍍條件及預退火條件進行處理，分別形成表2所記載的No.A1~A7之IZTO薄膜。
其次，如以下所述進行，形成供保護前述IZTO薄膜(氧化物半導體層)的表面之用的表面保護膜(SiO2，膜厚100nm)。於前述SiO2膜之形成，係使用SAMCO(音譯)製造的「PD-220NL」，使用電漿CVD法來進行。在本實施例，使用N2O及SiH4之混合氣體，成膜功率為100W，成膜溫度為200℃。如此進行所形成的表面保護膜，為了取得半導體層與源極．汲極電極之接觸，藉由光蝕刻以及乾蝕刻，進行了電極形成用之圖案化。
其次，與前述實施例1同樣進行，形成純Mo之源極．汲極電極之後，使TFT通道長為10μm，通道寬幅為25μm，形成供保護氧化物半導體層之用的保護膜〔SiO2(膜厚114nm)與SiN(膜厚250nm)之層積膜(合計膜厚364nm)〕。其後，與前述實施例1同樣進行，於保護膜形成電晶體特性評估用探針之用的接觸孔，及ITO膜，製作圖7之TFT。
針對如此進行所得到的各TFT，與實施例1同樣進行評估了閾值電壓Vth。
這些的結果併記於表4。於表4設判定之欄，滿足相關於本發明的氧化物半導體層之電子載體濃度的範圍(1015~1018cm-3)者賦予「○」，未滿足者賦予「×」。
如表4所示，可知隨著電子載體濃度不同閾值電壓Vth也會改變，而電子載體濃度滿足本發明的要件之No.A2、A4~A7(電子載體濃度之判定=○)，其Vth(絕對值)均在17.5V以下，滿足本發明的合格基準。亦即，確認了電子載體濃度滿足本發明的要件者，Vth的絕對值很小，TFT特性優異。
對此，即使滿足本發明之組成，使用氧化物的膜厚很厚(500nm)的氧化物之No.A1，或是即使氧化物的膜厚適切但未進行氧化物成膜後的預退火條件之No.A3，電子載體濃度都不在本發明的範圍內，Vth的絕對值大幅上升，TFT特性降低。
又，在本實施例，使用表1之No.7的組成者，如前所述改變製程條件而進行了實驗，但氧化物半導體層的電子載體濃度與TFT特性(閾值電壓Vth)的關係，不限於 前述組成者，藉由實驗確認了在使用滿足本發明的組成的氧化物的場合，可以見到同樣的傾向。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極．汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
圖1係供說明具備氧化物半導體之薄膜電晶體之概略剖面圖。
圖2係顯示滿足在本發明規定之式的範圍之區域圖，斜線方向往右上方之斜線區域(圖2之左下區域)為In比為0.5以下時之本發明的範圍〔滿足式(2)、(4)之範圍〕，斜線方向往右下的斜線區域(圖2之右上區域)為In比超過0.5時之本發明的範圍〔滿足式(1)、(3)、(4)之範圍〕。
圖3係顯示氧分壓比與濺鍍速率比(SR)之關係之圖(Zn比=0.5)。
圖4A係針對實施例1之No.2，顯示TFT特性的結果之圖。
圖4B係針對實施例1之No.7，顯示TFT特性的結果之圖。
圖4C係針對實施例1之No.10，顯示TFT特性的結果之圖。
圖4D係針對實施例1之No.5B，顯示TFT特性的結果之圖。
圖5A係針對實施例1之No.13A，顯示TFT特性的結果之圖。
圖5B係針對實施例1之No.13B，顯示TFT特性的結果之圖。
圖5C係針對實施例1之No.13C，顯示TFT特性的結果之圖。
圖6係於實施例2，顯示氧化物半導體層之電子載體濃度評估用試料之俯視圖。
圖7係在實施例2使用的具備氧化物半導體之薄膜電晶體之概略剖面圖。

Claims (8)

  1. 一種銦鋅錫系氧化物，係使用於薄膜電晶體之半導體層，至少包含銦、鋅、及錫之銦鋅錫系氧化物，其特徵為：前述銦鋅錫系氧化物所含有的金屬元素的含量(原子百分比)分別為〔Zn〕、〔Sn〕、及〔In〕時，(A)〔In〕/(〔In〕+〔Sn〕)≦0.5時，滿足以下式(2)、(4)、(5)之使用於薄膜電晶體的半導體層之銦鋅錫系氧化物：[In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5‧‧‧(2) 0.209≦[In]/([In]+[Zn]+[Sn])‧‧‧(4) 0.323≦[Sn]/([In]+[Zn]+[Sn])‧‧‧(5)。
  2. 如申請專利範圍第1項之銦鋅錫系氧化物，其中係藉由濺鍍法，把氧分壓控制在18%以下而成膜者。
  3. 如申請專利範圍第1項之銦鋅錫系氧化物，其中前述銦鋅錫系氧化物的膜厚為30nm以上，200nm以下。
  4. 一種薄膜電晶體之半導體層，其特徵為具備：申請專利範圍第1~3項之任一項之銦鋅錫系氧化物，前述半導體層之電子載體濃度在1015~1018cm-3之範圍。
  5. 如申請專利範圍第4項之薄膜電晶體之半導體層，其中前述半導體層，係將申請專利範圍第1~3項之任一項之銦鋅錫系氧化物，在250~350℃，加熱處理15~120分鐘而得者。
  6. 一種薄膜電晶體，其特徵為具備申請專利範圍第1~3項之任一項之銦鋅錫系氧化物作為薄膜電晶體之半導 體層。
  7. 一種顯示裝置，其特徵為具備申請專利範圍第6項之薄膜電晶體。
  8. 一種銦鋅錫系氧化物濺鍍靶，係至少包含銦、鋅、及錫之銦鋅錫系氧化物濺鍍靶，其特徵為：前述銦鋅錫系氧化物濺鍍靶所含有的金屬元素的含量(原子百分比)分別為〔Zn〕、〔Sn〕、及〔In〕時，(A)〔In〕/(〔In〕+〔Sn〕)≦0.5時，滿足以下式(2)、(4)、(5)，[In]/([In]+[Zn]+[Sn])≦1.4×{[Zn]/([Zn]+[Sn])}-0.5‧‧‧(2) 0.209≦[In]/([In]+[Zn]+[Sn])‧‧‧(4) 0.323≦[Sn]/([In]+[Zn]+[Sn])‧‧‧(5)。
TW101108128A 2011-03-09 2012-03-09 An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor TWI580055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011052179 2011-03-09
JP2011289740 2011-12-28

Publications (2)

Publication Number Publication Date
TW201301522A TW201301522A (zh) 2013-01-01
TWI580055B true TWI580055B (zh) 2017-04-21

Family

ID=46798287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108128A TWI580055B (zh) 2011-03-09 2012-03-09 An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor

Country Status (6)

Country Link
US (2) US20130341617A1 (zh)
JP (2) JP2013153118A (zh)
KR (1) KR101509115B1 (zh)
CN (1) CN103415926B (zh)
TW (1) TWI580055B (zh)
WO (1) WO2012121332A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
KR101568631B1 (ko) 2012-06-06 2015-11-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9153649B2 (en) * 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
JP6402725B2 (ja) * 2014-02-17 2018-10-10 三菱瓦斯化学株式会社 インジウムと亜鉛とスズおよび酸素からなる酸化物のエッチング用液体組成物およびエッチング方法
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN104966698B (zh) * 2015-07-16 2018-07-17 深圳市华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示装置
JP6729602B2 (ja) * 2015-11-30 2020-07-22 Ａｇｃ株式会社 光電変換素子を製造する方法
JP6903503B2 (ja) * 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6669830B1 (en) * 1999-11-25 2003-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and process for producing the sputtering target
JP2006528843A (ja) * 2003-07-25 2006-12-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 三元化合物チャネル層を有する半導体デバイス
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351068B2 (en) * 1995-12-20 2002-02-26 Mitsui Chemicals, Inc. Transparent conductive laminate and electroluminescence light-emitting element using same
JP4709816B2 (ja) 1999-03-16 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板の製造方法
EP3360855B1 (fr) * 2006-05-18 2020-03-18 Hydro-Quebec Procédé de préparation de céramiques, céramiques ainsi obtenues et leurs utilisations notamment comme cible pour pulvérisation cathodique
US8784700B2 (en) * 2006-12-13 2014-07-22 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
TWI487118B (zh) * 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
WO2009028453A1 (ja) 2007-08-31 2009-03-05 Konica Minolta Holdings, Inc. 薄膜トランジスタ
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR101538283B1 (ko) * 2008-08-27 2015-07-22 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
KR101254906B1 (ko) * 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6669830B1 (en) * 1999-11-25 2003-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and process for producing the sputtering target
JP2006528843A (ja) * 2003-07-25 2006-12-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 三元化合物チャネル層を有する半導体デバイス
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Also Published As

Publication number Publication date
CN103415926B (zh) 2016-06-29
TW201301522A (zh) 2013-01-01
US20170053800A1 (en) 2017-02-23
US10256091B2 (en) 2019-04-09
JP2013153118A (ja) 2013-08-08
KR101509115B1 (ko) 2015-04-07
JP2017050545A (ja) 2017-03-09
WO2012121332A1 (ja) 2012-09-13
KR20140033348A (ko) 2014-03-18
CN103415926A (zh) 2013-11-27
US20130341617A1 (en) 2013-12-26
JP6294428B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
CN103229303B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
TWI508227B (zh) Wiring construction and sputtering target
JP6043244B2 (ja) 薄膜トランジスタ
TWI536579B (zh) Thin film transistor and display device
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN103270602A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
WO2011132644A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011126093A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ