[go: up one dir, main page]

TWI479576B - An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor - Google Patents

An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor Download PDF

Info

Publication number
TWI479576B
TWI479576B TW100143580A TW100143580A TWI479576B TW I479576 B TWI479576 B TW I479576B TW 100143580 A TW100143580 A TW 100143580A TW 100143580 A TW100143580 A TW 100143580A TW I479576 B TWI479576 B TW I479576B
Authority
TW
Taiwan
Prior art keywords
oxide
semiconductor layer
film
thin film
oxide semiconductor
Prior art date
Application number
TW100143580A
Other languages
English (en)
Other versions
TW201234497A (en
Inventor
三木綾
森田晉也
釘宮敏洋
安野聰
朴在佑
李制勳
安秉斗
金建熙
Original Assignee
神戶製鋼所股份有限公司
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神戶製鋼所股份有限公司, 三星顯示器有限公司 filed Critical 神戶製鋼所股份有限公司
Publication of TW201234497A publication Critical patent/TW201234497A/zh
Application granted granted Critical
Publication of TWI479576B publication Critical patent/TWI479576B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/006—Compounds containing tin, with or without oxygen or hydrogen, and containing two or more other elements
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10P14/22—
    • H10P14/3426—
    • H10P14/3434—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/10—Solid density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Description

薄膜電晶體的半導體層用氧化物及濺射靶，以及薄膜電晶體
本發明是有關使用於液晶顯示器或有機EL顯示器等的顯示裝置之薄膜電晶體的半導體層用氧化物及用以將上述氧化物成膜的濺射靶以及薄膜電晶體。
非晶形(amorphous)氧化物半導體相較於泛用的非晶矽(a-Si)具有高的載子移動度，光學能隙(Band gap)大，可在低溫成膜，因此期待適用於被要求大型‧高解像度‧高速驅動的次世代顯示器或耐熱性低的樹脂基板等。
在氧化物半導體中特別是由銦、鎵、鋅、及氧所構成的非晶形氧化物半導體(In-Ga-Zn-O，以下有時稱為「IGZO」)因為具有非常高的載子移動度，所以被理想地使用。例如在非專利文獻1及2中揭示將In：Ga：Zn=1.1：1.1：0.9(原子%比)的氧化物半導體薄膜使用於薄膜電晶體(TFT)的半導體層(活性層)。並且，在專利文獻1中揭示一含In、Zn、Sn、Ga等的元素及Mo，且Mo對非晶形氧化物中的全金屬原子數的原子組成比率為0.1~5原子%的非晶形氧化物，在實施例中揭示一使用在IGZO添加Mo的活性層之TFT。
[先行技術文獻] [專利文獻]
[專利文獻1]特開2009-164393號公報
[非專利文獻]
[非專利文獻1]固體物理、VOL44、P621(2009)
[非專利文獻2]Nature、VOL432、P488(2004)
使用氧化物半導體作為薄膜電晶體的半導體層時，不僅載子濃度高，還被要求TFT的開關特性(電晶體特性)佳。具體而言，被要求(1)ON電流(對閘極電極及汲極電極施加正電壓時的最大汲極電流)高，(2)OFF電流(對閘極電極及汲極電壓分別施加負電壓及正電壓時的汲極電流)低，(3)SS(為了使Subthreshold Swing、汲極電流提高1位數所必要的閘極電壓)值低，(4)臨界值(對汲極電極施加正電壓，對閘極電壓施加正負的任一電壓時，汲極電流開始流動的電壓，亦稱為臨界值電壓)不時間性變化，安定(意思在基板面內為均一)，(5)移動度高，(6)光照射時的上述特性的變動少等。針對前述專利文獻1所記載之含Mo的ZTO半導體，本發明者們調查上述特性時得知，相較於ZTO可見ON電流的降低或SS值的上昇。
而且，使用IGZO或ZTO等的氧化物半導體層的TFT會被要求對電壓施加或光照射等的應力之耐性(應力耐性)佳。例如，對閘極電壓持續施加正電壓或負電壓時，或持續照射開始光吸收的藍色帶時，被指摘臨界值電壓會大幅度變化(移動)，藉此TFT的開關特性會變化。並且，在液晶面板驅動時、或對閘極電極施加負偏壓而使畫素點燈時等從液晶元件洩漏的光雖被照射於TFT，但此光會給予TFT應力，而引起OFF電流上昇或臨界值電壓的移動、SS值的增大等的特性劣化。特別是臨界值電壓的移動會導致具備TFT的液晶顯示器或有機EL顯示器等的顯示裝置本身的可靠度降低，因此渴望應力耐性的提升(應力施加前後的變化量少)。
本發明是有鑑於上述事情而研發者，其目的是在於提供一種可實現高的移動度，且應力耐性亦佳(應力施加前後的臨界值電壓移動量少)的薄膜電晶體用氧化物、具備該氧化物的薄膜電晶體、及使用於該氧化物的形成之濺射靶。
可解決上述課題之本發明的薄膜電晶體的半導體層用氧化物係被使用於薄膜電晶體的半導體層的氧化物，前述氧化物係含Zn、Sn及In，將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時，符合下述式(1)~(3)，
[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36　‧‧‧(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01　‧‧‧(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32　‧‧‧(3)。
上述氧化物係符合下述式(6)為理想，
[In]/([In]+[Zn]+[Sn])≧0.05　‧‧‧(6)。
本發明亦包含具備上述氧化物作為薄膜電晶體的半導體層的薄膜電晶體。
上述半導體層的密度係5.8g/cm3 以上為理想。
又，本發明的濺射靶係用以形成上述氧化物的濺射靶，將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時，符合下述式(1)~(3)，
[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36　‧‧‧(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01　‧‧‧(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32　‧‧‧(3)。
上述濺射靶係符合下述式(6)為理想，
In]/([In]+[Zn]+[Sn])≧0.05　‧‧‧(6)。
若使用本發明的氧化物，則可提供一種移動度高、且應力耐性佳(應力施加前後的臨界值電壓移動量少)的薄膜電晶體。其結果，具備上述薄膜電晶體的顯示裝置是對光照射的可靠度會非常提升。
本發明者們為了使將含Zn、Sn及In的氧化物(以下有時以「IZTO」為代表)使用於TFT的活性層(半導體層)時的TFT特性及應力耐性提升，而經各種檢討。其結果，發現只要將構成IZTO的金屬元素的組成比被適當地控制的氧化物使用於TFT的半導體層，便可達成所期的目的，完成本發明。若使用本發明的氧化物，則可取得TFT特性佳[具體而言，高移動度、高ON電流、低SS值、及0V附近的臨界值電壓(Vth)的絕對值小]，且應力施加前後的電晶體特性的變動少[具體而言，光照射+施加負偏壓的應力後的Vth的變化率(ΔVth)小]的TFT。
詳細是本發明者們根據多數的基礎實驗來調查有關影響TFT特性及應力耐性的In、Zn、Sn時明確：(I)In是有助於移動度的提升之元素，但若多量添加，則對光應力的安定性(耐性)會降低，TFT容易導體化，(II)另一方面，Zn是使對光應力的安定性提升之元素，但若多量添加，則移動度會急劇降低，TFT特性或應力耐性會降低，(III)Sn亦與Zn同樣，是對光應力的安定性提升有效的元素，藉由Sn的添加，具有抑制IZTO的導體化的作用，但隨Sn的多量添加，移動度會降低，TFT特性或應力耐性會降低。
根據該等的見解，加上本發明者們檢討的結果，發現將氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時，以[In]/([In]+[Zn]+[Sn])所示的[In]的比(以下有時簡稱「In比」)與以[Zn]/([Zn]+[Sn])所示的[Zn]的比(以下有時簡稱「Zn比」)的關係，符合下述式(1)~(3)的全部者可取得良好的特性，完成本發明。
[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36　‧‧‧(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01　‧‧‧(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32　‧‧‧(3)
圖2是表示上述式(1)~(3)的領域者，圖2中的斜線部分為全部符合上述式(1)~(3)的關係的領域。在圖2中亦繪出後述的實施例的特性結果，位於圖2的斜線部分的範圍內者是飽和移動度、TFT特性、及應力耐性的全部的特性良好(圖2中，○)，相對的，位於圖2的斜線外者(亦即，未符合上述式(1)~(3)的關係的其中任一者)是上述特性的其中任一個會降低(圖2中，×)。
上述式(1)~(3)的其中式(1)及式(2)主要是有關移動度的式子，根據多數的基礎實驗，將用以達成高移動度的In比，以和Zn比的關係來規定者。
又，式(3)主要是有關應力耐性及TFT特性(TFT的安定性)的提升之式，根據多數的基礎實驗，將用以達成高的光應力耐性的In比，以和Zn比的關係來規定者。
詳細可明確未符合式(1)~式(3)的範圍者，大概有以下的不良情況。
首先，雖符合式(2)，但脫離式(1)及式(3)的範圍者，因為Sn比變大(因此Zn比變小)，所以移動度變高，但S值或Vth值增加而有TFT特性降低、應力耐性降低的傾向，無法取得所望的特性(例如，參照後述的實施例的No.13)。
又，雖符合式(1)及式(3)，但脫離式(2)的範圍者，因為Zn比變大(因此Sn比變小)，所以移動度會急劇地降低，或S值、Vth值大幅度增加而有TFT特性降低、應力耐性降低的傾向，同樣無法取得所望的特性(例如，參照後述的實施例的No.14)。
另一方面，雖符合式(1)及式(2)，但脫離式(3)的範圍者之中，在In比大的領域，雖移動度變高，但有應力耐性降低的傾向，同樣無法取得所望的特性(例如，參照後述的實施例的No.9、10)。
本發明的TFT的半導體層用氧化物是符合上述要件者，更理想是[In]對([Zn]+[Sn]+[In])的比為0.05以上。亦即，上述[In]的比是符合下述式(6)為理想。
[In]/([In]+[Zn]+[Sn])≧0.05　‧‧‧(6)
如上述般In是提高移動度的元素，以上述式(6)所示的[In]的比若未滿0.05，則上述效果不會被有效發揮。更理想的In的比是0.1以上。另一方面，若In的比過高，則應力耐性會降低，或容易導體化，因此大概0.5以下為理想。
以上，說明有關本發明的氧化物。
上述氧化物是以濺射法利用濺射靶(以下有時稱為「靶」)來成膜為理想。雖亦可藉由塗佈法等的化學的成膜法來形成氧化物，但若藉由濺射法，則可容易形成成分或膜厚的膜面內均一性佳的薄膜。
作為使用於濺射法的靶，是含前述的元素，使用與所望的氧化物同一組成的濺射靶為理想，藉此，無組成偏差之虞，可形成所望的成分組成的薄膜。具體而言，將濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時，可符合下述式(1)~(3)者。
[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36　‧‧‧(1)
[In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01　‧‧‧(2)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32　‧‧‧(3)
上述濺射靶是符合下述式(6)為理想。
[In]/([In]+[Zn]+[Sn])≧0.05　‧‧‧(6)
或，亦可使用將組成不同的二個靶同時放電的Co-Sputter法來成膜，可藉由使In2 O3 或ZnO、SnO2 等的靶或該等的混合物的靶同時放電來取得所望的組成的膜。
上述靶是可例如藉由粉末燒結法方法所製造。
利用上述靶來濺射時是將基板溫度設為室溫，適當地控制氧添加量來進行為理想。氧添加量是只要按照濺射裝置的構成或靶組成等來適當地控制即可，大概以氧化物半導體的載子濃度能夠形成1015 ~1016 cm-3 的方式添加氧量為理想。本實施例的氧添加量是添加流量比設為O2 /(Ar+O2 )=2%。
並且，以上述氧化物作為TFT的半導體層時之氧化物半導體層的理想密度是5.8g/cm3 以上(後述)，但為了將如此的氧化物成膜，適當地控制濺射成膜時的氣壓、對濺射靶的投入功率、基板溫度等為理想。例如可想像一旦降低成膜時的氣壓，則濺射原子彼此間的散亂會消失，可形成緻密(高密度)的膜，因此成膜時的全氣壓是濺射的放電安定的程度越低越佳，大概控制在0.5~5mTorr的範圍內為理想，1~3mTorr的範圍內更理想。並且，投入功率是越高越佳，大概在DC或RF推薦設定於2.0W/cm2 以上。成膜時的基板溫度也是越高越佳，大概推薦控制在室溫~200℃的範圍內。
如上述般被成膜的氧化物的理想膜厚是30nm以上200nm以下，更理想是35nm以上80nm以下。
本發明亦包含具備上述氧化物作為TFT的半導體層的TFT。TFT是只要在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物的半導體層、源極電極、汲極電極即可，其構成是只要通常被使用者即可，並無特別加以限定。
在此，上述氧化物半導體層的密度是5.8g/cm3 以上為理想。一旦氧化物半導體層的密度變高，則膜中的缺陷會減少，膜質會提升，且原子間距離會變小，因此TFT素子的場效移動度會大幅度增加，電氣傳導性也會變高，對光照射之應力的安定性會提升。上述氧化物半導體層的密度是越高越佳，較理想是5.9g/cm3 以上，更理想是6.0g/cm3 以上。另外，氧化物半導體層的密度是藉由後述的實施例所記載的方法來測定。
如後述的實施例所示，氧化物半導體層的密度越高，越有應力試驗(光照射+施加負偏壓)後的臨界值電壓的變化量(ΔVth)變小的傾向，應力安定性會提升，顯示裝置的可靠度會提升。亦即，隨著氧化物半導體層的密度的上昇，應力安定性良好的領域會增大。因此，按照氧化物半導體層的密度，用以取得理想的ΔVth之氧化物半導體層的理想組成也會變化。
具體而言，根據在後述的實施例所記載的方法來測定有關上述應力試驗後的ΔVth，ΔVth的絕對值為15V以下者為良好(○)，詳細是10.0V以下者為更良好(◎)，更詳細是6V以下為更良好(☆)時，對應於氧化物半導體層的密度之用以取得ΔVth的上述領域(○、◎、☆)之氧化物半導體層的理想的組成範圍(以下的式(3)~(5))是可整理成以下所述般。在前述的圖2中，後述的式(4)及(5)的領域也一併記載。
由圖2可明確，上述式(3)~(5)皆是線的傾斜度相同，僅切片不同。隨著往上述式(3)→(4)→(5)，可容許的[In]的比會被嚴格限制。
(I)氧化物半導體層的密度=5.8g/cm3 以上，未滿5.9g/cm3 時
符合ΔVth的絕對值為15V以下(○)的氧化物半導體層的組成是符合下述式(3)的範圍為理想；符合ΔVth的絕對值為10.0V以下(◎)的氧化物半導體層的組成是僅符合式(3)的範圍不夠充分，符合下述式(4)的範圍為理想；符合ΔVth的絕對值為6V以下(☆)的氧化物半導體層的組成是僅符合式(4)的範圍不夠充分，符合下述式(5)的範圍為理想。
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32　‧‧‧(3)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.52　‧‧‧(4)
[In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.68　‧‧‧(5)
例如後述的表2的No.6、及9皆是氧化物半導體層的密度=5.8g/cm3 ，因為符合式(3)的範圍，所以ΔVth的絕對值為13.4V(No.6)、10.3V(No.9)，符合○的合格基準。相對的，表2的No.3是氧化物半導體層的密度=5.8g/cm3 ，因為符合式(3)的範圍，且式(4)的範圍也符合，所以ΔVth的絕對值為7.4V，符合◎的合格基準。
(II)氧化物半導體層的密度=5.9g/cm3 以上，未滿6.0g/cm3 時
當氧化物半導體層的密度為上述(II)的範圍時，符合ΔVth的絕對值為15V以下(○)、10V以下(◎)的氧化物半導體層的組成是皆符合上述式(3)的範圍為理想；符合ΔVth的絕對值為6V以下(☆)的氧化物半導體層的組成是符合上述式(4)的範圍為理想。亦即，相較於上述(I)一旦氧化物半導體層的密度變高，則用以取得同評價基準的ΔVth之氧化物半導體層的理想組成範圍(容許範圍)更廣，即使不符合(5)式的範圍，只要符合(4)式的範圍，便可取得ΔVth的絕對值為6V以下(☆)的水準。
例如後述的表2的No.5是氧化物半導體層的密度=5.9g/cm3 ，因為符合式(3)的範圍，所以ΔVth的絕對值為10.7V，符合○的合格基準。同樣，表2的No.8是氧化物半導體層的密度=5.9g/cm3 ，因為符合式(3)的範圍，且式(4)的範圍也符合，所以ΔVth的絕對值為6.9V，符合◎的合格基準。
(III)氧化物半導體層的密度=6.0g/cm3 以上時
ΔVth的絕對值符合15V以下(○)、10V以下(◎)、6V以下(☆)的氧化物半導體層的組成是皆符合上述式(3)的範圍為理想。亦即，相較於上述(II)，若氧化物半導體層的密度變更高，則用以取得同評價基準的ΔVth之氧化物半導體層的理想組成範圍(容許範圍)更廣，即使不符合(4)式的範圍，只要符合(3)式的範圍，便可取得ΔVth的絕對值為6V以下(☆)的水準。
例如後述表2的No.1、4及7皆是氧化物半導體層的密度=6.2g/cm3 ，因為符合式(3)的範圍，所以ΔVth的絕對值為1.3V(No.1)、6.0V(No.4)、4.2V(No.7)，符合☆的合格基準。
以下，一邊參照圖1一邊說明上述TFT的製造方法的實施形態。圖1及以下的製造方法是表示本發明的理想實施形態的一例，並非限於此。例如在圖1是顯示下閘極型構造的TFT，但並非限於此，亦可為在氧化物半導體層上依序設置閘極絕緣膜及閘極電極的上閘極型的TFT。
如圖1所示，在基板1上形成閘極電極2及閘極絕緣膜3，且在其上形成氧化物半導體層4。在氧化物半導體層4上形成源極‧汲極電極5，且在其上形成保護膜(絕緣膜)6，透明導電膜8會經由接觸孔7來電性連接至汲極電極5。
在基板1上形成閘極電極2及閘極絕緣膜3的方法並無特別加以限定，可採用通常被所用的方法。又，閘極電極及閘極絕緣膜3的種類也未特別加以限定，可採用被泛用者。例如閘極電極可使用電阻率低的Al或Cu的金屬、或該等的合金。又，閘極絕緣膜是例如以矽氧化膜、矽氮化膜、矽氧氮化膜等為代表。除此以外，亦可使用TiO2 、Al2 O3 或Y2 O3 等的金屬氧化物、或層疊該等者。
其次形成氧化物半導體層4。氧化物半導體層4是如上述般藉由使用與薄膜同組成的濺射靶的DC濺射法或RF濺射法來成膜為理想。或，亦可藉由Co-Sputter法來成膜。
在溼蝕刻氧化物半導體層4後，圖案化。剛圖案化後，為了氧化物半導體層4的膜質改善，進行熱處理(預退火)為理想，藉此，電晶體特性的ON電流及場效移動度會上昇，電晶體性能會提升。較理想的預退火的條件是例如溫度：約250~350℃、時間：約15~120分鐘。
預退火之後，形成源極‧汲極電極5。源極‧汲極電極的種類並無特別加以限定，可使用泛用者。例如亦可與閘極電極同樣使用Al或Cu等的金屬或合金，或像後述的實施例那樣使用純Ti。而且亦可使用金屬的層疊構造等。
源極‧汲極電極5的形成方法是例如可藉由磁控管濺射法來將金屬薄膜成膜後，藉由剝離(lift-off)法來形成。或者，不是像上述那樣藉由剝離法來形成電極，而是預先藉由濺射法來形成所定的金屬薄膜之後，藉由圖案化來形成電極的方法，但此方法在電極的蝕刻時會對氧化物半導體層造成損傷，因此電晶體特性會降低。於是，為了迴避如此的問題，而採用在氧化物半導體層上預先形成保護膜之後，形成電極，圖案化的方法，在後述的實施例是採用此方法。
其次，藉由CVD(Chemical Vapor Deposition)法來將保護膜(絕緣膜)6成膜於氧化物半導體層4上。氧化物半導體膜的表面因為CVD的電漿損傷而容易導通化(推斷是因為氧化物半導體表面所產生的氧缺損成為電子施體(donor)所致)，因此為了迴避上述問題，後述的實施例是在保護膜的成膜前進行N2 O電漿照射。N2 O電漿的照射條件是採用在下述文獻所記載的條件。
J. Park、Appl. Phys. Lett.，93，053505(2008)。
其次，根據常用方法，經由接觸孔7來將透明導電膜8電性連接至汲極電極5。透明導電膜及汲極電極的種類並無特別加以限定，可使用通常使用者。汲極電極是例如可使用前述源極‧汲極電極所舉例說明者。
[實施例]
以下，舉實施例來更具體說明本發明，但本發明並非限於下述實施例，亦可在適於前‧後述的主要內容的範圍加以變更實施，該等皆包含於本發明的技術的範圍。
實施例1
根據前述的方法，製作圖1所示的薄膜電晶體(TFT)，評價TFT特性及應力耐性。
首先，在玻璃基板(Corning Incorporated製EAGLE2000，直徑100mm×厚度0.7mm)上，依序形成Ti薄膜100nm、及閘極絕緣膜SiO2 (200nm)，作為閘極電極。閘極電極是使用純Ti的濺射靶，藉由DC濺射法，以成膜溫度：室溫、成膜功率：300W、載氣：Ar、氣壓：2mTorr來成膜。並且，閘極絕緣膜是使用電漿CVD法，以載氣：SiH4 與N2 的混合氣體、成膜功率：100W、成膜溫度：300℃來成膜。
其次，將表1所記載的各種組成的氧化物(IZTO)薄膜，利用濺射靶(後述)藉由濺射法來成膜。為了比較，將不含In的ZTO(以往例)成膜。使用於濺射的裝置是ULVAC，Inc.製「CS-200」，濺射條件是如以下般。
基板溫度：室溫
氣壓：5mTorr
氧分壓：O2 /(Ar+O2 )=2%
膜厚：50nm
使用靶大小：φ4英吋×5mm
投入功率(DC)：2.55W/cm2
組成不同的IZTO的成膜時是使用組成不同的二個濺射靶(In2 O3 的濺射靶、ZnO及Zn/Sn的比不同的濺射靶)，利用RF濺射法來成膜；或使用與所望的氧化物同一組成構成的一個IZTO濺射靶，利用RF濺射法來成膜。又，ZTO(以往例)的成膜時是利用將Zn：Sn的比(原子%比)為6：4的氧化物靶(Zn-Sn-O)及ZnO的氧化物靶同時放電的Co-Sputter法來成膜。
如此取得的氧化物薄膜中的金屬元素的各含量是藉由XPS(X-ray Photoelectron Spectroscopy)法來分析。
如上述般將氧化物薄膜成膜後，藉由光蝕刻技術及溼蝕刻來進行圖案化。蝕刻劑是使用關東化學製「ITO-07N」。在本實施例中，有關進行實驗的氧化物薄膜是藉由光學顯微鏡觀察來評價溼蝕刻性。由評價結果可確認進行實驗後的全部的組成無溼蝕刻所產生的殘渣，可適當地蝕刻。
將氧化物半導體膜圖案化後，為了使膜質提升，進行預退火處理。預退火是在大氣中，350℃進行1小時。
其次，使用純Ti，藉由剝離法來形成源極‧汲極電極。具體而言，使用光阻劑來進行圖案化後，將Ti薄膜藉由DC濺射法來成膜(膜厚是100nm)。源極‧汲極電極用Ti薄膜的成膜方法是與前述閘極電極的情況相同。其次，浸漬於丙酮中，用超音波洗淨器來除去不要的光阻劑，將TFT的通道長設為10μm，通道寬設為200μm。
如此形成源極‧汲極電極後，形成用以保護氧化物半導體層的保護膜。保護膜是使用SiO2 (膜厚200nm)與SiN(膜厚200nm)的層疊膜(合計膜厚400nm)。上述SiO2 及SiN的形成是使用SAMCO Inc.製「PD-220NL」，利用電漿CVD法來進行。本實施例是藉由N2 O氣體來進行電漿處理後，依序形成SiO2 、及SiN膜。SiO2 膜的形成是使用N2 O、及N2 稀釋SiH4 的混合氣體，SiN膜的形成是使用N2 稀釋SiH4 、N2 、NH3 的混合氣體。任何的情況皆是將成膜功率設為100W，將成膜溫度設為150℃。
其次，藉由光蝕刻技術、及乾蝕刻，在保護膜形成電晶體特性評價用探測用的接觸孔。其次，利用DC濺射法，以載氣：氬及氧氣體的混合氣體、成膜功率：200W、氣壓：5mTorr來形成ITO膜(膜厚80nm)，製作圖1的TFT。
針對如此取得的各TFT來評價以下的特性。
(1)電晶體特性的測定
電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)的測定是使用Agilent Technologies股份有限公司製「4156C」的半導體參數分析器。詳細的測定條件是如以下般。本實施例是算出Vg=20V時的ON電流(Ion)，將Ion≧1×10-5 A設為合格。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
(2)臨界值電壓(Vth)
臨界值電壓粗略是意指電晶體從OFF狀態(汲極電流低的狀態)移至ON狀態(汲極電流高的狀態)時的閘極電壓的值。本實施例是將汲極電流超過ON電流與OFF電流之間的1nA時的電壓設為臨界值電壓，測定各TFT的臨界值電壓。本實施例是將Vth(絕對值)為5V以下者設為合格。
(3)S值
S值(SS值)是為了使汲極電流增加一位數所必要的閘極電壓的最小值。本實施例是將S值為1V/dec以下者設為合格。
(4)載子移動度(場效移動度)
載子移動度(場效移動度)是利用以下的式子，在飽和領域算出移動度。本實施例是將如此取得的飽和移動度為5cm2 /Vs以上者設為合格。
[數學式1]
COX ：絕緣膜的電容
W：通道寬
L：通道長
Vth ：臨界值電壓
(5)應力耐性的評價(光照射+施加負偏壓，作為應力)
本實施例是模擬實際的面板驅動時的環境(應力)，進行對閘極電極一邊施加負偏壓一邊照射光的應力施加試驗。應力施加條件是如以下般。光的波長是選擇接近氧化物半導體的能隙，電晶體特性容易變動的400nm程度。
閘極電壓：-20V
基板溫度：60℃
光應力
波長：400nm
照度(被照射至TFT的光的強度)：0.1μW/cm2
光源：OPTOSUPPLY社製LED(藉由ND濾光器來調整光量)
應力施加時間：3小時
詳細是根據上述的方法測定應力施加前後的臨界值電壓(Vth)，測定其差(ΔVth)。本實施例是將臨界值移動量(ΔVth的絕對值)為15V以下者設為合格。
將該等的結果顯示於表1。
並且，針對一部分的例子，將應力施加前後的汲極電流-閘極電壓特性(Id-Vg特性)的結果顯示於圖3(表1的No.2、No.6、No.8皆為本發明例)。該等的圖是以虛線來顯示應力施加前的結果，以實線來顯示應力施加後(3小時後)的結果。
表1的No.1~8、11及12因為全部符合本發明所規定的式(1)~(3)，所以包含移動度的TFT特性佳，且ΔVth也抑制在所定範圍，應力耐性也佳。
圖3是針對上述No.2、6、8，顯示應力施加前後的TFT特性的變化的圖表，皆符合本發明的要件，所以可取得應力耐性良好，應力施加後也良好的開關特性。
相對的，表1的No.9及10是在上述(3)式所示的In的比不符合本發明的要件的例子，ΔVth上昇，應力耐性大幅度降低。而且表1的No.10相較於No.9，因為In比大，所以無光照射的Vth也上昇。
又，表1的No.13是脫離式(1)及式(3)的範圍，Sn比變大的例子，Vth值增加，TFT特性降低。本發明是謀求兼顧TFT特性及應力耐性雙方，TFT特性差者是即使應力耐性佳也不適於使用，因此上述例未實施應力耐性試驗(表1中，ΔVth(V)的欄是記載「-」，以下同樣)。
又，表1的No.14是脫離式(2)的範圍，Zn比變大的例子，移動度會急劇地降低，Vth值會大幅度增加。因此，未實施應力耐性試驗。
由以上的實驗結果可確認，若使用本發明所規定的組成比的IZTO半導體，則可一面維持與以往的ZTO同樣的高移動度，一面取得應力耐性高的良好TFT特性。又，由於溼蝕刻加工也被良好地進行，所以推測本發明的氧化物是非晶形構造。
實施例2
本實施例是使用對應於表1的No.3、No.6及No.11的組成的氧化物，測定將濺射成膜時的氣壓控制於1mTorr、3mTorr、或5mTorr而取得的氧化物膜(膜厚100nm)的密度，且針對與前述實施例1同樣作成的TFT來調查移動度及應力試驗(光照射+施加負偏壓)後的臨界值電壓的變化量(ΔVth)。膜密度的測定方法是如以下般。
(氧化物膜的密度的測定)
氧化物膜的密度是利用XRR(X線反射率法)來測定。詳細的測定條件是如以下般。
‧分析裝置：Rigaku Corporation製水平型X線繞射裝置SmartLab
‧靶：Cu(線源：Kα線)
‧靶輸出：45kV-200mA
‧測定試料的製作
使用以下述濺射條件在玻璃基板上將各組成的氧化物成膜(膜厚100nm)後，模擬前述實施例1的TFT製造過程的預退火處理，實施與該預退火處理同樣的熱處理者
濺射氣壓：1mTorr、3mTorr或5mTorr
氧分壓：O2 /(Ar+O2 )=2%
成膜功率密度：DC2.55W/cm2
熱處理：在大氣環境，350℃、1小時
將該等的結果顯示於表2。為了參考，在表2中一併記載(4)式、(5)式的值及判定結果。例如在表2的(4)式的欄中所謂「值」是(4)式的右邊的值，「判定」是將符合(4)式的關係者設為○，將不符合者設為×。(5)式也同樣。
表2的No.3、No.6、No.9是分別與前述表1的3、6、11相同。
由表2，全部符合本發明所規定的要件的表2的氧化物是皆可取得5.8g/cm3 以上的高密度。例如若針對使用表1的No.3時進行考察，則氣壓=5mTorr時(No.3)的膜密度為5.8g/cm3 ，相對的，氣壓=3mTorr時(No.2)的膜密度6.0g/cm3 、氣壓=1mTorr時(No.1)的膜密度為6.2g/cm3 ，隨著氣壓變低，可取得更高密度。又，隨著膜密度的上昇，移動度會變高，且應力試驗之臨界值變動量(ΔVth的絕對值)也會減少。
由以上的實驗結果可知，氧化物膜的密度是依濺射成膜時的氣壓而變化，一旦降低該氣壓，則膜密度會上昇，隨之，場效移動度也會大幅度增加，應力試驗(光照射+負偏壓應力)的臨界值電壓移動量(ΔVth的絕對值)也會減少。這可推測是因為藉由使濺射成膜時的氣壓降低，被濺射的原子(分子)的動亂會被抑制，膜中的缺陷變少，移動度或電氣傳導性提升，TFT的安定性提升所致。
另外，在表2中雖是顯示使用表1的No.3、6、11的各氧化物時的結果，但上述氧化物膜的密度、及TFT特性的移動度或應力試驗後的臨界值電壓變化量的關係是上述以外有關符合本發明所規定的要件的其他氧化物(例如表1的No.1、2、4、5、7、8、12)也同樣可見。
1．．．基板
2．．．閘極電極
3．．．閘極絕緣膜
4．．．氧化物半導體層
5．．．源極‧汲極電極
6．．．保護膜(絕緣膜)
7．．．接觸孔
8．．．透明導電膜
圖1是用以說明具備本發明的氧化物半導體的薄膜電晶體的概略剖面圖。
圖2是表示符合本發明所規定的式(1)~(3)的範圍領域的圖表。
圖3是針對實施例的一部分的資料顯示應力施加前後的TFT特性圖。

Claims (4)

  1. 一種薄膜電晶體的半導體層用的氧化物，係被使用於薄膜電晶體的半導體層的氧化物，其特徵為：前述氧化物係含Zn、Sn及In，將前述氧化物中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時，符合下述式：[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36．．．(1) [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01．．．(2) [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32．．．(3)，以及[In]/([In]+[Zn]+[Sn])≧0.15。
  2. 一種薄膜電晶體，係具備如申請專利範圍第1項所記載的氧化物作為薄膜電晶體的半導體層。
  3. 如申請專利範圍第2項之薄膜電晶體，其中，前述半導體層的密度為5.8g/cm3 以上。
  4. 一種濺射靶，係用以形成如申請專利範圍第1項所記載的氧化物之濺射靶，其特徵為：將前述濺射靶中所含的金屬元素的含量(原子%)分別設為[Zn]、[Sn]及[In]時，符合下述式：[In]/([In]+[Zn]+[Sn])≧-0.53×[Zn]/([Zn]+[Sn])+0.36．．．(1) [In]/([In]+[Zn]+[Sn])≧2.28×[Zn]/([Zn]+[Sn])-2.01．．．(2) [In]/([In]+[Zn]+[Sn])≦1.1×[Zn]/([Zn]+[Sn])-0.32．．．(3)，以及[In]/([In]+[Zn]+[Sn])≧0.15。
TW100143580A 2010-11-26 2011-11-28 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor TWI479576B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010264324 2010-11-26
JP2011008325 2011-01-18

Publications (2)

Publication Number Publication Date
TW201234497A TW201234497A (en) 2012-08-16
TWI479576B true TWI479576B (zh) 2015-04-01

Family

ID=46146009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143580A TWI479576B (zh) 2010-11-26 2011-11-28 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor

Country Status (6)

Country Link
US (1) US9178073B2 (zh)
JP (1) JP2012164963A (zh)
KR (4) KR20130091771A (zh)
CN (1) CN103229302B (zh)
TW (1) TWI479576B (zh)
WO (1) WO2012070675A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202549848U (zh) 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
KR101621644B1 (ko) 2012-05-09 2016-05-16 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 표시 장치
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
US9202926B2 (en) 2012-06-06 2015-12-01 Kobe Steel, Ltd. Thin film transistor
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
US9153649B2 (en) * 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
JP6152348B2 (ja) 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
KR102598375B1 (ko) * 2018-08-01 2023-11-06 이데미쓰 고산 가부시키가이샤 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010070410A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004013508D1 (de) * 2003-10-08 2008-06-19 Matsushita Electric Industrial Co Ltd Informationsaufzeichnungsmedium, Herstellungsverfahren und Sputtertarget hierzu
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
JP4933756B2 (ja) * 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR101211747B1 (ko) * 2005-09-22 2012-12-12 이데미쓰 고산 가부시키가이샤 산화물 재료 및 스퍼터링 타겟
KR101314946B1 (ko) * 2005-09-27 2013-10-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 터치 패널용 투명 전극
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP5307144B2 (ja) * 2008-08-27 2013-10-02 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP5145513B2 (ja) 2008-12-12 2013-02-20 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010070410A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法

Also Published As

Publication number Publication date
US20130248855A1 (en) 2013-09-26
WO2012070675A1 (ja) 2012-05-31
JP2012164963A (ja) 2012-08-30
KR20190026053A (ko) 2019-03-12
CN103229302A (zh) 2013-07-31
KR20150094783A (ko) 2015-08-19
US9178073B2 (en) 2015-11-03
TW201234497A (en) 2012-08-16
KR20130091771A (ko) 2013-08-19
CN103229302B (zh) 2016-06-29
KR20160091443A (ko) 2016-08-02
KR102124867B1 (ko) 2020-06-22

Similar Documents

Publication Publication Date Title
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI453292B (zh) Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI508227B (zh) Wiring construction and sputtering target
JP6043244B2 (ja) 薄膜トランジスタ
JP6018551B2 (ja) 薄膜トランジスタ
TWI514589B (zh) Thin film transistor and display device
KR101626241B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ