[go: up one dir, main page]

TWI545751B - 保護環元件及其製造方法 - Google Patents

保護環元件及其製造方法 Download PDF

Info

Publication number
TWI545751B
TWI545751B TW102132925A TW102132925A TWI545751B TW I545751 B TWI545751 B TW I545751B TW 102132925 A TW102132925 A TW 102132925A TW 102132925 A TW102132925 A TW 102132925A TW I545751 B TWI545751 B TW I545751B
Authority
TW
Taiwan
Prior art keywords
semiconductor
gate
regions
guard ring
fins
Prior art date
Application number
TW102132925A
Other languages
English (en)
Other versions
TW201415627A (zh
Inventor
胡嘉欣
梁銘彰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201415627A publication Critical patent/TW201415627A/zh
Application granted granted Critical
Publication of TWI545751B publication Critical patent/TWI545751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10W10/011—
    • H10W10/014—
    • H10W10/10—
    • H10W10/17—
    • H10W20/40—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

保護環元件及其製造方法
本發明係關於積體電路，且特別是關於一種保護環元件及其製造方法。
於積體電路內形成有保護環(guard rings)以做為元件(device)之隔離區(isolation regions)。傳統之保護環可包括環繞電路元件(circuit devices)之半導體區。保護環可連結於電源電壓(power supply voltages)VDD或為接地的(grounded)。
於採用鰭型場效電晶體之積體電路中，保護環亦可採用鰭型外型(fin shaped)。舉例來說，部份保護環的形成包括了蝕刻矽的鰭狀物(silicon fins)以形成數個凹口(recesses)，以及於此些凹口內磊晶地成長矽鍺(silicon geramium)。成長的矽鍺便形成了保護環。由於保護環通常為長的，而於矽鍺的成長中存在有不均勻度(non-uniformity)。其結果為，成長的矽鍺內數個部份可能具有明顯地小於其他部份之厚度。再者，成長的矽鍺的表面為粗糙的。如此導致了成長的矽鍺之高電阻值(high resistance)以及接觸插拴的不良連結(poor landing)情形。
依據一實施例，本發明提供了一種保護環元件，包括：一半導體基板；複數個隔離區，延伸進入該半導體基板 內；複數個半導體鰭狀物，高於該些隔離區之頂面；以及複數個閘堆疊物。該些閘堆疊物分別包括：一閘介電層，位於該些半導體鰭狀物之一之一頂面與數個側壁上；以及一閘電極，位於該閘介電層上。該保護環元件更包括：複數個半導體區，分別設置於該些半導體鰭狀物之兩鄰近半導體鰭狀物之間並接觸該些半導體鰭狀物；複數個接觸插拴，分別位於該些半導體區之一上並耦接該半導體區；以及一電性連結物，電性內部連接於該些半導體區與該些閘堆疊物之該些閘電極。
依據另一實施例，本發明提供了一種保護環元件，包括：一半導體基板；複數個隔離區，延伸進入該半導體基板內；以及一半導體環狀物，環繞該半導體基板之一部。該半導體環狀物包括：複數個半導體鰭狀物，高於該些隔離區之頂面；複數個磊晶半導體區，接觸該些半導體鰭狀物，其中該些磊晶半導體區與該些半導體鰭狀物係依照一交錯圖案而設置；複數個閘介電物，分別位於該些半導體鰭狀物之一之一頂面與數個側壁上；複數個閘電極，分別位於該些閘介電物之一之上；以及複數個接觸插拴，分別位於該些磊晶半導體區之一之上並接觸該磊晶半導體區。
依據又一實施例，本發明提供了一種保護環元件之製造方法，包括：形成一閘堆疊物於一半導體鰭狀物上，其中該半導體鰭狀物形成一環狀物；蝕刻該半導體鰭狀物未為該閘堆疊物所覆蓋之一部以形成一凹口；施行一磊晶以於該凹口處成長一磊晶半導體區；形成一第一接觸插拴，覆蓋並電性耦接於該磊晶半導體區；以及形成一第二接觸插拴，覆蓋並電性 耦接於該堆疊物。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
20‧‧‧基板
22‧‧‧淺溝槽隔離區
22A‧‧‧淺溝槽隔離區之底面
24‧‧‧鰭狀物
25‧‧‧半導體條狀物
26‧‧‧閘介電物
28‧‧‧閘電極
29‧‧‧閘間隔物
30‧‧‧凹口
36‧‧‧磊晶半導體區
38‧‧‧矽化物區
40‧‧‧金屬接觸物
42‧‧‧層間介電層
44‧‧‧接觸插栓
46‧‧‧金屬導線
48‧‧‧電源
50‧‧‧區域
52‧‧‧井區
53‧‧‧電洞
54‧‧‧保護環
56‧‧‧金氧半導體裝置
D1‧‧‧距離/長度
VGR‧‧‧電壓
第1A-1B、2-5、6A圖顯示了依據本發明之一實施例之一種保護環元件之製造方法中之中間階段之一系列剖面圖。
第6B圖與第6C圖為如第6A圖所示結構之一系列剖面圖。
第7圖顯示了依據本發明一實施例之一種保護環元件，其中如第6A-6C圖所示結構為此保護環元件之一部分。
本發明提供了一種半導體裝置及其製造方法。於下文中討論半導體裝置於製造過程之中間階段，並討論了相關操作與實施例之變化情形。於圖示實施例中之多個圖示中，相同標號係代表相同構件。
請參照第1A圖，形成了一積體電路結構(integrated circuit structure)。此積體電路結構包括了一基板20，其可為一塊狀半導體基板(bulk semiconductor substrate)或一絕緣層上覆半導體基板(semiconductor-on-insulator substrate)。基板20可輕度地摻雜有P型或N型摻質。於基板20內可形成有如淺溝槽隔離區22之數個隔離區，且可自基板20之頂面延伸進入基板20內。於淺溝槽隔離區22的頂面上形成有數個鰭狀物(fin)24。此些鰭狀物24可藉由移除淺溝槽隔離區22的頂部而形成，使得位 於相鄰之淺溝槽隔離區22間之半導體材料的數個部份形成此些鰭狀物24。第1A圖亦顯示了位於淺溝槽隔離區22間之數個半導體條狀物(semiconductor strip)25。此些半導體條狀物25與此些鰭狀物24可由如矽之相同半導體材料所形成。再者，此些半導體條狀物25可為基板20之一部，且可具有相同於基板20之塊狀基板部的材料，其為位於淺溝槽隔離區22下方之塊狀基板部。於部份實施例中，每一半導體條狀物25與每一鰭狀物24形成了如第1B圖所示之一環狀物(ring)。
請參照第2圖，形成數個閘堆疊物(gate stack)，其分別包括一閘介電物(gate dielectric)26與一閘電極(gate electrode)28。閘介電物26可由氧化矽、氮化矽、氮氧化矽、高介電常數介電材料或相似物所形成，其係形成於鰭狀物24的一頂面與數個側壁上。閘電極28係形成於閘介電物26上。閘電極28可由如多晶矽、金屬、金屬合金、金屬矽化物或相似物之一導電材料所形成。於一實施例中，當閘電極28由多晶矽所形成時，可於每一閘電極28上形成如氮化矽層之硬罩幕(hard mask)。雖然於第2圖中並未繪示，於閘電極28之相對側壁上亦可形成如第6B圖與第6C圖中所示之閘間隔物(gate spacer)29。於部分實施例中，位於相鄰閘電極28之間的距離D1係小於約0.2微米，且可介於0.05微米-0.2微米，雖然其亦可為更大或更小之距離。然而，值得注意的是，於上述描述中之此些距離僅為範例之用，且可為其他不同的數值。
基於簡化目的，於圖示之實施例中僅繪示了三個閘堆疊物的形成。然而，於實施例中，於鰭狀物24之半導體環 上可分佈有許多的閘堆疊物，此些閘堆疊物則如第7圖所示。位於相鄰閘堆疊物間之距離D1亦受到控制而不會超過期望範圍。
請參照第3圖，接著移除(或凹陷)未為閘介電物26、閘電極28與閘間隔物29(請見第6B圖與第6C圖)之鰭狀物24之露出部分，而鰭狀物24的覆蓋部分則未被移除。上述移除可透過乾蝕刻步驟達成。鰭狀物24之移除部分所留下之空間在此稱為凹口30。凹口30具有低於淺溝槽隔離區22頂面之底部。其結果為，上述移除中亦移除了部分之半導體條狀物25，而半導體條狀物25之剩餘部分的頂面則為露出的。於其他實施例中，凹口30之底部係低於淺溝槽隔離區22的頂面。
接著，如第4圖所示，於第3圖內凹口30處磊晶成長磊晶半導體區36。磊晶半導體區36具有不同於鰭狀物24(請參見第1圖)之晶格常數及/或半導體條狀物25之晶格常數之一晶格常數。於部分實施例中，磊晶半導體區36包括了矽鍺(SiGe)。於其他實施例中，磊晶半導體區36包括了碳化矽(SiC)。磊晶半導體區36可採用眾多化學氣相沉積(CVD)方法之一所形成。形成含鍺之磊晶半導體區36之前驅物可分別包括如矽甲烷與鍺甲烷之含矽氣體與含鍺氣體，並可調整含矽氣體與含鍺氣體的分壓以修改矽與鍺的原子百分比。於部分實施例中，於磊晶半導體區36內之鍺的原子百分比為大於約20%(原子百分比)。或者，當磊晶半導體區36內包括碳化矽時，則可具有大於約3%的碳的原子百分比。於本實施例中，此些磊晶半導體區36可與鰭狀物24形成一保護環(guard ring)。由磊晶半導 體區36與鰭狀物24所形成之保護環可為一完整環狀物(full ring)，而於部分實施例中其內並沒有中斷情形。
於形成磊晶半導體區36之磊晶中，可於磊晶的進行中摻雜如硼之P型摻質或如磷之N型摻質。舉例來說，當磊晶半導體區36包括矽鍺時，則可摻雜P型摻質。或者，當磊晶半導體區36包括碳化矽時，則可摻雜N型摻質。N型或P型的摻質濃度可介於1x1019/立方公分-1x1021/立方公分。於其他實施例中，則未臨場地摻雜N型或P型摻質。而摻質反到是採用離子佈植方式於膜層形成之後佈植至磊晶半導體區36之內。
基於不同表面平面(surface plane)的不同成長速率，磊晶半導體區36的成長包括了橫向成長與垂直成長。如第4圖所示，因此，於磊晶半導體區36的表面形成有數個琢面(facets)。而自相鄰之凹口處所成長之磊晶半導體區36可相互聚合以形成大的磊晶區。
於形成磊晶半導體區36之後，可於磊晶半導體區36的頂面形成矽化物區(silicide regions)38(未顯示於第4圖內，請參照第6B圖與第6C圖)。接著，請參照第5圖，可於磊晶半導體區36上形成金屬接觸物40並與之電性連結。金屬接觸物40可位於金屬矽化物區36上，如第6B圖與第6C圖所示。金屬接觸物40可具有垂直於原本鰭狀物24(如第1圖所示)之縱長方向(如圖示之Y方向)之一縱長方向(如第5圖內之X方向)。再者，金屬接觸物40亦可包括部分位於淺溝槽隔離區22上之數個部分。
於部分實施例中，於最終之保護環內殘存有閘電 極28。於其他實施例中，可移除閘電極28並採用金屬閘(metal gate)以替代之，其中金屬閘亦稱為替代閘(replacement gate)。形成替代閘之製程可包括形成一層間介電層42(未見於第5圖內，請參照第6B圖與第6C圖)、移除閘電極28以及覆蓋之硬罩幕層(如果有的話)以形成凹口、沉積一金屬以填滿移除閘電極28所留下的凹口、以及研磨此金屬以形成替代閘。透過上述描述，如果存在的話，此些替代閘亦可稱為閘電極28。
第6A圖繪示了位於閘電極28上並與之電性連結之接觸插栓44的形成。第6B圖與第6C圖分別繪示了如第6A圖內結構的剖面圖，其分別顯示了沿第6A圖內之線段6B-6B與6C-6C之一平面的情形。第6B圖顯示了橫跨半導體條狀物25之剩餘部分的一平面，其中磊晶半導體區36係形成於半導體條狀物25上並與之接觸。淺溝槽隔離物22的底面(未見於第6A圖內，見於第6B圖與第6C圖內)標示為22A。接觸插栓44係位於磊晶半導體區36上並與之電性連接，且可更連結於金屬導線46。金屬導線46亦可透過金屬插栓44而電性耦接閘電極28，由於其並未顯示於第6B圖內固將其繪示為虛線。於積體電路的操作中，藉由一電源48以於金屬導線46施加一電壓VGR。如此，磊晶半導體區36與閘電極28可施加有相同之電壓VGR，其係由電壓源48所產生。
於部分實施例中，磊晶半導體區36係摻雜有P型摻質，且可包括矽鍺。如此，電壓VGR可為一負電壓。或者電壓VGR可等同於VSS。如此，電洞將被吸引至位於閘介電物26上並與之接觸之一區域50處並於累積於該處。如此，區域50成為 一P型通道，其內可流通電洞(由箭號53代表)。位於閘電極28下方之區域如此便連結於電壓VGR，並因此形成了最終之保護環的一部，如第7圖所示。再者，透過位於鰭狀物24內之P型通道50，此些P型磊晶半導體區36經內部連結後而形成連續之保護環。於此些實施例中，井區52形成了一P型井區，其為P型之磊晶半導體區36所在之處。P型之磊晶半導體區36更接觸了P型井區52，使得電壓VGR亦可施加至P型井區52處。
於其他實施例中，磊晶半導體區36摻雜有N型摻質，且可包括碳化矽。如此，電壓VGR可為一正電壓，且其可為電源電壓VDD。因此，電子被吸附與累積於覆蓋了閘介電物26並與之接觸之區域50中。區域50成為N型通道，電子可於該處流通。因此，位於閘電極28下方的區域亦可連結於電壓VGR，且因此形成了最終之保護環之一部。再者，藉由位於鰭狀物24內之N型通道50，此些N型磊晶半導體區36可經內部連結而形成連續之一保護環。於此實施例中，井區52係做為一N型井區，其內為N型之磊晶半導體區36所在之處。N型之磊晶半導體區36更接觸了N型井區52，使得電壓VGR可施加於N型井區52處。
第6C圖繪示了閘電極28與接觸電極40亦覆蓋了淺溝槽隔離區22之情形。雖然閘介電物26繪示為延伸於閘電極28與淺溝槽隔離區22之間，但於其他實施例中閘介電物26亦可沒有延伸於所示平面之內。圖示之磊晶半導體區36由於其藉由橫向成長所形成，故於圖示平面中為薄的。如第6C圖所示，可於多個閘電極28與多個金屬接觸物40處施加電壓VGR，閘電極28 與金屬接觸物40係透過了金屬導線46而形成內部連結。
第7圖顯示了依據本發明之一實施例之一種保護環54之上視圖。如第6A圖所示結構可經過複製以包括可形成保護環54的四個側邊之四個部份。於部份實施例中，保護環54之所有閘電極28係經過內部連結，及/或施加有相同電壓。所有的接觸插拴40可經過內部連接，且/或施加有相同電壓。再者，所有的閘電極28可連結於所有的接觸插拴40，且/或施加有相同電壓。此些鰭狀物24(第6A圖)與此些磊晶半導體區36係經過內部連結以形成數個半導體環狀物之一，其中鰭狀物24與磊晶半導體區36係依照一交錯圖案而設置。此些半導體環狀物可為完整的環狀物，雖然其亦可能具有位於其間之中斷情形。
保護環54可環繞具有長方形之上視情形或其他可應用形狀之一區域。形成於此區域內之數個金氧半導體裝置56則為保護環54所環繞。於部份實施例中，此些金氧半導體裝置56為鰭型場效電晶體。如此，此些金氧半導體裝置56之鰭狀物、閘介電層、閘電極、源極與汲極區或相似物可分別與鰭狀物24、閘介電物26、閘電極28與磊晶區36同時形成。
於此實施例中，藉由早於鰭狀物24的蝕刻與磊晶半導體區36的磊晶之前先形成閘介電物26、閘電極28、與閘間隔物29以覆蓋鰭狀物24之數個部分，可減少分離之各磊晶半導體區36的長度D1。因此磊晶半導體區36的成長具有一較佳的均勻性。如此可減少保護環的非均勻度以及降低保護環的接觸電阻值。
雖然本發明已以較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧基板
22A‧‧‧淺溝槽隔離區之底面
24‧‧‧鰭狀物
25‧‧‧半導體條狀物
26‧‧‧閘介電物
28‧‧‧閘電極
29‧‧‧閘間隔物
36‧‧‧磊晶半導體區
38‧‧‧矽化物區
40‧‧‧金屬接觸物
42‧‧‧層間介電層
44‧‧‧接觸插栓
46‧‧‧金屬導線
48‧‧‧電源
50‧‧‧區域
52‧‧‧井區
53‧‧‧電洞
VGR‧‧‧電壓

Claims (10)

  1. 一種保護環元件，包括：一半導體基板；複數個隔離區，延伸進入該半導體基板內；複數個半導體鰭狀物，高於該些隔離區之頂面；複數個閘堆疊物，分別包括：一閘介電層，位於該些半導體鰭狀物之一之一頂面與數個側壁上；一閘電極，位於該閘介電層上；複數個半導體區，分別設置於該些半導體鰭狀物之兩鄰近半導體鰭狀物之間並接觸該些半導體鰭狀物；複數個接觸插拴，分別位於該些半導體區之一上並耦接該半導體區；以及一電性連結物，電性內部連接於該些半導體區與該些閘堆疊物之該些閘電極。
  2. 如申請專利範圍第1項所述之保護環元件，其中該些半導體區與該些半導體鰭狀物係分別相連結以形成一半導體環狀物。
  3. 如申請專利範圍第1項所述之保護環元件，更包括一井區，位於該半導體基板內，其中該些半導體區具有相同於該井區之一導電類型且接觸該井區。
  4. 一種保護環元件，包括：一半導體基板；複數個隔離區，延伸進入該半導體基板內； 一半導體環狀物，環繞該半導體基板之一部，其中該半導體環狀物包括：複數個半導體鰭狀物，高於該些隔離區之頂面；複數個磊晶半導體區，接觸該些半導體鰭狀物，其中該些磊晶半導體區與該些半導體鰭狀物係依照一交錯圖案而設置；複數個閘介電物，分別位於該些半導體鰭狀物之一之一頂面與數個側壁上；複數個閘電極，分別位於該些閘介電物之一之上；以及複數個接觸插拴，分別位於該些磊晶半導體區之一之上並接觸該磊晶半導體區。
  5. 如申請專利範圍第4項所述之保護環元件，其中該些半導體鰭狀物包括矽之鰭狀物，而其中該些磊晶半導體區包括矽鍺或碳化矽。
  6. 如申請專利範圍第4項所述之保護環元件，更包括一井區，位於該半導體基板內，其中該些半導體區與該井區具有相同之一導電類型，且為相互接觸的。
  7. 一種保護環元件之製造方法，包括：形成一閘堆疊物於一半導體鰭狀物上，其中該半導體鰭狀物形成一環狀物；蝕刻該半導體鰭狀物未為該閘堆疊物所覆蓋之一部以形成一凹口；施行一磊晶以於該凹口處成長一磊晶半導體區；形成一第一接觸插拴，覆蓋並電性耦接於該磊晶半導體 區；以及形成一第二接觸插拴，覆蓋並電性耦接於該堆疊物。
  8. 如申請專利範圍第7項所述之保護環元件之製造方法，更包括形成一電性連結物，以電性連結該第一接觸插拴與該第二接觸插拴。
  9. 如申請專利範圍第7項所述之保護環元件之製造方法，更包括：於形成該閘堆疊物之時，同時形成複數個閘堆疊物於該半導體鰭狀物之上；於蝕刻該半導體鰭狀物之時，蝕刻該半導體鰭狀物之複數個部份，以形成位於相鄰之該些閘堆疊物之間之複數個凹口；於施行該磊晶之時，於該些凹陷處同時成長複數個磊晶半導體區；形成複數個第三接觸插拴於該些磊晶半導體區之上且分別電性耦接該些磊晶半導體區之一；以及形成複數個第四接觸插拴於該些閘堆疊物之上並耦接該些閘堆疊物。
  10. 如申請專利範圍第7項所述之保護環元件之製造方法，更包括形成一鰭型場效電晶體於該環狀物所環繞之一區之內。
TW102132925A 2012-10-04 2013-09-12 保護環元件及其製造方法 TWI545751B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/644,261 US8723225B2 (en) 2012-10-04 2012-10-04 Guard rings on fin structures

Publications (2)

Publication Number Publication Date
TW201415627A TW201415627A (zh) 2014-04-16
TWI545751B true TWI545751B (zh) 2016-08-11

Family

ID=50337101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132925A TWI545751B (zh) 2012-10-04 2013-09-12 保護環元件及其製造方法

Country Status (5)

Country Link
US (5) US8723225B2 (zh)
KR (1) KR101435739B1 (zh)
CN (1) CN103715236B (zh)
DE (1) DE102013104130B4 (zh)
TW (1) TWI545751B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720283B (zh) * 2017-10-03 2021-03-01 新加坡商格羅方德半導體私人有限公司 在先進裝置中用於增進裝置效能之側壁工程

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723225B2 (en) 2012-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Guard rings on fin structures
CN112447711B (zh) * 2013-06-18 2023-08-22 联华电子股份有限公司 半导体整合装置
US9123808B2 (en) * 2013-11-11 2015-09-01 Globalfoundries Inc. Tuck strategy in transistor manufacturing flow
US9502408B2 (en) * 2013-11-14 2016-11-22 Globalfoundries Inc. FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
US9257537B2 (en) * 2013-12-27 2016-02-09 International Business Machines Corporation Finfet including improved epitaxial topology
US9443851B2 (en) * 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
CN105244368B (zh) * 2014-07-09 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
US9356047B2 (en) 2014-08-18 2016-05-31 Globalfoundries Inc. Integrated circuits with self aligned contact structures for improved windows and fabrication methods
US9450044B2 (en) 2014-08-20 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure and method of forming the same
KR102254031B1 (ko) 2014-10-10 2021-05-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN105720087B (zh) * 2014-12-02 2019-06-14 中国科学院微电子研究所 FinFET工艺器件保护环
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
US9412814B2 (en) * 2014-12-24 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of FinFET device
KR102258112B1 (ko) 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102432268B1 (ko) 2015-04-14 2022-08-12 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR20160141034A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9530835B1 (en) * 2015-08-27 2016-12-27 Altera Corporation Integrated circuits with guard ring structures for nonplanar transistor devices
CN106486473B (zh) * 2015-08-28 2020-03-10 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法
US9722076B2 (en) 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
US9922975B2 (en) 2015-10-05 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having field-effect trasistors with dielectric fin sidewall structures and manufacturing method thereof
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN106952901B (zh) * 2016-01-06 2020-08-07 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其形成方法
US9978751B2 (en) * 2016-05-20 2018-05-22 Mediatek Inc. Semiconductor structure
WO2018125203A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Guard ring structures and their methods of fabrication
US10319662B2 (en) * 2017-02-01 2019-06-11 Indian Institute Of Science Non-planar electrostatic discharge (ESD) protection devices with nano heat sinks
US10354997B2 (en) 2017-04-28 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device with replacement gates
KR102291559B1 (ko) 2017-06-09 2021-08-18 삼성전자주식회사 반도체 장치
KR102343202B1 (ko) 2017-06-20 2021-12-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2019005106A1 (en) * 2017-06-30 2019-01-03 Intel Corporation PROHIBITED WIDE BAND CHANNEL TRANSISTOR AND SOURCE / BAND DRAIN PROHIBITED NARROW
KR102320047B1 (ko) 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102469885B1 (ko) * 2017-09-11 2022-11-22 삼성전자주식회사 반도체 장치
US10923572B2 (en) 2018-09-28 2021-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Heat sink layout designs for advanced FinFET integrated circuits
US10930731B2 (en) * 2018-10-19 2021-02-23 Mediatek Singapore Pte. Ltd. Integrated circuit device
CN112074930B (zh) 2018-10-31 2025-04-04 华为技术有限公司 集成电路器件及其制备方法
KR102897583B1 (ko) 2020-02-17 2025-12-10 삼성전자주식회사 가드 링을 포함하는 반도체 소자
KR102849289B1 (ko) 2020-07-30 2025-08-25 삼성전자주식회사 반도체 장치
US11315874B2 (en) 2020-09-15 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure with intermediate metal layers for power supplies
CN115249650B (zh) * 2021-04-28 2025-12-23 中芯南方集成电路制造有限公司 半导体结构及其形成方法
US12205907B2 (en) * 2021-12-20 2025-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures
US12374616B2 (en) * 2022-05-12 2025-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
CN119650552A (zh) * 2023-09-18 2025-03-18 联华电子股份有限公司 静电防护环结构及其制作方法
CN120035185A (zh) * 2023-11-17 2025-05-23 达尔科技股份有限公司 半导体结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7309626B2 (en) 2005-11-15 2007-12-18 International Business Machines Corporation Quasi self-aligned source/drain FinFET process
DE102006023429B4 (de) 2006-05-18 2011-03-10 Infineon Technologies Ag ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis
JP2008244093A (ja) * 2007-03-27 2008-10-09 Elpida Memory Inc 半導体装置の製造方法
JP2009130036A (ja) 2007-11-21 2009-06-11 Toshiba Corp 半導体装置
US7700449B2 (en) 2008-06-20 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming ESD diodes and BJTs using FinFET compatible processes
KR101040367B1 (ko) * 2008-12-26 2011-06-10 주식회사 하이닉스반도체 새들 핀 트랜지스터를 구비하는 반도체소자 및 그 제조방법
US8258602B2 (en) 2009-01-28 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistors having a fin
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8263451B2 (en) * 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8097925B2 (en) 2010-03-26 2012-01-17 Altera Corporation Integrated circuit guard rings
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8561003B2 (en) * 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US8742457B2 (en) * 2011-12-16 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuses on semiconductor fins
JP2013183133A (ja) * 2012-03-05 2013-09-12 Toshiba Corp 半導体装置の製造方法
US8723225B2 (en) 2012-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Guard rings on fin structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720283B (zh) * 2017-10-03 2021-03-01 新加坡商格羅方德半導體私人有限公司 在先進裝置中用於增進裝置效能之側壁工程

Also Published As

Publication number Publication date
US20170084495A1 (en) 2017-03-23
US20180144989A1 (en) 2018-05-24
US10340194B2 (en) 2019-07-02
US20140141586A1 (en) 2014-05-22
US9514989B2 (en) 2016-12-06
US8723225B2 (en) 2014-05-13
CN103715236B (zh) 2016-08-03
KR20140044256A (ko) 2014-04-14
DE102013104130B4 (de) 2019-10-17
US20150255351A1 (en) 2015-09-10
DE102013104130A1 (de) 2014-04-10
TW201415627A (zh) 2014-04-16
US9053947B2 (en) 2015-06-09
US20140097496A1 (en) 2014-04-10
US9875942B2 (en) 2018-01-23
KR101435739B1 (ko) 2014-08-28
CN103715236A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI545751B (zh) 保護環元件及其製造方法
US20250227953A1 (en) Semiconductor structure and associated fabricating method
US10103247B1 (en) Vertical transistor having buried contact, and contacts using work function metals and silicides
US9805942B2 (en) Method of modifying epitaxial growth shape on source drain area of transistor
US9070742B2 (en) FinFet integrated circuits with uniform fin height and methods for fabricating the same
JP5728444B2 (ja) 半導体装置およびその製造方法
US9373548B2 (en) CMOS circuit having a tensile stress layer overlying an NMOS transistor and overlapping a portion of compressive stress layer
US9472651B2 (en) Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same
US10644158B2 (en) Semiconductor device including fin field effect transistor and method of manufacturing the same
KR102011942B1 (ko) 고전압 레지스터 디바이스
TWI543295B (zh) 半導體裝置的製造方法
CN105206605B (zh) 静电放电保护器件
US8710549B2 (en) MOS device for eliminating floating body effects and self-heating effects
TWI722790B (zh) 記憶體裝置
JP2011009412A (ja) 半導体装置およびその製造方法
CN107039530A (zh) 具有nfet结构的半导体器件及其制造方法
US20150262998A1 (en) Integrated circuit with on chip planar diode and cmos devices
CN110660801B (zh) 半导体装置
US20230420530A1 (en) Forming a forksheet nanodevice
JP2009111020A (ja) 半導体装置およびその製造方法
HK1195396A (zh) 半導體器件及製造方法