[go: up one dir, main page]

TWI544578B - 具有金屬層之半導體裝置及其製造方法 - Google Patents

具有金屬層之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI544578B
TWI544578B TW104114097A TW104114097A TWI544578B TW I544578 B TWI544578 B TW I544578B TW 104114097 A TW104114097 A TW 104114097A TW 104114097 A TW104114097 A TW 104114097A TW I544578 B TWI544578 B TW I544578B
Authority
TW
Taiwan
Prior art keywords
well
region
layer
item
semiconductor device
Prior art date
Application number
TW104114097A
Other languages
English (en)
Other versions
TW201633459A (zh
Inventor
詹景琳
林正基
簡郁芩
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI544578B publication Critical patent/TWI544578B/zh
Publication of TW201633459A publication Critical patent/TW201633459A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

具有金屬層之半導體裝置及其製造方法 【0001】
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種具有金屬層之半導體裝置及其製造方法。
 【0002】
超高壓（ultra-high voltage, ultra-HV）半導體裝置廣泛用於顯示元件、可攜式元件，以及許多其他應用。超高壓半導體裝置之設計目標，包括高崩潰電壓（breakdown voltage）、低特徵導通電阻（specific on-resistance），以及兼顧在室溫與高溫環境下的高可靠性。然而，隨著超高壓半導體裝置的尺寸縮小，要達到這些設計目標就變得更有挑戰性。
 【0003】
根據本揭露的一實施例，提出一種半導體裝置，包括基板、高壓井、源極井、源極區、隔離層、閘極層以及金屬層。基板具有第一導電型，高壓井形成於基板中並具有第二導電型，源極井形成於高壓井中並具有第一導電型，源極區形成於源極井中，隔離層形成於高壓井上方並與源極井分開，閘極層形成於基板上方，並自源極井之邊緣部分上方連續延伸至隔離層的邊緣部分上方，金屬層形成於基板與隔離層上方。金屬層包括第一金屬部分、第二金屬部分及第三金屬部分，第一金屬部分與閘極層之邊緣部分及隔離層之側邊部分重疊，第二金屬部分與閘極層部分重疊並電性接觸閘極層，第三金屬部分與源極區部分重疊並電性接觸源極區。
【0004】
根據本揭露的另一實施例，提出一種製造半導體裝置的方法，包括以下步驟。提供具有第一導電型的基板，於基板中形成具有第二導電型的高壓井，於高壓井中形成具有第一導電型的源極井，於源極井中形成源極區，於該高壓井上方形成與該源極井分離的隔離層，於基板上方形成自源極井之邊緣部分上方連續延伸至隔離層的邊緣部分的閘極層，以及於基板與隔離層上方形成金屬層。金屬層包括第一金屬部分、第二金屬部分及第三金屬部分，第一金屬部分與閘極層之邊緣部分及隔離層之側邊部分重疊，第二金屬部分與閘極層部分重疊並電性接觸閘極層，第三金屬部分與源極區部分重疊並電性接觸源極區。
【0005】
隨附之圖式包含於本說明書中，並作為本說明書的一部分，繪示所揭露的實施例，並與文字敘述共同說明所揭露的實施例。
 【0035】
10、40‧‧‧裝置
100、400、700‧‧‧基板
110、410、710‧‧‧高壓N井
115、415、715‧‧‧第一P井
116、416、716‧‧‧第二P井
120、420、720‧‧‧漂移區
125、425、725‧‧‧P型頂區
130、430、730‧‧‧N型梯度區
140、440、740‧‧‧場氧化層
141、441、741‧‧‧第一場氧化部分
142、442、742‧‧‧第二場氧化部分
143、443、743‧‧‧第三場氧化部分
144、444、744‧‧‧第四場氧化部分
150‧‧‧第一閘極氧化層
151‧‧‧第二閘極氧化層
155‧‧‧第一閘極層
156‧‧‧第二閘極層
160、460、760‧‧‧間隙壁
165、465、765‧‧‧第一N型重摻雜區
166、466、766‧‧‧第二N型重摻雜區
170、470、770‧‧‧第一P型重摻雜區
171、471、771‧‧‧第二P型重摻雜區
180、480、780‧‧‧層間介電層
190、490、790‧‧‧接觸層
191、491、791‧‧‧第一接觸部分
192、492、792‧‧‧第二接觸部分
193、493、793‧‧‧第三接觸部分
194、494、794‧‧‧第四接觸部分
195、495、795‧‧‧第五接觸部分
450、750‧‧‧閘極氧化層
455、755‧‧‧閘極層
725’‧‧‧P型頂佈植區
730’‧‧‧N型梯度佈植區
781‧‧‧第一開口
782‧‧‧第二開口
783‧‧‧第三開口
784‧‧‧第四開口
785‧‧‧第五開口
810、910‧‧‧橫坐標
820、920‧‧‧縱坐標
830、930‧‧‧曲線
OD‧‧‧氧化界定區域
Spf‧‧‧閘極層與第二氧化部分間的重疊空間
Spm‧‧‧閘極層與第二接觸部分間的重疊空間
Sm‧‧‧第二接觸部分與第三接觸部分間的距離
【0006】

第1圖為根據一比較例繪示半導體裝置的俯視圖。
第2圖為第1圖之半導體裝置之區域A的放大俯視圖。
第3圖為第1圖之半導體裝置中沿著第2圖之線段B-B’所切的剖面圖。
第4圖為根據一實施例繪示半導體裝置的俯視圖。
第5圖為第4圖之半導體裝置之區域C的放大俯視圖。
第6圖為第4圖之半導體裝置中沿著第5圖之線段D-D’ 所切的剖面圖。
第7A圖至第7L圖繪示根據實施例製造第4圖至第6圖之半導體裝置的製程示意圖。
第8圖為表示第1圖至第3圖之半導體之崩潰特性（breakdown characteristics）的圖形。
第9圖為表示第4圖至第6圖之半導體之崩潰特性的圖形。
 【0007】
下列段落將對相對應的圖式所繪示的實施例及範例進行詳細的介紹。相同或相似的元件在可能的情況下將於所有圖式中採用相同的元件符號表示。
【0008】
第1圖至第3圖根據一比較例繪示半導體裝置10。第1圖為裝置10的俯視圖，僅繪示多晶矽層、金屬層及氧化界定（oxide defined, OD）區域，氧化界定區域係為未形成場氧化層之區域。第2圖為裝置10之區域A的放大俯視圖。第3圖為裝置10中沿著第2圖之線段B-B’所切的剖面圖。
【0009】
根據第1圖至第3圖，裝置10包括P型基板（P-sub/P-epi）100，以及形成於基板100中的高壓N井（high-voltage N-well, HVNW）110。基板100可利用P型矽塊材、P型磊晶層（epitaxial layer），或P型絕緣層上矽（silicon-on-insulator, SOI）材料形成。第一P井（PW）115形成於高壓N井110中，並與高壓N井110之左側邊緣分開。第一P井115構成裝置10的源極井。第二P井116形成於高壓N井110之外，並鄰接高壓N井110之左側邊緣。第二P井116構成裝置10的基極井。漂移區120形成於高壓N井110中，並與第一P井115之右側邊緣分開。漂移區120包括P型頂（P-top）區125，以及形成於P型頂區125之上方的N型梯度（N-grade）區130。場氧化（field oxide, FOX）層140形成於基板100之上方。場氧化層140包括第一場氧化部分141、第二場氧化部分142、第三場氧化部分143及第四場氧化部分144，第一場氧化部分141與高壓N井110之右側部分重疊，第二場氧化部分142與漂移區120部分重疊，第三場氧化部分143與高壓N井110之左側邊緣部分重疊並位於第一P井115與第二P井116之間，第四場氧化部分144與第二P井116之左側邊緣部分重疊。第一閘極氧化層150形成於基板100之上方，並與第一P井115之右側邊緣部分重疊。第二閘極氧化層151形成於第二場氧化部分142之上方。第一閘極層155形成於第一閘極氧化層150之上方，並與第一P井115之右側邊緣部分重疊。第二閘極層156形成於第二閘極氧化層151上方。間隙壁160形成於第一閘極層155及第二閘極層156之側壁上。第一N型重摻雜（N+）區165形成於高壓N井110中，並與漂移區120之右側邊緣分開。第一N型重摻雜區165構成裝置10的汲極區。第二N型重摻雜區166形成於第一P井115中，並相鄰於第一閘極層155的左側邊緣。第一P型重摻雜（P+）區170形成於第一P井115中，並相鄰於第二N型重摻雜區166的左側邊緣。第二N型重摻雜區166與第一P型重摻雜區170共同構成裝置10的源極區。第二P型重摻雜區171形成於第二P井116中，並構成接觸區以與裝置10的第二P井116（即基極井）電性接觸。
【0010】
層間介電層180（interlayer dielectric layer, ILD）形成於基板100之上方。提供例如為金屬層（M）的接觸層190形成於層間介電層180之上方。接觸層190包括第一接觸部分191、第二接觸部分192、第三接觸部分193、第四接觸部分194及第五接觸部分195，此些接觸部分彼此互相分離，並透過形成於層間介電層180中的不同開口，電性接觸於形成於基板100內之結構的不同部分。具體而言，第一接觸部分191與第一N型重摻雜區域165重疊，並電性接觸第一N型重摻雜區域165。第二接觸部分192與第二閘極層156重疊，並電性接觸第二閘極層156。第三接觸部分193與第一閘極層155重疊，並電性接觸第一閘極層155。第四接觸部分194與第一P井115重疊，並電性接觸第二N型重摻雜區域166及第一P型重摻雜區域170。第五接觸部分195與第二P井116重疊，並電性接觸第二P型重摻雜區域171。第二接觸部分192與第四接觸部分194係為連接，用以接收源極電壓。
【0011】
第4圖至第6圖根據一實施例繪示半導體裝置40。第4圖為裝置40的俯視圖，僅繪示多晶矽層、金屬層及氧化界定區域，氧化界定區域係為未形成場氧化層之區域。第5圖為第4圖所繪示之裝置40之區域C的放大俯視圖。第6圖為裝置40沿著第5圖之線段D-D’所切的剖面圖。
【0012】
裝置40為N型橫向擴散金氧半場效電晶體裝置（lateral diffused metal oxide semiconductor, LDMOS），被配置用來提供相較其他半導體裝置的高電壓操作（例如40伏特或更高）或是超高電壓操作（例如400伏特或更高）。根據第4圖至第6圖，裝置40包括P型基板400，以及形成於基板400中的高壓N井410。基板400可利用P型矽塊材、P型磊晶層，或P型絕緣層上矽材料形成。第一P井415形成於高壓N井410中，並與高壓N井410之左側邊緣分開。第一P井415構成裝置40的源極井。第二P井416形成於高壓N井410之外，並鄰接高壓N井410之左側邊緣。第二P井416構成裝置40的基極井。漂移區420形成於高壓N井410中，並與第一P井415之右側邊緣分開。漂移區420包括P型頂區425以及形成於P型頂區425之上方的N型梯度區430。場氧化層440形成於基板400之上方。場氧化層440用以作為裝置40的絕緣隔離層。場氧化層440包括第一場氧化部分441、第二場氧化部分442、第三場氧化部分443及第四場氧化部分444，第一場氧化部分441與高壓N井410之右側部分重疊，第二場氧化部分442與漂移區420部分重疊，第三場氧化部分443與高壓N井410之左側邊緣部分重疊並位於第一P井415與第二P井416之間，第四場氧化部分444與第二P井416之左側邊緣部分重疊。閘極氧化層450形成於基板400之上方，並與第一P井415之右側邊緣部分重疊。閘極層455形成於閘極氧化層450之上方，並與第一P井415之右側邊緣部分及第二場氧化部分442之左側邊緣部分重疊。亦即，閘極層455自第一P井415之右側邊緣部分上方連續延伸至第二場氧化部分442之左側邊緣部分上方。間隙壁460形成於閘極層455之側壁上。第一N型重摻雜區465形成於高壓N井410中，並與漂移區420之右側邊緣分開。第一N型重摻雜區465構成裝置40的汲極區。第二N型重摻雜區466形成於第一P井415中，並相鄰於閘極層455的左側邊緣。第一P型重摻雜區470形成於第一P井415中，並相鄰於第二N型重摻雜區466的左側邊緣。第二N型重摻雜區466與第一P型重摻雜區470共同構成裝置40的源極區。第二P型重摻雜區471形成於第二P井416中，並構成接觸區以與裝置40的第二P井416（即基極井）電性接觸。
【0013】
層間介電層480形成於基板400之上方。提供例如為金屬層的接觸層490形成於層間介電層480之上方。接觸層490包括第一接觸部分491、第二接觸部分492、第三接觸部分493、第四接觸部分494及第五接觸部分495，此些接觸部分彼此互相分離，並透過形成於層間介電層480中的不同開口，電性接觸於所形成於基板400內之結構的不同部分。具體而言，第一接觸部分491與第一N型重摻雜區域465重疊，並電性接觸第一N型重摻雜區域465。第一接觸部分491係為可與汲極連接，用以接收汲極電壓。第二接觸部分492與閘極層455之右側邊緣部分及第二場氧化部分442之左側部分重疊。第三接觸部分493與閘極層455之左側部分重疊，並電性接觸閘極層455。第三接觸部分493係為可與閘極連接，用以接收閘極電壓。第四接觸部分494與第二N型重摻雜區域466及第一P型重摻雜區域470重疊並電性接觸。第二接觸部分492與第四接觸部分494係為連接，用以接收源極電壓。第五接觸部分495與第二P井416重疊，並電性接觸第二P型重摻雜區域471。額外的層間介電層與接觸層可形成於基板400之上方。
【0014】
比較例中的裝置10包括兩個分離的第一閘極層155與第二閘極層156，分別與第一P井115之右側邊緣部分以及與第二場氧化部分142之左側部分重疊。反之，本揭露實施例的裝置40包括單一的閘極層，例如閘極層455，連續地與第一P井415之右側邊緣部分及第二場氧化部分442之左側邊緣部分重疊。
【0015】
此外，在比較例的裝置10中，第二接觸部分192透過形成於層間介電層180中的開口，電性接觸形成於第二接觸部分192下方的第二閘極層156。反之，在本揭露實施例的裝置40中，第二接觸部分492未電性接觸閘極層455。
【0016】
應該注意的是，第4圖至第6圖所示的裝置40未必按照比例繪製。例如閘極層455與第二氧化部分442間的重疊空間Spf、閘極層455與第二接觸部分492間的重疊空間Spm，以及第二接觸部分492與第三接觸部分493間的距離Sm，可與第4圖至第6圖所繪示之長度有不同的比例。
【0017】
第7A圖至第7L圖繪示根據實施例製造第4圖至第6圖之裝置40的製程示意圖。
【0018】
首先，請參照第7A圖，提供P型基板（P-sub/P-epi）700。基板700可利用P型矽塊材、P型磊晶層，或P型絕緣層上矽（SOI）材料形成。高壓N井（HVNW）710形成於基板700中並自基板700之頂表面向下延伸。高壓N井710係進行光刻製程（photolithography process）、離子佈植製程（ion implantation process）及加熱製程所形成，光刻製程界定在基板700中高壓N井710所要形成的區域，離子佈植製程用以佈植N型摻雜物（例如磷或砷）於所界定的區域中，加熱製程用以驅入（driving-in）所佈值的N型摻雜物。
【0019】
請參照第7B圖，第一P井（PW）715形成於高壓N井710中，接近高壓N井710的左側邊緣部分。第二P井716形成於基板700中，位於高壓N井710之外並鄰接高壓N井710。第一P井715與第二P井716係進行光刻製程、離子佈植製程及加熱製程所形成，光刻製程界定第一P井715與第二P井716所要形成的區域，離子佈植製程用以佈植P型摻雜物（例如硼）於所界定的區域中，加熱製程用以驅入所佈值的P型摻雜物至預定的深度。
【0020】
請參照第7C圖，P型頂（P-Top）佈植區725’形成於高壓N井710中，自高壓N井之頂表面向下延伸。P型頂佈植區725’設置於第一P井715之右側，且相較於第一P井715更遠離高壓N井710之左側邊緣部分。P型頂佈植區725’係進行光刻製程及離子佈植製程所形成，光刻製程界定P型頂佈植區725’所要形成的區域，離子佈植製程用以佈植P型摻雜物（例如硼）於所界定的區域中。
【0021】
請參照第7D圖，N型梯度（N-grade）佈植區730’形成於高壓N井710中，自高壓N井之頂表面向下延伸，且垂直（沿著基板700的厚度方向）對準P型頂佈植區725’。N型梯度佈植區730’係進行光刻製程及離子佈植製程所形成，光刻製程界定N型梯度佈植區730’所要形成的區域，離子佈植製程用以佈植N型摻雜物（例如磷與砷）於所界定的區域中。P型頂佈植區725’的深度大於N型梯度佈植區730’的深度。
【0022】
請參照第7E圖，場氧化層（FOX）740形式的絕緣隔離層形成於基板700之表面上。場氧化層740包括第一場氧化部分741、第二場氧化部分742、第三場氧化部分743及第四場氧化部分744，第一場氧化部分741與高壓N井710之右側部分重疊，第二場氧化部分742與P型頂佈植區725’與N型梯度佈植區730’重疊，第三場氧化部分743與高壓N井710之左側邊緣部分重疊，且位於第一P井715與第二P井716之間，第四場氧化部分744與第二P井716之左側邊緣部分重疊。場氧化層740係進行沉積製程、光刻製程、蝕刻製程及熱氧化製程所形成，沉積製程沉積例如氮化矽層，光刻製程界定場氧化層740所要形成的區域，蝕刻製程去除界定區域中的氮化矽層，熱氧化製程形成場氧化層740於界定區域中。於形成場氧化層740的熱氧化製程中，P型頂佈植區725’中的P型摻雜物以及N型梯度佈植區730’中的N型摻雜物被驅入高壓N井710中預定的深度，以分別形成P型頂區725以及N型梯度區730。P型頂區725與N型梯度區730共同構成漂移區720。
【0023】
請參照第7F圖，閘極氧化層750形成於如第7E圖所示結構之表面部分上。亦即，閘極氧化層750形成於第一場氧化部分741及第二場氧化部分742之間、第二場氧化部分742與第三場氧化部分743之間，以及第三場氧化部分743與第四場氧化部分744之間。閘極氧化層750係進行犧牲氧化製程、清除製程及氧化製程所形成，犧牲氧化製程用以形成犧牲氧化層，清除製程用以移除犧牲氧化層，氧化製程用以形成閘極氧化層750。
【0024】
請參照第7G圖，閘極層755形成於閘極氧化層750上，與第二場氧化部分742之左側部分及第一P井715之右側部分重疊。閘極層755可包括例如多晶矽層以及形成於多晶矽層之上的矽化鎢（tungsten silicide）層。閘極層755係進行沉積製程、光刻製程及蝕刻製程所形成，沉積製程用以沉積多晶矽層與矽化鎢層於整個基板上，光刻製程界定閘極層755所要形成的區域，蝕刻製程移除位於界定區域之外的多晶矽層與矽化鎢層。
【0025】
請參照第7H圖，間隙壁760形成於閘極層755的兩側。間隙壁760由例如四乙氧基矽烷（tetraethoxysilane, TEOS）氧化膜所形成。間隙壁760係進行沉積製程、光刻製程及蝕刻製程所形成，沉積製程沉積四乙氧基矽烷氧化膜，光刻製程界定間隙壁760所要形成的區域，蝕刻製程移除位於界定區域外的四乙氧基矽烷氧化膜。在間隙壁760形成之後，除了位於閘極層755與間隙壁760之下的部分外，均由蝕刻所移除。
【0026】
請參照第7I圖，形成第一N型重摻雜（N +）區域765及第二N型重摻雜區域766。第一N型重摻雜區域765形成於高壓N井710中並位於第一場氧化部分741與第二場氧化部分742之間，第二N型重摻雜區域766形成於第一P井715中，鄰接於閘極層755之左側邊緣部分並位於左側的間隙壁760之下。第一N型重摻雜區域765及第二N型重摻雜區域766係進行光刻製程及離子佈植製程所形成，光刻製程界定第一N型重摻雜區域765及第二N型重摻雜區域766所要形成的區域，離子佈植製程用以佈植N型摻雜物（例如磷或砷）於所界定的區域中。
【0027】
請參照第7J圖，形成第一P型重摻雜（P +）區域770及第二P型重摻雜區域771。第一P型重摻雜區域770形成於第一P井715中並鄰接於第二N型重摻雜區域766，第二P型重摻雜區域771形成於第二P井716中並位於第三場氧化部分743與第四場氧化部分744之間。第一P型重摻雜區域770及第二P型重摻雜區域771係進行光刻製程與離子佈植製程所形成，光刻製程界定第一P型重摻雜區域770及第二P型重摻雜區域771所要形成的區域，離子佈植製程用以佈植P型摻雜物（例如硼）於所界定的區域中。
【0028】
請參照第7K圖，層間介電（ILD）層780形成於第7J圖所示結構的整體表面上。層間介電層780包括第一開口781、第二開口782、第三開口783、第四開口784及第五開口785，第一開口781垂直對準第一N型重摻雜區域765，第二開口782垂直對準閘極層755，第三開口783垂直對準第二N型重摻雜區域766，第四開口784垂直對準第一P型重摻雜區域770，第五開口785垂直對準第二P型重摻雜區域771。層間介電層780可包括無摻雜矽酸鹽玻璃（undoped silicate glass, USG）及/或硼磷矽酸鹽玻璃（borophosphosilicate glass, BPSG）。層間介電層780係進行沉積製程、光刻製程及蝕刻製程所形成，沉積製程用以沉積無摻雜矽酸鹽玻璃及/或硼磷矽酸鹽玻璃層，光刻製程界定層間介電層780所要形成的區域，蝕刻製程移除位於界定區域外的矽酸鹽玻璃及/或硼磷矽酸鹽玻璃層，以形成第一開口781、第二開口782、第三開口783、第四開口784及第五開口785。
【0029】
請參照第7L圖，接觸層（M）790形成於第7K圖所示結構之上。接觸層790包括第一接觸部分791、第二接觸部分792、第三接觸部分793、第四接觸部分794及第五接觸部分795，第一接觸部分與第一N型重摻雜區域765重疊並透過第一開口781接觸第一N型重摻雜區域765，第二接觸部分792與閘極層755之右側邊緣部分及第二場氧化部分742之左側部分重疊，第三接觸部分793與閘極層755之左側部分重疊並透過第二開口782接觸閘極層755，第四接觸部分794與第一P井715重疊並透過第三開口783與第四開口784分別接觸第二N型重摻雜區域766及第一P型重摻雜區域770，第五接觸部分795與第二P井716重疊並透過第五開口785接觸第二P型重摻雜區域771。接觸層790可由任何導電金屬製成，例如鋁、銅或鋁銅合金。接觸層790係進行沉積製程、光刻製程及蝕刻製程形成，沉積製程沉積金屬層，光刻製程界定接觸層790所要形成的區域，蝕刻製程移除界定區域外的金屬層。
【0030】
第8圖為顯示比較例之裝置10之崩潰特性的圖形。於第8圖中，橫坐標810代表以伏特為單位的汲極─源極間電壓V ds（即供給於作為汲極的第一N型重摻雜區域165與作為源極的第二N型重摻雜區域166及第一P型重摻雜區域170之間的電壓），而縱坐標820代表以安培為單位的汲極─源極間電流I ds。曲線830代表裝置10之汲極─源極間電壓V ds與汲極─源極間電流I ds的特性曲線。於第8圖中，汲極─源極間電壓V ds於橫坐標810上係標示為「汲極─源極間電壓(V)」，並介於0至800伏特之間變化，而閘極─源極間電壓V gs（即供給於作為閘極的第一閘極層155與作為源極的第二N型重摻雜區域166及第一P型重摻雜區域170之間的電壓）及基極─源極間電壓V bs（即供給於作為基極井之接觸區的第二P型重摻雜區域171與作為源極的第二N型重摻雜區域166及第一P型重摻雜區域170之間的電壓）則維持為0。如第8圖所繪示，當汲極─源極間電壓V ds約為80伏特或汲極源極間電壓V ds上升至約760伏特以上時，汲極─源極間電流I ds陡升至約1.0×10 -6安培。
【0031】
第9圖為顯示本揭露實施例之裝置40之崩潰特性的圖形。於第9圖中，橫坐標910代表以伏特為單位的汲極─源極間電壓V ds，而縱坐標920代表以安培為單位的汲極─源極間電流I ds。曲線930代表裝置40之汲極─源極間電壓V ds與汲極─源極間電流I ds的特性曲線。於第9圖中，汲極─源極間電壓V ds於橫坐標910上係標示為「汲極─源極間電壓(V)」，並介於0至800伏特之間變化，而閘極─源極間電壓V gs及基極─源極間電壓V bs則維持為0。如第9圖所繪示，只有在汲極─源極間電壓V ds上升至約760伏特以上時，汲極─源極間電流I ds上升至約1.0×10 -6安培以上。相較於第8圖所繪示的裝置10之崩潰特性，裝置40之汲極─源極間電流I ds不會在汲極─源極間電壓V ds約為80伏特時陡升。
【0032】
雖然上述實施例係針對如第4圖至第6圖所示之N型橫向擴散金氧半場效電晶體裝置40，以及如第7A圖至第7L圖所示之製造N型橫向擴散金氧半場效電晶體裝置40之方法，所屬技術領域中具有通常知識者當能理解，本揭露之概念同樣適用於P型橫向擴散金氧半場效電晶體裝置，其所有的元件具有與N型橫向擴散金氧半場效電晶體裝置40相反的導電型。
【0033】
所屬技術領域中具有通常知識者亦能理解本揭露之概念可應用於其他半導體裝置及其製造方式，例如絕緣柵雙極晶體管（insulated-gate bipolar transistor, IGBT）裝置。絕緣柵雙極晶體管裝置具有類似於第4圖至第6圖所示之N型橫向擴散金氧半場效電晶體裝置40的結構，除了將裝置40之第一N型重摻雜區465替換為作為絕緣柵雙極晶體管之汲極的P型重摻雜區之外。
【0034】
本發明所屬技術領域中具有通常知識者，根據說明書以及此處所揭露發明的實施，應可明白具有其他實施例。說明書與範例僅作為例示，本發明之精神和保護範圍，當視後附之申請專利範圍所界定者為準。
40‧‧‧裝置
400‧‧‧基板
410‧‧‧高壓N井
415‧‧‧第一P井
416‧‧‧第二P井
420‧‧‧漂移區
425‧‧‧P型頂區
430‧‧‧N型梯度區
440‧‧‧場氧化層
441‧‧‧第一場氧化部分
442‧‧‧第二場氧化部分
443‧‧‧第三場氧化部分
444‧‧‧第四場氧化部分
450‧‧‧閘極氧化層
455‧‧‧閘極層
460‧‧‧間隙壁
465‧‧‧第一N型重摻雜區
466‧‧‧第二N型重摻雜區
470‧‧‧第一P型重摻雜區
471‧‧‧第二P型重摻雜區
480‧‧‧層間介電層
490‧‧‧接觸層
491‧‧‧第一接觸部分
492‧‧‧第二接觸部分
493‧‧‧第三接觸部分
494‧‧‧第四接觸部分
495‧‧‧第五接觸部分
Spf‧‧‧閘極層與第二氧化部分間的重疊空間
Spm‧‧‧閘極層與第二接觸部分間的重疊空間
Sm‧‧‧第二接觸部分與第三接觸部分間的距離

Claims (20)

  1. 【第1項】
    一種半導體裝置，包括：
    一基板，具有一第一導電型；
    一高壓井，具有一第二導電型，並形成於該基板中；
    一源極井，具有該第一導電型，並形成於該高壓井中；
    一源極區，形成於該源極井中；
    一隔離層，形成於該高壓井上方，並與該源極井分開；
    一閘極層，形成於該基板上方，並自該源極井之一邊緣部分上方連續延伸至該隔離層的一邊緣部分上方；以及
    一金屬層，形成於該基板與該隔離層上方，該金屬層包括一第一金屬部分、一第二金屬部分及一第三金屬部分，該第一金屬部分與該閘極層之一邊緣部分及該隔離層之一側邊部分重疊，該第二金屬部分與該閘極層部分重疊並電性接觸該閘極層，該第三金屬部分與該源極區部分重疊並電性接觸該源極區。
  2. 【第2項】
    如申請專利範圍第1項所述之半導體裝置，其中該第一金屬部分與該第三金屬部分係為連接，用以接收一源極電壓。
  3. 【第3項】
    如申請專利範圍第1項所述之半導體裝置，其中該第二金屬部分係為可與閘極連接，用以接收一閘極電壓。
  4. 【第4項】
    如申請專利範圍第1項所述之半導體裝置，更包括一漂移區，該漂移區形成於該高壓井中並位於該隔離層之下。
  5. 【第5項】
    如申請專利範圍第4項所述之半導體裝置，其中該漂移區包括：
    一頂區，具有該第一導電型，並形成於該高壓井中；及
    一梯度區，具有該第二導電型，並形成於該頂區上方。
  6. 【第6項】
    如申請專利範圍第4項所述之半導體裝置，更包括一汲極區，該汲極區形成於該高壓井中，並與該漂移區分開。
  7. 【第7項】
    如申請專利範圍第6項所述之半導體裝置，其中該金屬層更包括一第四金屬部分，該第四金屬部分與該汲極區部分重疊並電性接觸該汲極區。
  8. 【第8項】
    如申請專利範圍第7項所述之半導體裝置，其中該第四金屬部分係為可與汲極連接，用以接收一汲極電壓。
  9. 【第9項】
    如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置係為一橫向擴散金氧半場效電晶體裝置。
  10. 【第10項】
    如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置係為一絕緣閘極雙極電晶體裝置。
  11. 【第11項】
    如申請專利範圍第1項所述之半導體裝置，其中該第一導電型為P型，而該第二導電型為N型。
  12. 【第12項】
    如申請專利範圍第1項所述之半導體裝置，其中該第一導電型為N型，而該第二導電型為P型。
  13. 【第13項】
    如申請專利範圍第1項所述之半導體裝置，更包括一基極井，該基極井具有該第一導電型，並形成於該高壓井之外。
  14. 【第14項】
    如申請專利範圍第13項所述之半導體裝置，更包括一基極區，該基極區形成於該基極井中。
  15. 【第15項】
    如申請專利範圍第14項所述之半導體裝置，其中該金屬層更包括一第四金屬部分，該第四金屬部分與該基極區重疊並電性接觸該基極區，該第四金屬部分係為可與基極連接，用以接收一基極電壓。
  16. 【第16項】
    一種製造半導體裝置的方法，該方法包括：
    提供一基板，該基板具有一第一導電型；
    形成一高壓井於該基板中，該高壓井具有一第二導電型；
    形成一源極井於該高壓井中，該源極井具有該第一導電型；
    形成一源極區於該源極井中；
    形成一隔離層於該高壓井上方，該隔離層與該源極井分離；
    形成一閘極層該基板上方，該閘極層自該源極井之一邊緣部分上方連續延伸至該隔離層的一邊緣部分上方；以及
    形成一金屬層於該基板與該隔離層上方，該金屬層包括一第一金屬部分、一第二金屬部分及一第三金屬部分，該第一金屬部分與該閘極層之一邊緣部分以及該隔離層之一側邊部分重疊，該第二金屬部分與該閘極層部分重疊並電性接觸該閘極層，該第三金屬部分與該源極區部分重疊並電性接觸該源極區。
  17. 【第17項】
    如申請專利範圍第16項所述之方法，更包括形成一漂移區於該高壓井中並位於該隔離層之下。
  18. 【第18項】
    如申請專利範圍第17項所述之方法，其中形成該漂移區之步驟包括：
    形成一頂區於該高壓井中，該頂區具有該第一導電型；以及
    形成一梯度區於該頂區上方，該梯度區具有該第二導電型。
  19. 【第19項】
    如申請專利範圍第16項所述之方法，其中該第一導電型為P型，而該第二導電型為N型。
  20. 【第20項】
    如申請專利範圍第16項所述之方法，其中該第一導電型為N型，而該第二導電型為P型。
TW104114097A 2015-03-13 2015-05-04 具有金屬層之半導體裝置及其製造方法 TWI544578B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/657,517 US9443967B1 (en) 2015-03-13 2015-03-13 Semiconductor device having metal layer and method of fabricating same

Publications (2)

Publication Number Publication Date
TWI544578B true TWI544578B (zh) 2016-08-01
TW201633459A TW201633459A (zh) 2016-09-16

Family

ID=56880870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114097A TWI544578B (zh) 2015-03-13 2015-05-04 具有金屬層之半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US9443967B1 (zh)
CN (1) CN106206717A (zh)
TW (1) TWI544578B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216176A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 高压电阻器件
CN116153979A (zh) * 2022-12-28 2023-05-23 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593773B2 (en) * 2017-09-29 2020-03-17 Texas Instruments Incorporated LDMOS with high-k drain STI dielectric
CN109841669B (zh) * 2017-11-27 2022-04-19 世界先进积体电路股份有限公司 横向扩散金属氧化物半导体场效应晶体管
TWI709196B (zh) * 2018-12-21 2020-11-01 新唐科技股份有限公司 半導體裝置及其形成方法
CN111463263B (zh) * 2020-01-22 2022-07-01 上海晶丰明源半导体股份有限公司 具有场板结构的低栅电荷器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683344B2 (en) * 2001-09-07 2004-01-27 Ixys Corporation Rugged and fast power MOSFET and IGBT
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
US8969913B2 (en) * 2011-12-23 2015-03-03 Taiwan Semiconductor Maufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage
CN102593181B (zh) * 2012-03-28 2014-12-10 杭州士兰微电子股份有限公司 基于soi衬底的高压金属氧化物半导体管及制造方法
CN103730495A (zh) * 2012-10-12 2014-04-16 旺宏电子股份有限公司 金属氧化物半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216176A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 高压电阻器件
CN116153979A (zh) * 2022-12-28 2023-05-23 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法
CN116153979B (zh) * 2022-12-28 2023-11-03 苏州华太电子技术股份有限公司 Ldmos终端结构以及ldmos终端结构的制作方法

Also Published As

Publication number Publication date
TW201633459A (zh) 2016-09-16
US9443967B1 (en) 2016-09-13
CN106206717A (zh) 2016-12-07
US20160268403A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
US11791409B2 (en) High voltage semiconductor device and manufacturing method of high voltage semiconductor device
US9520492B2 (en) Semiconductor device having buried layer
US9099548B2 (en) Semiconductor device and method of manufacturing same
CN106531777B (zh) 具有栅极结构的半导体元件及其制造方法
TWI544578B (zh) 具有金屬層之半導體裝置及其製造方法
CN104218084A (zh) 半导体功率器件及其制造方法
US9312380B2 (en) Semiconductor device having deep implantation region and method of fabricating same
TWI553856B (zh) 半導體元件及其製作方法
TWI455318B (zh) 高壓半導體裝置及其製造方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
TWI587402B (zh) 高壓半導體裝置及其製造方法
TWI634660B (zh) 高壓半導體裝置及其製造方法
TWI559545B (zh) 具有局部絕緣結構之半導體元件及其製造方法
CN107146814B (zh) 高压半导体装置及其制造方法
US9520471B1 (en) Semiconductor device having gradient implant region and manufacturing method thereof
CN106898637B (zh) 具有梯度注入区的半导体元件及其制造方法
TWI546969B (zh) 具有深佈植區域之半導體裝置及其製造方法
TWI634659B (zh) 具有梯度植入區之半導體元件及其製造方法
CN104934321A (zh) 具有局部绝缘结构的半导体元件及其制造方法