[go: up one dir, main page]

TWI544221B - 閂鎖測試裝置與方法 - Google Patents

閂鎖測試裝置與方法 Download PDF

Info

Publication number
TWI544221B
TWI544221B TW104121945A TW104121945A TWI544221B TW I544221 B TWI544221 B TW I544221B TW 104121945 A TW104121945 A TW 104121945A TW 104121945 A TW104121945 A TW 104121945A TW I544221 B TWI544221 B TW I544221B
Authority
TW
Taiwan
Prior art keywords
test
wafer
latch
interval
current
Prior art date
Application number
TW104121945A
Other languages
English (en)
Other versions
TW201702621A (zh
Inventor
王世鈺
張耀文
盧道政
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW104121945A priority Critical patent/TWI544221B/zh
Application granted granted Critical
Publication of TWI544221B publication Critical patent/TWI544221B/zh
Publication of TW201702621A publication Critical patent/TW201702621A/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

閂鎖測試裝置與方法
本發明是有關於一種閂鎖測試裝置與方法,且特別是有關於一種可用以測試待測晶圓的閂鎖測試裝置與方法。
閂鎖效應(Latch-up effect)是影響積體電路之可靠度的一重要因素,因此積體電路在出廠前大多都會進行抗閂鎖能力的測試。一般而言,積體電路的製造流程包括電路設計、晶片製造與晶片封裝。此外,現有的閂鎖測試方法是利用線性遞增的觸發脈衝,對在晶片封裝階段的積體電路進行閂鎖測試。然而,由於觸發脈衝是以線性方式逐漸遞增,因此現有的閂鎖測試方法往往必須耗費龐大的測試時間才能完成積體電路抗閂鎖能力的測試。此外,由於現有的閂鎖測試方法僅能針對在晶片封裝階段的積體電路進行測試,因此製造商往往必須等到積體電路在製造過程中的最後階段,才能決定是否要重新製作積體電路,進而導致積體電路之生產成本與生產時間的增加。
本發明提供一種閂鎖測試裝置與方法,可降低測試時間,並由助於縮減生產成本與生產時間。
本發明的閂鎖測試方法,包括下列步驟。執行設定操作,以從測試區間所涵蓋的多個測試值中擇一作為基準測試值,並利用基準測試值設定觸發脈衝與預設誤差值。其中,基準測試值將測試區間劃分成第一子區間與第二子區間。利用觸發脈衝測試待測晶圓中的測試晶片,以取得至少一偵測訊號。依據至少一偵測訊號判別測試晶片是否處於閂鎖狀態。當測試晶片未處於閂鎖狀態時,依據第一子區間更新測試區間,並回到執行設定操作的步驟。當測試晶片處於閂鎖狀態,且閂鎖臨界值與基準測試值的差值大於預設誤差值時,依據基準測試值與第二子區間分別更新閂鎖臨界值與該測試區間,並回到執行設定操作的步驟。當測試晶片處於閂鎖狀態,且閂鎖臨界值與基準測試值的差值不大於預設誤差值時,停止測試晶片的測試。
本發明的閂鎖測試裝置,包括控制器、訊號產生器與訊號偵測器。控制器從測試區間所涵蓋的多個測試值中擇一作為基準測試值,並利用基準測試值設定觸發脈衝與預設誤差值,且基準測試值將測試區間劃分成第一子區間與第二子區間。訊號產生器依據基準測試值產生觸發脈衝,並將觸發脈衝傳送至待測晶圓中的測試晶片,以致使閂鎖測試裝置進行測試晶片的測試。訊號偵測器偵測來自測試晶片的訊號,以取得至少一偵測訊號,且控 制器依據至少一偵測訊號判別測試晶片是否處於閂鎖狀態。當測試晶片未處於閂鎖狀態時,控制器依據第一子區間更新測試區間,並依據更新後的測試區間重新設定觸發脈衝,以致使閂鎖測試裝置再次進行測試晶片的測試。當測試晶片處於閂鎖狀態,且閂鎖臨界值與基準測試值的差值大於預設誤差值時,控制器依據基準測試值與第二子區間分別更新閂鎖臨界值與測試區間,以致使閂鎖測試裝置再次進行測試晶片的測試。當測試晶片處於閂鎖狀態,且閂鎖臨界值與基準測試值的差值不大於預設誤差值時,閂鎖測試裝置停止測試晶片的測試。
基於上述,本發明可調整測試區間,並可因應測試區間選取出對應的基準測試值,以藉此設定用以測試待測晶圓的觸發脈衝。藉此,將可降低測試時間,並由助於縮減生產成本與生產時間。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧閂鎖測試裝置
110‧‧‧訊號產生器
120‧‧‧訊號偵測器
200‧‧‧待測晶圓
210‧‧‧測試晶片
S210~S280‧‧‧圖2實施例中的步驟
VH3、VL3、VA31~VA33‧‧‧測試值
310~330‧‧‧數值區間
311、321、331‧‧‧第一子區間
312、322、332‧‧‧第二子區間
VA41~VA46‧‧‧基準測試值
S510~S560‧‧‧圖5實施例中的步驟
T61~T63、T81~T83‧‧‧期間
610‧‧‧電源電壓
620、810‧‧‧觸發脈衝
S710~S750‧‧‧圖7實施例中的步驟
圖1為依據本發明一實施例之閂鎖測試裝置的示意圖。
圖2為依據本發明一實施例之閂鎖測試方法的流程圖。
圖3為依據本發明一實施例之用以說明測試區間在調整上的示意圖。
圖4為依據本發明一實施例之用以說明基準測試值隨著測試區間之改變的變動示意圖。
圖5為依據本發明一實施例之用以說明步驟S220與步驟S230的細部流程圖。
圖6為依據本發明一實施例之用以說明閂鎖測試的波形示意圖。
圖7為依據本發明又一實施例之用以說明步驟S220與步驟S230的細部流程圖。
圖8為依據本發明一實施例之用以說明閂鎖測試的波形示意圖。
圖1為依據本發明一實施例之閂鎖測試裝置的示意圖。如圖1所示,閂鎖測試裝置100可如是用以測試待測晶圓200的測試機台。其中,待測晶圓200包括測試晶片210,且測試晶片210內包括積體電路。閂鎖測試裝置100可透過探針卡(未繪示出)上的探針電性連接至待測晶圓200,以對待測晶圓200上的測試晶片210中的積體電路進行各種測試,例如閂鎖測試。
閂鎖測試裝置100包括訊號產生器110、訊號偵測器120與控制器130。訊號產生器110可產生觸發脈衝,並可透過探針傳送觸發脈衝至測試晶片210。此外,控制器130可依據基準測試值調整觸發脈衝的大小(例如,振福),以藉此模擬可引起測試晶片 210產生閂鎖效應的各種觸發源。訊號偵測器120可透過探針偵測在測試晶片210上的訊號,以供控制器130分析測試晶片210的特性或是狀態等,從而驗證測試晶片210中之積體電路的抗閂鎖能力。
圖2為依據本發明一實施例之閂鎖測試方法的流程圖,且以下將同時參照圖1與圖2來進一步地說明閂鎖測試裝置100對待測晶圓200所進行的閂鎖測試。如步驟S210所示,閂鎖測試裝置100可執行設定操作,以藉此設定基準測試值、觸發脈衝與預設誤差值。具體而言,閂鎖測試裝置100中的控制器130可從一測試區間所涵蓋的多個測試值中擇一作為基準測試值,並利用基準測試值設定觸發脈衝與預設誤差值。其中,基準測試值將測試區間劃分成第一子區間與第二子區間。
舉例來說,圖3為依據本發明一實施例之用以說明測試區間在調整上的示意圖。如圖3所示,測試區間可例如是從測試值VL3至測試值VH3的數值區間310。控制器130可將位在數值區間310中的測試值VA31設定為基準測試值,進而可依據基準測試值來設定觸發脈衝。此外,控制器130可將基準測試值VA31帶入一運算式以計算出預設誤差值。例如,倘若VA31=a×10 b ,所計算出的預設誤差值可表示為10(b-2),其中1≦a<10且b為整數。亦即,當VA31=300mA時,預設誤差值相等於1mA。當VA31=20mA時,預設誤差值相等於0.1mA。再者,基準測試值VA31可將數值區間310劃分成第一子區間311與第二子區間312,且第一子區間 311中的測試值大於基準測試值VA31,第二子區間312中的測試值小於基準測試值VA31。
如步驟S220所示,訊號產生器110可依據基準測試值產生觸發脈衝。此外,訊號產生器110可將觸發脈衝傳送至測試晶片210,以便閂鎖測試裝置100進行測試晶片210的測試。訊號偵測器120可偵測來自測試晶片210的訊號並據以產生至少一偵測訊號。再者,如步驟S230與步驟S240所示,控制器130可依據所述至少一偵測訊號判別測試晶片210是否處於閂鎖狀態,並可判別閂鎖臨界值與基準測試值的差值是否大於預設誤差值。
當控制器130判定測試晶片210未處於閂鎖狀態時,亦即測試晶片210中的積體電路未產生閂鎖效應時,如步驟S250所示,控制器130可依據第一子區間更新測試區間,並回到步驟S210。舉例來說,如圖3所示,當利用測試值VA31所取得的測試結果為測試晶片210未產生閂鎖效應時,控制器130可依據第一子區間311來更新測試區間,進而致使測試區間被更新成從測試值VA31至測試值VH3的數值區間320。此外,閂鎖測試裝置100可重複步驟S210,以從更新後的測試區間(亦即,數值區間320)中選出測試值VA32來作為新的基準測試值,並利用新的基準測試值(亦即,測試值VA32)來重新設定觸發脈衝與預設誤差值。其中,新的基準測試值(亦即,測試值VA32)可將更新後的測試區間(亦即,數值區間320)劃分成第一子區間321與第二子區間322。
再者,閂鎖測試裝置100可重複步驟S210~S230,以利 用重新設定後的觸發脈衝再次進行測試晶片210的測試,並再次分析測試晶片210的測試結果。另一方面,當控制器130判定測試晶片210處於閂鎖狀態(亦即,測試晶片210中的積體電路產生閂鎖效應),且閂鎖臨界值與基準測試值的差值大於預設誤差值時,如步驟S260與步驟S270所示,控制器130可依據基準測試值更新閂鎖臨界值,並可依據第二子區間更新測試區間。
舉例來說,如圖3所示,當利用測試值VA32所取得的測試結果為測試晶片210產生閂鎖效應,且閂鎖臨界值與基準測試值的差值大於預設誤差值時,控制器130可依據基準測試值(亦即,測試值VA32)更新閂鎖臨界值,並可依據第二子區間322來更新測試區間,進而致使測試區間被更新成從測試值VA31至測試值VA32的數值區間330。此外,閂鎖測試裝置100可重複步驟S210,以從更新後的測試區間(亦即,數值區間330)中選出測試值VA33作為新的基準測試值,並利用新的基準測試值(亦即,測試值VA33)來重新設定觸發脈衝與預設誤差值。其中,新的基準測試值(亦即,測試值VA33)可將更新後的測試區間(亦即,數值區間330)劃分成第一子區間331與第二子區間332。
以此類推,閂鎖測試裝置100可不斷地更新測試區間,並利用更新後的測試區間來重新設定觸發脈衝,進而再次進行測試晶片210的測試。此外,當測試晶片210的測試結果為測試晶片210處於閂鎖狀態,且閂鎖臨界值與基準測試值的差值不大於預設誤差值時,則如步驟S280所示,閂鎖測試裝置100將停止測 試晶片210的測試。此外,閂鎖測試裝置100最終所取得的閂鎖臨界值將可用以界定測試晶片210中的積體電路對於閂鎖效應的防護能力。
值得一提的是,由於閂鎖測試裝置100可不斷地更新測試區間,因此閂鎖測試裝置100可耗費較少的測試次數來可完成測試晶片210的測試。舉例來說,圖4為依據本發明一實施例之用以說明基準測試值隨著測試區間之改變的變動示意圖。在圖4實施例中,最初的測試區間可例如是從0~500mA。在第1次的測試中,閂鎖測試裝置100依據基準測試值VA41(亦即,250mA)對測試晶片210進行測試,且所分析出的測試結果為測試晶片210未處於閂鎖狀態,因此閂鎖測試裝置100利用測試區間中的上半區間(亦即,第一子區間)來更新測試區間。藉此,在第2次的測試中,閂鎖測試裝置100將可依據更大的基準測試值VA42(亦即,375mA)來對測試晶片210進行測試。
此外,第2次的測試結果為測試晶片210產生閂鎖效應,且閂鎖臨界值與基準測試值的差值大於預設誤差值。因此,閂鎖測試裝置100可利用測試區間中的下半區間(亦即,第二子區間)來更新測試區間,並利用基準測試值VA42來更新閂鎖臨界值。藉此,在第3次的測試中,閂鎖測試裝置100將可依據較小的基準測試值VA43(亦即,312.5mA)來對測試晶片210進行測試。此外,依據第3次的測試結果,閂鎖測試裝置100可利用基準測試值VA43來更新閂鎖臨界值。
以此類推,閂鎖測試裝置100可不斷地更新測試區間,並據以調整基準測試值。此外,閂鎖測試裝置100可依據測試結果依序利用基準測試值VA44(亦即,304.6875mA)與基準測試值VA45(亦即,300.78125mA)來更新閂鎖臨界值。此外,在第9次的測試中,閂鎖測試裝置100可依據基準測試值VA46(亦即,299.8203125mA)對測試晶片210進行測試。此外,第9次的測試結果為測試晶片210處於閂鎖狀態,且閂鎖臨界值與基準測試值的差值不大於預設誤差值(1mA)。因此,閂鎖測試裝置100將停止測試晶片210進行測試,且最終所取得的閂鎖臨界值(亦即,300.78125mA)將可用以界定測試晶片210中之積體電路的抗閂鎖能力。
值得一提的是,現有的閂鎖測試方法是以線性方式逐漸遞增觸發脈衝。因此,對現有的閂鎖測試方法而言,其必須依序利用1mA、2mA、3mA、...、300mA的觸發脈衝來反覆進行測試晶片210的閂鎖測試。換言之,現有的閂鎖測試方法必須反覆進行300次的閂鎖測試,才能驗證測試晶片210的抗閂鎖能力。因此,相較現有的閂鎖測試方法而言,閂鎖測試裝置100可有效地降低測試晶片210的測試時間。除此之外,閂鎖測試裝置100可直接對待測晶圓200中的測試晶片210進行測試,亦即閂鎖測試裝置100可針對在晶片製造階段的積體電路進行閂鎖測試。因此,與現有的閂鎖測試方法相較之下,閂鎖測試裝置100也可有效地降低積體電路的生產成本與生產時間。
為了致使本領域具有通常知識者可以更了解本發明,以下將針對圖2中的步驟S220與步驟S230的細部步驟做更進一步地說明。舉例來說,圖5為依據本發明一實施例之用以說明步驟S220與步驟S230的細部流程圖。
就步驟S220的細部步驟而言,如步驟S510與步驟S520所示,訊號產生器110可提供電源電壓至測試晶片210的電源焊墊,並可提供觸發脈衝至測試晶片210的輸入焊墊。此外,如步驟S530所示,在觸發脈衝被提供之前與之後,訊號偵測器120可分別偵測流經電源焊墊的電流,以取得至少一偵測訊號中的第一初始電流與第一偵測電流。
舉例來說,圖6為依據本發明一實施例之用以說明閂鎖測試的波形示意圖。如圖6所示,在期間T61~T63內,訊號產生器110可提供電源電壓610至測試晶片210的電源焊墊。此外,在期間T62內,訊號產生器110可提供觸發脈衝620至測試晶片210的輸入焊墊。再者,在觸發脈衝620被提供之前,亦即在期間T61內,訊號偵測器120可偵測流經電源焊墊的電流,以取得第一初始電流。在觸發脈衝620被提供之後,亦即在期間T63內,訊號偵測器120也可偵測流經電源焊墊的電流,以取得第一偵測電流。此外,觸發脈衝620可例如是一正脈衝電流。在另一實施例中,觸發脈衝620也可例如是一負脈衝電流。
就步驟S230的細部步驟而言,如步驟S540所示,控制器130可比較第一偵測電流與第一初始電流,以判別第一偵測電 流是否大於第一初始電流。再者,當第一偵測電流大於第一初始電流時,如步驟S550所示,控制器130可判定測試晶片210處於閂鎖狀態。另一方面,當第一偵測電流不大於第一初始電流時,控制器130可判定測試晶片210不處於閂鎖狀態。
圖7為依據本發明又一實施例之用以說明步驟S220與步驟S230的細部流程圖,且圖8為依據本發明一實施例之用以說明閂鎖測試的波形示意圖。就步驟S220的細部步驟而言,如步驟S710所示,訊號產生器110可提供觸發脈衝至測試晶片210的電源焊墊。舉例來說,參照圖8,在期間T82內,訊號產生器110可提供觸發脈衝810至測試晶片210的電源焊墊,且觸發脈衝810可例如是一正脈衝電壓。
再者,如步驟S720所示,在觸發脈衝被提供之前與之後,訊號偵測器120可分別偵測流經電源焊墊的電流,以取得至少一偵測訊號中的初始電流與偵測電流。舉例來說,參照圖8,在觸發脈衝810被提供之前,亦即在期間T81內,訊號偵測器120可偵測流經電源焊墊的電流,以取得初始電流。在觸發脈衝810被提供之後,亦即在期間T83內,訊號偵測器120可偵測流經電源焊墊的電流,以取得偵測電流。
就步驟S230的細部步驟而言,如步驟S730所示,控制器130會比較偵測電流與初始電流,以判別偵測電流是否大於初始電流。此外,當偵測電流大於初始電流時,如步驟S740所示,控制器130可判定測試晶片210處於閂鎖狀態。另一方面,當偵 測電流不大於初始電流,如步驟S750所示,控制器130可判定測試晶片不處於閂鎖狀態。
綜上所述,本發明可調整測試區間,並可因應測試區間選取出對應的基準測試值,以藉此設定用以測試待測晶圓的觸發脈衝。藉此,將可有效地降低待測晶圓的測試次數,從而有助於縮減測試時間。此外,本發明可針對在晶片製造階段的積體電路進行閂鎖測試,因此可有效地降低積體電路的生產成本與生產時間。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S210~S280‧‧‧圖2實施例中的步驟

Claims (8)

  1. 一種閂鎖測試方法,包括:執行一設定操作,以從一測試區間所涵蓋的多個測試值中擇一作為一基準測試值,並利用該基準測試值設定一觸發脈衝與一預設誤差值,該基準測試值將該測試區間劃分成一第一子區間與一第二子區間;將該觸發脈衝傳送至一待測晶圓中的一測試晶片以進行該測試晶片的測試,並偵測來自該測試晶片的訊號以取得至少一偵測訊號;依據該至少一偵測訊號判別該測試晶片是否處於一閂鎖狀態;當該測試晶片未處於該閂鎖狀態時,依據該第一子區間更新該測試區間,並回到執行該設定操作的步驟;當該測試晶片處於該閂鎖狀態,且一閂鎖臨界值與該基準測試值的差值大於該預設誤差值時,依據該基準測試值與該第二子區間分別更新該閂鎖臨界值與該測試區間,並回到執行該設定操作的步驟;以及當該測試晶片處於該閂鎖狀態,且該閂鎖臨界值與該基準測試值的差值不大於該預設誤差值時,停止該測試晶片的測試。
  2. 如申請專利範圍第1項所述的閂鎖測試方法,其中將該觸發脈衝傳送至該待測晶圓中的該測試晶片以進行該測試晶片的測試,並偵測來自該測試晶片的訊號以取得該至少一偵測訊號的 步驟包括:提供一電源電壓至該測試晶片的一電源焊墊;提供該觸發脈衝至該測試晶片的一輸入焊墊;以及在提供該觸發脈衝之前與之後,分別偵測流經該電源焊墊的電流,以取得該至少一偵測訊號中的一第一初始電流與一第一偵測電流。
  3. 如申請專利範圍第2項所述的閂鎖測試方法;其中依據該至少一偵測訊號判別該測試晶片是否處於該閂鎖狀態的步驟包括:比較該第一偵測電流與該第一初始電流;當該第一偵測電流大於該第一初始電流時,則判定該測試晶片處於該閂鎖狀態;以及當該第一偵測電流不大於該第一初始電流時,則判定該測試晶片不處於該閂鎖狀態。
  4. 如申請專利範圍第1項所述的閂鎖測試方法,其中將該觸發脈衝傳送至該待測晶圓中的該測試晶片以進行該測試晶片的測試,並偵測來自該測試晶片的訊號以取得該至少一偵測訊號的步驟包括:提供該觸發脈衝至該測試晶片的一電源焊墊;在提供該觸發脈衝之前與之後,分別偵測流經該電源焊墊的電流,以取得該至少一偵測訊號中的一初始電流與一偵測電流。
  5. 如申請專利範圍第4項所述的閂鎖測試方法,其中依據 該至少一偵測訊號判別該測試晶片是否處於該閂鎖狀態的步驟包括:比較該偵測電流與該初始電流;當該偵測電流大於該初始電流時,則判定該測試晶片處於該閂鎖狀態;以及當該偵測電流不大於該初始電流時,則判定該測試晶片不處於該閂鎖狀態。
  6. 一種閂鎖測試裝置,包括:一控制器,從一測試區間所涵蓋的多個測試值中擇一作為一基準測試值,並利用該基準測試值設定一觸發脈衝與一預設誤差值,且該基準測試值將該測試區間劃分成一第一子區間與一第二子區間;一訊號產生器,依據該基準測試值產生該觸發脈衝,並將該觸發脈衝傳送至一待測晶圓中的一測試晶片,以致使該閂鎖測試裝置進行該測試晶片的測試;以及一訊號偵測器,偵測來自該測試晶片的訊號,以取得至少一偵測訊號,且該控制器依據該至少一偵測訊號判別該測試晶片是否處於一閂鎖狀態,當該測試晶片未處於該閂鎖狀態時,該控制器依據該第一子區間更新該測試區間,並依據更新後的該測試區間重新設定該觸發脈衝,以致使該閂鎖測試裝置再次進行該測試晶片的測試,當該測試晶片處於該閂鎖狀態,且一閂鎖臨界值與該基準測 試值的差值大於該預設誤差值時,該控制器依據該基準測試值與該第二子區間分別更新該閂鎖臨界值與該測試區間,以致使該閂鎖測試裝置再次進行該測試晶片的測試,當該測試晶片處於該閂鎖狀態,且該閂鎖臨界值與該基準測試值的差值不大於該預設誤差值時,該閂鎖測試裝置停止該測試晶片的測試。
  7. 如申請專利範圍第6項所述的閂鎖測試裝置,其中該訊號產生器提供一電源電壓至該測試晶片的一電源焊墊,並提供該觸發脈衝至該測試晶片的一輸入焊墊,在該觸發脈衝被提供之前與之後,該訊號偵測器分別偵測流經該電源焊墊的電流以取得該至少一偵測訊號中的一第一初始電流與一第一偵測電流,該控制器比較該第一偵測電流與該第一初始電流,當該第一偵測電流大於該第一初始電流時,則該控制器判定該測試晶片處於該閂鎖狀態,當該第一偵測電流不大於該第一初始電流時,則該控制器判定該測試晶片不處於該閂鎖狀態。
  8. 如申請專利範圍第6項所述的閂鎖測試裝置,其中該訊號產生器提供該觸發脈衝至該測試晶片的一電源焊墊,在該觸發脈衝被提供之前與之後,該訊號偵測器分別偵測流經該電源焊墊的電流,以取得該至少一偵測訊號中的一初始電流與一偵測電流,該控制器比較該偵測電流與該初始電流,當該偵測電流大於 該初始電流時,則該控制器判定該測試晶片處於該閂鎖狀態,當該偵測電流不大於該初始電流,則該控制器判定該測試晶片不處於該閂鎖狀態。
TW104121945A 2015-07-07 2015-07-07 閂鎖測試裝置與方法 TWI544221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104121945A TWI544221B (zh) 2015-07-07 2015-07-07 閂鎖測試裝置與方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121945A TWI544221B (zh) 2015-07-07 2015-07-07 閂鎖測試裝置與方法

Publications (2)

Publication Number Publication Date
TWI544221B true TWI544221B (zh) 2016-08-01
TW201702621A TW201702621A (zh) 2017-01-16

Family

ID=57183644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121945A TWI544221B (zh) 2015-07-07 2015-07-07 閂鎖測試裝置與方法

Country Status (1)

Country Link
TW (1) TWI544221B (zh)

Also Published As

Publication number Publication date
TW201702621A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
TWI882977B (zh) 積體電路i/o完整性和退化監控
US9618569B2 (en) Method and apparatus for testing IC
US8164966B2 (en) Variable-loop-path ring oscillator test circuit and systems and methods utilizing same
TWI534445B (zh) 電子裝置、效能分類系統與方法、電壓自動校正系統
JP5785194B2 (ja) 静止電流(iddq)指示および試験装置および方法
US9625520B2 (en) Latch-up test device and method for testing wafer under test
US9153554B2 (en) Methods of adjusting ultrasonic bonding energy on wire bonding machines
CN106324477A (zh) 闩锁测试装置与方法
US9003244B2 (en) Dynamic built-in self-test system
TWI544221B (zh) 閂鎖測試裝置與方法
JP2013024614A (ja) 半導体試験装置、電気長測定方法
WO2007029463A1 (ja) 試験装置および試験方法
CN109216146B (zh) 基板处理装置、存储介质和基板处理方法
KR101765275B1 (ko) 전자 회로를 모니터링하기 위한 시스템 및 전자 회로를 모니터링하기 위한 방법
CN118191557B (zh) 芯片测试方法、系统和存储介质
TWI567400B (zh) 積體電路測試方法及裝置
TWI504913B (zh) 誤差補償方法與應用此方法的自動測試設備
US7565582B2 (en) Circuit for testing the AC timing of an external input/output terminal of a semiconductor integrated circuit
CN101099087A (zh) 半导体器件、测试装置、以及测试方法
JPH06324118A (ja) 半導体集積回路の試験装置
JP2017122718A (ja) パルス発生装置及びパルス発生装置の較正方法
JP2019039768A (ja) 試験装置、試験装置の制御方法、及び、電子装置の製造方法
JP2013062400A (ja) 温度検出回路
JP2009194218A (ja) 半導体装置の試験方法及び試験装置
TW202229901A (zh) 測試組件的設備、測試組件的方法、實施此方法的電腦程式以及使用磁場的測試裝置