TW202229901A - 測試組件的設備、測試組件的方法、實施此方法的電腦程式以及使用磁場的測試裝置 - Google Patents
測試組件的設備、測試組件的方法、實施此方法的電腦程式以及使用磁場的測試裝置 Download PDFInfo
- Publication number
- TW202229901A TW202229901A TW111101572A TW111101572A TW202229901A TW 202229901 A TW202229901 A TW 202229901A TW 111101572 A TW111101572 A TW 111101572A TW 111101572 A TW111101572 A TW 111101572A TW 202229901 A TW202229901 A TW 202229901A
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic field
- component
- test
- testing
- different
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
- G01R33/1207—Testing individual magnetic storage devices, e.g. records carriers or digital storage elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Measuring Magnetic Variables (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本發明描述一種用於測試組件的設備。設備被配置為針對一組B磁場導向,將源於所述組B磁場導向之具有B磁場導向的B磁場施加至組件。設備被配置為在存在所述相應B磁場的情況下執行組件的測試,以獲得描述組件的操作的資訊。設備被配置為基於有關於所述不同的B磁場之描述組件的操作的資訊來確定測試結果。本發明還描述一種測試方法和一種實施所述方法的電腦程式,以及一種包括用於測試組件的設備的測試裝置。 本發明提供一種在可靠性和成本方面更有效的測試概念。
Description
本發明的實施例係有關一種測試組件,尤其有關應用於製造過程中的組件測試。
本發明的實施例係有關一種用於測試組件的設備。
本發明另外的實施例係有關一種測試組件的方法。
本發明另外的實施例係有關一種執行測試組件的方法之電腦程式。
本發明另外的實施例係有關一種測試裝置。
一方面,根據本發明的實施例可以應用於提供可靠且具有成本效益之一種引入新結構測試的組件測試。
目前已知多種在組件製造過程中使用的測試設備和方法,例如在移動無線電應用或汽車工業中使用的複雜半導體裝置。這些已知的測試用於檢測有故障的電路零件及元件,以確保組件的功能和品質。
一些已知的方法包括,例如執行結構測試,例如對邏輯電路進行SCAN測試或對積體記憶體進行記憶體內建自檢(memory built-in self test,MBIST)。SCAN 測試涉及將測試模式掃描至被測設備的內部電路中。MBIST是一種自檢和修復機制,它通過一組有效的算法測試記憶體,以檢測可能存在於典型記憶體單元內的所有故障。
在已知的測試設備和方法中,由於複雜性和品質要求的增加,例如在汽車工業或是由於新的矽技術,而出現很多問題。特別是在測試過程中出現測試缺口並且測試成本大幅增加。
有鑑於此,希望能創造一種測試概念,所述概念提供改進測試的可靠性及成本之間的平衡,並且可以有效地用於製造過程中。
根據本發明的實施例創建用於測試組件的設備,所述組件例如半導體裝置(例如用於移動無線電應用或汽車工業的單晶片系統(system-on-a chip,SOC))、電晶體(例如MOSFET),所述設備例如應用於組件的製造過程中。所述設備被配置為針對一組(例如:多組、至少兩組、不同的)B磁場導向,將源於所述組(例如:多組、至少兩組、不同的)B磁場導向之具有B磁場導向的B磁場,例如3D磁場(例如:靜態磁場、或動態磁場、或準靜態磁場)施加至所述組件(例如將組件放置在磁場)。所述設備被配置為在存在相應(例如:靜態、或動態磁場、或準靜態)B磁場的情況下執行組件的測試(例如:結構測試和/或功能測試、VLSI測試),以獲得描述組件的操作的資訊(例如:切換(電壓)臨界值的資訊、最小電壓(Vmin)、切換速度、函數頻率、最大函數頻率(Fmax)、或是是否發生錯誤的資訊(例如:結構或功能測試的通過失敗結果))。所述設備被配置為基於有關於不同的B磁場之描述組件的操作的資訊來確定測試結果。
實施例基於以下發現:將組件放置在磁場中,並測量具有不同B磁場導向的組件之一個或多個參數(例如常用參數),可以使用在存在不同B磁場導向的情況下測量的參數值之間(例如由不同的B磁場導向引起)的差異作為同質性或非同質性的度量。所述概念基於以下發現:勞侖茲力(Lorenz force)與量子力學的變化會一起影響電荷載體,使電荷載體被推入導電材料的不同區域,並且不同導向的磁場引起被測裝置的特性變化有助於提高測試可靠性。因此線電阻的變化(例如:過孔填充不良)或由於過孔填充不良、或非同質的柵極材料(摻雜、柵極長度或鰭片尺寸)會導致不同的測量結果(例如存在不同導向的磁場)。一些錯誤經常是由於製造參數的相對差異較大而產生的非同質性,例如,電晶體的切換臨界值或切換速度不符合應用的功能目標。
總而言之,基於有關於不同的磁場導向之描述組件的操作的資訊可以有效地提高測試結果的可靠性,因為取決於磁場的導向之被測組件的操作的資訊的變化通常相關於(或表明)可靠性問題,例如過孔填充不良或非同質之加工條件。
根據一實施例,所述設備被配置為在存在相應B磁場的情況下執行多個結構測試,在此測試期間將多個數位化測試模式作為刺激施加於組件,並評估組件對數位化測試模式之響應。這使錯誤揭示的準確性增加。例如,已經發現磁場至少在一個導向可能構成被測組件的(附加的)應力因子,所以對於不同導向的磁場成功執行結構測試可能可以表明被測組件在正常操作條件下(例如在沒有磁場的情況下)將具有足夠的容錯能力。另一方面,如果存在磁場會導致錯誤,則可以假設組件有可靠性問題 (即使測試期間使用的磁場明顯強於組件正常操作期間出現的磁場)。
根據一實施例,所述設備被配置為在存在有不同磁場的情況下(例如在存在不同導向和/或不同場強度的多個磁場的情況下)執行相同的結構測試。這使錯誤揭示的準確性增加。此外,通過比較有關於不同的磁場導向之描述組件的操作的資訊可以指出組件對磁場的敏感性,所述敏感性例如可能與可靠性問題相關。
根據一實施例,所述設備被配置為針對多個不同磁場(例如在存在不同導向和/或不同場強度的多個磁場的情況下),確定作為描述組件的操作的資訊的一個或多個性能度量(例如:參數、物理參數、製造參數、溫度、電流消耗、切換(電壓)臨界值、最小電壓(Vmin)、切換速度、函數頻率、最大函數頻率(Fmax)、功率消耗)。使用附加參數可提供有關錯誤來源或品質風險的附加資訊,可以顯著提高製造過程中的交貨品質。例如,可以確定一個或多個性能度量對磁場的依賴性,或者一個或多個性能度量與磁場的相關性,並且可以用於被測裝置的分類。例如,如果依賴性超過預定臨界值,則裝置可被分類為有故障或具有可靠性風險。
根據一實施例,所述設備被配置為基於與不同磁場相關聯(例如與不同導向和/或不同場強度的多個磁場相關聯)的描述組件的操作的資訊之間的差異來確定測試結果。例如,所述差異可以顯示同質性或非同質性的程度,進而可以準確地指出發生的錯誤(或可靠性風險)。
根據一實施例,所述設備被配置為在存在不同導向和/或不同場強度的多個磁場的情況下,執行包括多個(例如耦合或相互作用)邏輯功能的半導體裝置(例如複雜半導體裝置)的測試。這可以避免由於「複雜半導體裝置」的複雜性而產生的測試缺口,並提供更可靠的測試結果。通過執行用於評估多個邏輯功能的交互的複雜(例如基於邏輯模式的)測試,可以評估磁場對被測組件的整體功能的影響。這遠遠超出了對單個電晶體的單純分類,因為磁場對多個邏輯功能的影響會「累積」,因此可能單個電晶體可以操作,而整體邏輯功能仍然失敗。因此已經發現與僅對單個晶體管進行分類相比,在存在不同導向的磁場的情況下進行複雜的邏輯測試可以提供明顯更好的組件分類。
根據一實施例,所述設備被配置為在存在不同導向和/或不同場強度的多個磁場的情況下,執行單晶片系統(例如複雜半導體裝置)和/或多晶片模組(MCM)和/或系統測試板的測試。這可以避免由於單晶片系統的複雜性而產生的測試缺口,並提供更可靠的測試結果。此外,更可評估磁場對整體功能(或是描述組件的操作的整體性能度量)的影響。
根據一實施例,所述設備被配置為針對一組(例如:多組、至少兩組、不同的)B磁場導向,將源於所述組(例如:多組、至少兩組、不同的)B磁場導向之具有B磁場導向的B磁場,例如3D磁場(例如:靜態磁場、或動態磁場、或準靜態磁場)施加至所述組件,例如將組件放置在磁場中,或將磁場施加到組件上。所述設備被配置為在存在相應的靜態或準靜態B磁場的情況下執行所述組件的測試(例如:結構測試及/或功能測試),以獲得描述所述組件的操作的資訊(例如:最小電壓 (Vmin)、切換速度,函數頻率、最大函數頻率(Fmax)的資訊、或關於功率消耗、或是否發生錯誤(非同質的電晶體柵極材料、非同質的線電阻、過孔填充不良)的資訊)。使用靜態或準靜態B磁場可以提高執行測量的精度,這是因為排除了磁場的頻率波動對被測量的組件參數的影響。此外,通過使用靜態或準靜態磁場,被測組件中感應電壓的影響可以忽略不計。特別是,目前已經發現靜態或準靜態磁場可以清楚地識別由例如異方性或非同質性等加工缺陷所引起的可靠性問題。例如,通過使用靜態或準靜態磁場可能會引起量子效應,從而改變高度小型化的電晶體或甚至是導電結構的特性。同時,通過使用靜態或準靜態磁場,能避免(或減少到無關緊要)不預期的感應效應,這些感應效應會覆蓋掉對預期的量子效應分析。因此,使用不同導向的靜態或準靜態磁場可以有效地分析非常小結構(如微型電晶體)的可靠性。
根據一實施例,所述設備包括磁場發生器(例如 一個或多個線圈或線圈裝置),其被配置為例如以良好受控的方式(例如在時間上與測試協調)產生磁場。這提供了設備的自給使用而無需外部磁場源。此外,通過將磁場與測試流程相協調(例如執行基於模式的測試程式),可以確定磁場與測試結果(例如被測組件的錯誤數位響應值)之間的相關性。而這可能有助於故障分析。
根據一實施例,所述設備被配置為在測試期間施加B磁場作為應力分量,例如可以施加大約1T的高磁場以實現測試情境。將組件置於強磁場中,例如大約1T,導致組件的參數根據B磁場導向發生變化。由此可發現由非同質生成引起的錯誤(例如由半導體製造過程中的非同質性引起)。根據磁應力下的特性,可以檢測單個組件的可靠性問題,例如檢測存在可靠性問題的單個電晶體。
施加高溫或低電壓等壓力情境可以與強磁場相結合,以提高錯誤揭示率。
根據一實施例,所述設備被配置為提供測試結果。若磁場的施加會導致組件的操作耐受不良,則測試結果顯示有品質風險。這會使製造過程的交貨品質顯著提高。
根據一實施例,所述設備被配置為提供測試結果,其中測試結果包括關於製造過程的同質性的資訊,所述資訊可以是例如基於組件的一個或多個特性的磁場相關變化。這樣能發現一些由於製造參數的較大相對參數而產生的非同質性引起的錯誤(例如過孔填充不良),或是非同質的柵極材料(摻雜、柵極長度或鰭片尺寸)引起的錯誤, 或者例如電晶體的切換臨界值或切換速度不符合應用的功能目標而引起的錯誤。
根據一實施例,所述設備被配置為針對不同的B磁場執行(或控制、或觸發)記憶體內建自檢。因此能夠使用所述設備來檢測積體記憶體中的錯誤。
根據一實施例,所述設備被配置為針對不同的B磁場評估電流消耗。這提高了測試執行期間諸如最小切換(電壓)臨界值(Vmin)或最大函數頻率(Fmax)之類的參數的表徵化,從而因為應用了不同測試方法的組合而提高測試效率。此外,已經發現電流消耗隨磁場的變化通常與被測裝置的可靠性問題相關。因此,電流消耗隨磁場的變化幅度可用於確定測試結果(其中電流消耗的變化大於固定或可變臨界值可能導致被測組件被分類為不可靠)。
根據一實施例,所述設備被配置為針對不同的B磁場評估靜態電流。由於應用了不同測試方法的組合,提高了測試效率。此外,已經發現靜態電流隨磁場的變化通常與被測裝置的可靠性問題相關。因此,靜態電流隨磁場變化的幅度可用於確定測試結果(其中靜態電流的變化大於固定或可變臨界值可能導致被測組件被分類為不可靠)。
根據一實施例,所述設備被配置為將描述組件的操作的資訊(例如在存在磁場的情況下)與相應的預定臨界值比較以確定測試結果。由於改進了對測量結果的分析,在測試中使用臨界值可以提高測試可靠性。
根據一實施例,所述磁場具有至少100mT、或至少300mT、或至少500mT、或至少800mT的強度。將組件置於強磁場中,例如大約1T,導致組件的參數根據B磁場導向(甚至對於靜態或準靜態磁場)發生變化。這可發現由非同質生成引起的錯誤,例如基於對描述組件的操作的資訊的評估。
根據一實施例,所述描述組件的操作的資訊包括以下至少一項:溫度、電流消耗、切換(電壓)臨界值、切換速度、函數頻率(例如最大頻率)、功率消耗、跨導、次臨界電壓、漏電流、次臨界斜率。使用附加參數可提供有關錯誤來源或品質風險的附加資訊,可以顯著提高製造過程中的交貨品質。
根據一實施例,所述設備被配置為將測試結果呈現給使用者這使得控制製造過程及調整製造過程成為可能,以避免錯誤。
根據一實施例,所述設備被配置為將測試結果發送至遠端伺服器。這使得遠程自動控制製造過程及遠程自動調整製造過程成為可能,以避免錯誤。
本發明的實施例創建測試組件的方法,所述組件例如半導體裝置(例如用於移動無線電應用或汽車工業的 SOC)、電晶體(例如MOSFET),例如應用於組件的製造過程中。此方法包括針對一組(例如:多組、至少兩組)B磁場導向(例如不同的B磁場導向),將源於所述組(例如:多組、至少兩組、不同的)B磁場導向之具有B磁場導向的B磁場,(例如:靜態B磁場、或動態B磁場、或準靜態B磁場、3D磁場)施加至所述組件(例如將組件放置在磁場中)。並且在存在相應B磁場(例如:靜態B磁場、或動態B磁場、或準靜態B磁場、3D磁場)的情況下執行組件的測試(例如:結構測試和/或功能測試),以獲得描述組件的操作的資訊(例如:切換(電壓)臨界值的資訊、最小電壓(Vmin)、切換速度、函數頻率、最大函數頻率(Fmax)、或是是否發生錯誤的資訊)。並且基於有關於不同的B磁場之描述組件的操作的資訊來確定測試結果。
根據本實施例的方法是基於與上述用於測試的設備相同的想法。此外,此公開的實施例可以選擇性地由本文公開的與用於測試的設備相關的任何其他特徵、功能和細節單獨地和組合地進行補充。
根據本發明的實施例創建一種電腦程式。當在電腦上運作時,所述電腦程式具有的程式碼可執行根據上述任一實施例的方法。
根據本發明的實施例創建一種測試裝置,包括: 根據上述任一實施例的設備。設備包括至少一B磁場源(例如生成器),該至少一B磁場源被配置為包括至少一組(例如:多個、至少兩個)B磁場導向(例如不同的B磁場導向),將源於所述組B磁場導向之具有B磁場導向的B磁場(例如:靜態B磁場、或動態B磁場、或準靜態B磁場、3D磁場)提供(例如生成)至組件(例如將組件放在磁場中);以及一待測試的組件,包括測試電路,測試電路被配置為與所述B磁場相互作用,所述B磁場由所述至少一B磁場源(例如:靜態B磁場、或動態B磁場、或準靜態B磁場、3D磁場)提供(例如生成)。
根據本實施例的測試裝置是基於與上述用於測試的設備相同的想法。此外,此公開的實施例可以選擇性地由本文公開的與用於測試的設備相關的任何其他特徵、功能和細節單獨地和組合地進行補充。
這些和進一步的有利方面是附屬請求項的主題。
上述測試組件的設備、測試組件的方法、實施此方法的電腦程式以及測試裝置可以選擇性地由本文(在整個文件中)公開的任何特徵、功能和細節單獨的和結合的來補充 。
圖1示出了根據一實施例的用於測試組件的設備100。
設備100被配置為將用於多個B場導向的B磁場施加至被測組件。所述功能由圖1中的裝置101示出。設備100被配置為例如施加來自一組(例如不同的)B磁場導向之具有B磁場導向的3D磁場(例如:靜態磁場、或動態磁場、或準靜態磁場)。所述組件例如放置在磁場中。高磁場具有至少100mT、或至少300mT、或至少500mT、或至少800mT、或至少1T的強度。目前已經發現將組件放置在強磁場中,例如大約 1T,會導致組件的參數(例如可以使用組件的結構或功能測試進行評估)依據B磁場導向而改變。這可以發現由非同質生成(inhomogeneous generation)引起的錯誤。例如,被測組件(可能包括大量形成(數位或模擬)電路結構的電晶體)的「整體」參數可以使用組件的結構或功能測試來確定(通常是測試組件的數十、數百、數千甚至數百萬個電晶體或是測試被測組件的(複雜)功能塊的交互作用)。例如,「整體」參數可以描述被測組件(通常包括至少一百或至少一千或甚至至少一百萬個電晶體)在其內部的功能(例如性能或整體電特性),或者至少描述被測組件(通常包括至少一百或至少一千或甚至至少一百萬個電晶體)在其內部的功能塊的功能(例如性能或整體電特性)。如此,在確定測試結果時可以評估和考慮磁場對複雜功能塊(通常包括至少一百或至少一千或甚至至少一百萬個電晶體)的影響。施加高磁場是用於測試組件的壓力情境。施加高溫或低電壓等壓力情境可以與強磁場相結合,以提高錯誤揭示率。
設備100包括磁場發生器(例如一個或多個線圈或線圈裝置),其被配置為產生磁場。所述磁場可以由受控的方式生成,例如以與由設備100 執行的組件測試在時間上協調來生成。例如,所述測試可以包括用以刺激被測組件的數位化測試模式的生成,以及評估被測組件對數位化測試模式之響應(例如,以響應模式的形式)。替代地或另外地,所述測試可以包括對單晶片系統的控制,所述單晶片系統可以構成被測組件。模擬刺激訊號,例如調製的高頻率訊號等,也可以選擇性地被施加至被測組件。此外,當數位化模式測試或單晶片系統測試正在運行時,所述測試可以包括對被測組件的模擬參數的測量(例如電流消耗)。此外,所述測試可以例如包括被測組件的一個或多個其他操作條件的變化,例如時脈頻率、電源電壓、數據速率、溫度等的變化(例如,從而對被測組件施加壓力並找到最大允許操作條件)。
可以使用所施加磁場的不同B磁場導向中的兩個以執行被測組件的相應測試。當組件被放置在磁場中並且使用了不同的B磁場導向測量組件的常用參數時,不同的B磁場導向下的測量的參數值之間的差異顯示了同質性或非同質性之度量、或水平、或程度。勞侖茲力(Lorenz force)與量子力學的變化會一起影響電荷載體,使電荷載體被推入導電材料的不同區域。因此,線電阻的變化(例如過孔填充不良)或非同質的柵極材料(摻雜、柵極長度或鰭片尺寸)會導致不同的測量結果。因此,測量參數值之間的差異可用於得出測試結果。
設備100可用於測試包括多個(例如耦合或相互作用)邏輯功能的半導體裝置,例如複雜半導體裝置、單晶片系統、和/或多晶片模組(multi-chip-module,MCM)和/或系統測試板。
設備100還被配置為執行測試,例如在存在相應B磁場的情況下對組件進行結構測試和/或功能測試,以獲得描述組件的操作的資訊。所述功能由圖1中的裝置102示出。由於獲得的描述組件的操作的資訊可以是(或包括)切換(電壓)臨界值、和/或可用於操作被測裝置而不會出現錯誤的最小電壓(Vmin)、和/或切換速度、和/或函數頻率(例如可以應用於被測裝置而不會出現錯誤的最大時脈頻率)、最大函數頻率(Fmax)、是否發生錯誤之資訊、溫度、電流消耗、功率消耗、跨導、次臨界電壓、漏電流、次臨界斜率的資訊,使用這些附加參數能改進設備 100 執行的結構測試。
設備100可以在存在相應的B磁場的情況下執行結構測試,在此測試期間將多個數位化測試模式作為刺激施加於組件,並評估組件對些數位化測試模式之響應。設備100可以在存在不同磁場的情況下,例如存在不同導向和/或不同場強度的磁場,執行相同的結構測試。
設備100用於所述組件的製造過程中,例如用於汽車工業或是在製造後在測試設施中測試未包裝或包裝的組件,並且可以實施於例如製造系統的一部分或集成在生產線中。設備 100 可用於測試組件,例如半導體裝置(例如用於移動無線電應用或汽車工業的 SOC)、電晶體(例如MOSFET)。
設備100被進一步配置為基於有關於不同的B磁場之描述組件的操作的資訊來確定測試結果。所述確定測試結果由圖1中的裝置103示出。為了確定測試結果,設備100可以將描述組件的操的資訊與對應的預定臨界值進行比較以確定測試結果。所述臨界值可以在測試之前預先確定或者可以在測試期間即時確定和/或更新。
設備100可以將測試結果呈現給使用者,若組件中發生錯誤,用戶可以決定對製造過程進行調整。設備100還可以將測試結果發送到遠端伺服器以進一步控制及調整製造過程,或是將測試結果儲存在遠端伺服器上。由於設備100可以集成在生產線中,設備100可以將測試結果直接發送到生產線的控制單元。
如果例如磁場的施加導致組件的操作耐受不良,則測試結果可以表明存在品質風險。測試結果包括關於製造過程的同質性的資訊,其可以基於例如組件的一個或多個特性的磁場相關變化。
然而,應當注意的是,設備100可以選擇性地由本文公開的任何特徵、功能和細節,單獨地或組合地進行補充。
圖2表示出了根據一實施例的測試組件的方法200。
針對一組B磁場導向,方法200包括施加B磁場至組件(步驟201)。施加之B磁場可以是源於一組(例如不同的)B磁場導向之具有B磁場導向的例如3D磁場(例如:靜態磁場、或動態磁場、或準靜態磁場)。在步驟201中,組件例如放置在磁場中(或暴露於磁場)。所使用的高(強)磁場具有至少100mT、或至少300mT、或至少500mT、或至少800mT或至少1T的強度。
方法200包括在存在相應的B磁場的情況下執行組件的測試(例如結構測試和/或功能測試)(步驟202),以獲得描述組件的操作的資訊。描述組件的操作的資訊可以是(或包括)以下至少一項:切換(電壓)臨界值、最小電壓(Vmin)、切換速度、函數頻率、最大函數頻率(Fmax)、是否發生錯誤之資訊、溫度、電流消耗、功率消耗、跨導、次臨界電壓、漏電流、次臨界斜率。
可以例如在循環中重複地(例如:針對不同組件、執行多次測量、一組測量)執行步驟201和202,以接收一組描述組件的操作的資訊。因此,在下一個步驟203確定測試結果之前,可以在步驟201和202進行多次測量。
方法200進一步包括基於步驟202中有關不同B磁場之描述組件的操作的資訊(例如基於執行多組測量接收的多組資訊項)來確定測試結果(步驟203)。如果例如磁場的施加導致組件的操作耐受不良,則測試結果可以表明存在品質風險。測試結果包括關於製造過程的同質性的資訊,其可以基於例如組件的一個或多個特性的磁場相關變化。如上所述,在步驟203確定測試結果之前,可以在步驟201和202進行多次測量。因此,來自步驟201和202執行的不同測量之間的差異,步驟203的測試結果可能會得出例如通過/失敗的判斷。
在步驟203確定的測試結果可以呈現給使用者或發送至遠端伺服器或儲存在遠端伺服器上。
然而,應當注意的是,方法200可以選擇性地由本文公開的任何特徵、功能和細節,單獨地或組合地進行補充。
圖3示出了根據一實施例的測試裝置300。測試裝置300包括設備100和待測試的組件302。設備100可根據本文所述的任何實施例來實現。設備100包括至少一個B磁場源301(例如生成器),其被配置為提供(例如生成)將源於一組B磁場導向中具有B磁場導向的B磁場給組件302。組件302可以放置在來自B磁場源301的磁場中。待測試的組件302包括測試電路303,測試電路303被配置為與所述至少一個B磁場源301所提供B磁場相互作用。
測試裝置300的設備100執行組件302的測試,以確定測試結果。
然而,應當注意的是,測試裝置300可以選擇性地由本文公開的任何特徵、功能和細節,單獨地或組合地進行補充。
對於磁化的應用,可能可以使用MRAM元件的測量和編程儀器,其中3D磁場已被使用。這種使用的例子和執行的測量示出在圖4A-4C,這些圖取自[1]。
圖4A示出了28毫米的nMOSFET的跨導
gm和次臨界電壓
Vt的測量值,所述測量值是施加垂直於V
DS= 0.1 V的MOSFET的表面的磁場的函數。圖4B示出了28毫米的nMOSFET的漏電流
I
off 和次臨界斜率
S的測量值,所述測量值是施加垂直於V
DS= 0.1 V的MOSFET的表面的磁場的函數。圖4C示出了在施加垂直於
xy平面的磁場的影響下,圓形奈米線的橫截面的第二能級波函數的概率密度|ψ|
2。
然而,應當注意的是,這些已知的參數測量設置可以選擇性地用於本發明的任何實施例中。
圖5示出了用於測試MRAM磁場靈敏度的磁場發生器的例子,特別是設置在插座附近以測試MRAM磁場靈敏度的磁場生成線圈。圖5示出了一個四重磁鐵,其能夠在零件平面內的任何導向上產生數百高斯的磁場。亥姆霍茲線圈對(Helmholtz pair,未表示於圖中)可用於生成垂直於零件的磁場。所述圖取自[2]。
插座附近的磁場生成線圈在相對於零件的任何導向上產生數百高斯的磁場。
進行廣泛的測試以測量零件在操作期間以及施加外部磁場之後其性能與施加場的關係。
典型的測試如下:
1. 在相對於裝置長軸的Y度角處將磁場設置為X高斯。
2. 測量零件性能(以確定操作時的錯誤率)。
3. 將磁場恢復為0高斯。
4. 測量零件性能(以確定破壞性錯誤率)。
5. 每次改變45度來重複步驟1-4,直到360 度。
6. 每次磁場改變5高斯來重複步驟1-5,直到觀察到錯誤。
從測試流程中收集的數據與類似於所示用於MRAM規格的並具有足夠餘量,以確保良好的過程控制。
然而,應當注意的是,這種已知的磁場發生器可以選擇性地用於本發明的任何實施例中。
圖6示出了一測試裝置的例子,其示出了在MRAM測試中使用的磁場的施加。所述圖取自[3]。
然而,應當注意的是,這種已知的測試裝置可以選擇性地用於本發明的任何實施例中。
[進一步的實施例及方面]
在下文中,將描述根據本發明的進一步的方面和實施例,其可以單獨使用或與本文公開的任何其他實施例組合使用。
此外,本節中公開的實施例可選擇性地由本文公開的任何特徵、功能和細節,單獨地或組合地進行補充。
在下文中,將描述使用磁場來提高SOC的測試覆蓋率和矽技術支持的概念。
在下文中,將描述本發明的實施例的基本想法。
根據本發明的實施例是基於添加測試條件和/或 DFT特徵來涵蓋額外的錯誤模式,以降低測試成本並提高品質。
在下文中,將描述本發明的一些目標和目的,其可以在一些或所有實施例中(至少部分地)達到。
複雜半導體裝置(例如移動無線電應用或汽車工業中的SOC)需進行結構測試,以檢測有缺陷的電路部件和元件,從而確保功能及品質。廣泛使用的方法是針對邏輯電路的SCAN測試和針對積體記憶體的MBIST。
由於複雜性和品質要求的增加,例如在汽車工業,也由於新的矽技術,目前的測試方法已達到極限,因此會出現測試缺口或測試成本大幅增加。
為了克服這些問題,根據本發明的實施例的想法是使用附加的物理參數來改進或引入新的結構測試。
傳統方法中的通常測試條件會考慮各種參數,例如:溫度、電流消耗、切換(電壓)臨界或最大值、函數頻率。
靜態和/或動態磁場下的測試以及(選擇性)引入與磁場相互作用的測試電路可以提供關於錯誤來源和/或品質風險的額外資訊。這可以顯著提高交貨品質。
在根據本發明的實施例中,電磁相互作用(選擇性)可以用於分析製造過程的同質性。
在得出組件或設備的特徵之後,可以定義極限值,以便不交付具有品質風險之有缺陷的組件或設備。
在逐年生成越來越小結構的製造過程中,不確定的錯誤變得越來越普遍(例如原則上可正常使用的電晶體,但其切換臨界值或切換速度不符合應用的功能目標)。這些錯誤通常是在傳統測試方法中由於製造參數的較大相對差異而產生的非同質性所造成的。
根據本發明的實施例,如果我們將組件(例如,被測組件或被測裝置)置於具有不同的 B 磁場導向的強磁場(~1T)中並測量通常的參數,例如切換臨界值(Vmin)或切換速度,則得出的差異即是 (非)同質性的度量。
根據本發明的實施例基於以下發現:勞侖茲力與量子力學的變化會一起影響電荷載體,使電荷載體被推入導電材料的不同區域。因此線電阻的變化(例如:過孔填充不良)或非同質的柵極材料(摻雜、柵極長度或鰭片尺寸)會導致不同的測量結果。
這種現象已經被反過來使用,即通過分開閘極來測量磁場。
根據本發明的實施例,來自SCAN和/或MBIST和/或性能測試的Vmin(或Fmax)應以不同的B磁場導向和強度所描述,還有(選擇性地)有效電流消耗以及結構測試中的IDDQ也應以不同的B磁場導向和強度所描述。
對於磁化的應用,可能可以使用MRAM元件的測量和編程儀器,其中3D磁場已被使用。這種使用的例子和執行的測量顯示在圖4A-4C,這些圖取自[1]。圖4A示出了28毫米的nMOSFET的跨導
gm和次臨界電壓
Vt的測量值,所述測量值是施加垂直於V
DS= 0.1 V的MOSFET的表面的磁場的函數。圖4B示出了28毫米的nMOSFET的漏電流
I
off 和次臨界斜率
S的測量值,所述測量值是施加垂直於V
DS= 0.1 V的MOSFET表面的磁場的函數。圖4C示出了在施加垂直於
xy平面的磁場的影響下,圓形奈米線的橫截面的第二能級波函數的概率密度|ψ|
2。
圖5示出了傳統測試MRAM磁場靈敏度的例子,其取自[2]。
MRAM的測試已在各種環境中進行。圖5示出了一個四重磁鐵,其能夠在零件平面內的任何導向上產生數百高斯的磁場。亥姆霍茲線圈對(Helmholtz pair,未表示於圖中),可用於生成垂直於零件的磁場。
圖5是插座附近的磁場生成線圈。
此線圈在相對於零件的任何導向上產生數百高斯的磁場。
進行廣泛的測試以測量零件在操作期間以及施加外部磁場之後其性能與施加場的關係。
典型的測試如下:
1. 在相對於裝置長軸的Y度角處將磁場設置為X高斯。
2. 測量零件性能(以確定操作時的錯誤率)。
3. 將磁場恢復為0高斯。
4. 測量零件性能(以確定破壞性錯誤率)。
5. 每次改變45度來重複步驟1-4,直到360度。
6. 每次磁場改變5高斯來重複步驟1-5,直到觀察到錯誤。
從測試流程中收集的數據與類似於所示用於MRAM規格的並具有足夠餘量,以確保良好的過程控制。
圖6取自[3]。
此外,應當注意的是,實施例和步驟可以如本節所述般使用,也可以選擇性地由本文(整份文件)公開的任何其他特徵、功能和細節單獨地和組合地進行補充。
但是,在任何其他章節中描述的特徵、功能和細節也可以選擇性地引入根據本發明的實施例中。
此外,上述章節中描述的實施例可以單獨使用,也可以通過另一章節中的任何特徵、功能和細節進行補充。
此外,應當注意的是,在此描述的各個方面可以單獨使用或組合使用。因此,可以將細節添加到各別的所述單獨方面,而無需將細節添加到所述方面中的另一個。
特別地,在請求項中還描述了實施例。請求項中描述的實施例可以選擇性地由此描述的任何特徵、功能和細節,單獨地或組合地進行補充。
此外,本文公開的與方法相關的特徵和功能也可用於設備(被配置為執行此類功能)。另外,在此公開之有關於裝置的任何特徵和功能也可以用於相應的方法中。 換言之,本文公開的方法可以由有關於描述設備的任何特徵和功能進行補充。
此外,如將在[實施替代方案]部分中描述,在此描述的任何特徵和功能都可以用硬體或軟體,或是使用硬體和軟體的組合來實現。
[實施替代方案]
儘管在設備的上下文中描述了一些方面,但是很明顯的,這些方面也代表相應方法的描述,其中功能塊或裝置對應到方法步驟或方法步驟的特徵。類似地,在方法步驟的上下文中描述的方面也表示相應設備的相應功能塊或項目或特徵的描述。一些或所有方法步驟可以由(或使用)硬體設備來執行,例如微處理器、可程式化電腦或電子電路。在一些實施例中,一個或多個最重要的方法步驟可以由這樣的設備執行。
根據某些實施要求,本發明的實施例能以硬體或軟體來實施。所述實施可以使用數位儲存媒體來執行,例如軟性磁碟、DVD、藍光、CD、ROM、PROM、EPROM、EEPROM或快閃式記憶體,所述元件具有儲存在其上的電子可讀控制信號,其與可程式化電腦系統合作(或能夠合作)以執行相應的方法。因此,數位儲存媒體可以是電腦可讀的。
根據本發明的一些實施例包括具有電子可讀控制信號的數據載體,其能夠與可程式化電腦系統協作,從而執行其中一種本文所述的方法。
通常,本發明的實施例可以被實現為具有程式碼的電腦程式產品。當電腦程式產品在電腦上運行時,所述程式碼可用於執行其中一種方法。程式碼可以例如儲存在機器可讀載體上。
其他實施例包括用於執行其中一種本文所述方法的電腦程式,其儲存在機器可讀載體上。
換句話說,本發明方法的一個實施例是一種電腦程式。當在電腦上運作時,所述電腦程式的程式碼可執行本文所述之方法。
因此,本發明方法的另一實施例是數據載體(或數位儲存媒體,或電腦可讀媒體),其包括記錄在其上用於執行其中一種本文所述方法的電腦程式。所述數據載體、數位儲存媒體或記錄媒體通常是有形的和/或非過渡性的。
因此,本發明方法的另一實施例是表示電腦程式的數據流或訊號序列,所述電腦程式可用於執行本文描述的其中一種方法。所述數據流或訊號序列可以例如被配置為經由數據通訊連接(例如經由網際網路)來傳輸。
進一步的實施例包括處理裝置,例如電腦或可程式化邏輯裝置,其被配置為或適合於執行本文描述的其中一種方法。
另一實施例包括電腦,其安裝可用於執行本文所述其中一種方法的電腦程式。
根據本發明的另一實施例包括被配置為向接收器傳送(例如,電子地或光學地)用於執行本文描述的其中一種方法的電腦程式之裝置或系統。例如,接收器可以是電腦、行動裝置、儲存設備等。例如,所述裝置或系統可以包括用於將電腦程式傳送到接收器的檔案伺服器。
在一些實施例中,可程式化邏輯裝置(例如現場可程式化邏輯閘陣列)可用於執行本文所述方法的一些或全部功能。在一些實施例中,現場可程式化邏輯閘陣列可與微處理器協作以執行本文所述的其中一種方法。通常,這些方法由任何硬體設備執行為較佳。
本文描述的設備可以使用硬體設備,或者使用電腦,或者使用硬體設備及電腦的組合來實現。
本文描述的設備或本文描述的設備之任何組件可以至少部分地以硬體和/或軟體來實現。
本文描述的方法可以使用硬體設備、或使用電腦、或使用硬體設備和電腦的組合來執行。
本文描述的方法或本文描述的設備之任何組件可以至少部分地由硬體和/或軟體執行。
本文描述的實施例僅用於說明本發明的原理。應當理解的是,對本領域技術人員而言,本文描述的裝置和細節的修改和變化將是顯而易見的。因此,本發明是僅由下文的請求項的範圍來限制,而不是由在此對實施例的描述和解釋所呈現的具體細節來限制。
[參考資料]
[1] “A 2D Simulation Methodology for Thermo-Magnetics Effects on Tunneling Mechanisms of Nano-scaled MOS Devices” dissertation by Gabriela Alejandra Rodr´ıguez Ruiz at the National Institute for Astrophysics, Optics and Electronics February 2015 Tonantzintla, Puebla Image gate / fin B field;
[2] “Impact of External Magnetic Fields on MRAM Products” by: Jason Janesky Freescale Semiconductor Austin, TX;
[3] Hprobe website
100:設備
101、102、103:裝置
200:方法
201、202、203:步驟
300:測試裝置
301:B磁場源
302:待測試組件
303:測試電路
B:B磁場
gm:跨導
Vt:次臨界電壓
I
off:漏電流
Id:汲極電流
S:次臨界斜率
W:閘極寬
L:勞侖茲力
x,y:導向
以下結合附圖闡述本申請的優選實施例,其中
圖1示出了根據一實施例的用於測試的設備。
圖2示出了根據一實施例的測試方法。
圖3示出了根據一實施例的測試裝置。
圖4A示出了現有技術中已知的施加垂直於MOSFET表面的磁場時,對28毫米的nMOSFET進行之測量。
圖4B示出了現有技術中已知的施加垂直於MOSFET表面的磁場時,對28毫米的nMOSFET進行之測量。
圖4C示出了現有技術中已知的施加垂直於MOSFET表面的磁場時,對圓形奈米線進行之測量。
圖5示出了現有技術中已知的磁場發生器。
圖6示出了現有技術中已知的測試裝置。
100:設備
101、102、103:裝置
Claims (23)
- 一種用於測試一組件的設備: 其中該設備被配置為針對一組B磁場導向,將源於該組B磁場導向之具有一B磁場導向的一B磁場施加至該組件;並且 其中該設備被配置為在存在該相應B磁場的情況下執行該組件的一測試,以獲得描述該組件的一操作的一資訊;並且 其中該設備被配置為基於有關於該不同的B磁場之描述該組件的該操作的該資訊來確定一測試結果。
- 如請求項1所述之設備,其中該設備被配置為在存在該相應B磁場的情況下執行多個結構測試,在此測試期間將多個數位化測試模式作為刺激施加於該組件,並評估該組件對該些數位化測試模式之響應。
- 如請求項1所述之設備,其中該設備被配置為在存在不同磁場的情況下執行該些相同的結構測試。
- 如請求項1所述之設備,其中該設備被配置為針對多個不同磁場,確定作為描述該組件的該操作的該資訊的一個或多個性能度量。
- 如請求項1所述之設備,其中該設備被配置為基於與不同磁場相關聯的描述該組件的該操作的該資訊之間的差異來確定該測試結果。
- 如請求項1所述之設備,其中該設備被配置為在存在不同導向和/或不同場強度的多個磁場的情況下,執行包括多個邏輯功能的半導體裝置的測試。
- 如請求項1所述之設備,其中該設備被配置為在存在不同導向和/或不同場強度的多個磁場的情況下,執行單晶片系統(SOC)和/或多晶片模組(MCM)和/或系統測試板的測試。
- 如請求項1所述之設備,其中該設備被配置為針對一組B磁場導向,將源於該組B磁場導向之具有B磁場導向的一靜態或準靜態B磁場施加至該組件;並且 其中該設備被配置為在存在該相應靜態或準靜態B磁場的情況下執行該組件的一測試,以獲得描述該組件的該操作的該資訊。
- 如請求項1所述之設備,其中該設備包括一磁場發生器,其被配置為產生磁場。
- 如請求項1所述之設備,其中該設備被配置為在測試期間施加該B磁場作為應力分量。
- 如請求項1所述之設備,其中該設備被配置為提供該測試結果,其中若該磁場的施加會導致該組件的操作耐受不良,則該測試結果顯示有品質風險。
- 如請求項1所述之設備,其中該設備被配置為提供該測試結果,其中該測試結果包括關於製造過程的同質性的資訊。
- 如請求項1所述之設備,其中該設備被配置為針對該不同的B磁場執行記憶體內建自檢,和/或該設備被配置為針對該不同的B磁場執行掃描測試,例如自動測試模式生成。
- 如請求項1所述之設備,其中該設備被配置為針對該不同的B磁場評估電流消耗。
- 如請求項1所述之設備,其中該設備被配置為針對該不同的B磁場評估靜態電流。
- 如請求項1所述之設備,其中該設備被配置為將描述該組件的該操作的該資訊與相應的預定臨界值比較,以確定該測試結果。
- 如請求項1所述之設備,其中該磁場具有至少100mT、或至少300mT、或至少500mT、或至少800mT的強度。
- 如請求項1所述之設備,其中描述該組件的該操作的該資訊包括以下至少一項:溫度、電流消耗、切換(電壓)臨界值、切換速度、函數頻率、功率消耗、跨導、次臨界電壓、漏電流、次臨界斜率。
- 如請求項1所述之設備,其中該設備被配置為將該測試結果呈現給使用者。
- 如請求項1所述之設備,其中該設備被配置為將該測試結果發送至遠端伺服器。
- 一種測試一組件的方法,包括: 針對一組B磁場導向,將源於該組B磁場導向之具有一B磁場導向的一B磁場施加至該組件;並且 在存在該相應B磁場的情況下執行該組件的一測試,以獲得描述該組件的一操作的一資訊;並且 基於有關該不同B磁場之描述該組件的該操作的該資訊來以確定一測試結果。
- 一種電腦程式,當在電腦上運作時,該電腦程式的程式碼可執行請求項21所述之方法。
- 一種測試裝置,包括: 如請求項1所述之該設備,其中該設備包括至少一B磁場源,該至少一B磁場源被配置為將源於該組B磁場導向之具有該B磁場導向的該B磁場提供至該組件;並且 一待測試組件,包括一測試電路,該測試電路被配置為與該B磁場相互作用,該B磁場由該至少一B磁場源提供。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WOPCT/EP2021/052188 | 2021-01-29 | ||
| PCT/EP2021/052188 WO2022161629A1 (en) | 2021-01-29 | 2021-01-29 | An apparatus for testing a component, a method of testing a component, a computer program for implementing this method and a test arrangement using a magnetic field |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202229901A true TW202229901A (zh) | 2022-08-01 |
| TWI799081B TWI799081B (zh) | 2023-04-11 |
Family
ID=74418475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111101572A TWI799081B (zh) | 2021-01-29 | 2022-01-14 | 測試組件的設備、測試組件的方法、實施此方法的電腦程式以及使用磁場的測試裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12339308B2 (zh) |
| TW (1) | TWI799081B (zh) |
| WO (1) | WO2022161629A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317261B2 (ja) * | 1999-01-06 | 2002-08-26 | 日本電気株式会社 | 磁界注入プローブ装置 |
| JP2006024845A (ja) * | 2004-07-09 | 2006-01-26 | Yamaha Corp | プローブカード及び磁気センサの検査方法 |
| US7304474B2 (en) * | 2005-11-29 | 2007-12-04 | The Boeing Company | Eddy current inspection device with arrays of magnetoresistive sensors |
| WO2007116583A1 (ja) * | 2006-03-31 | 2007-10-18 | Citizen Electronics Co., Ltd. | 磁気センサー素子及び磁気センサー |
| US8008912B1 (en) * | 2008-12-16 | 2011-08-30 | Western Digital (Fremont), Llc | Method and system for testing P2 stiffness of a magnetoresistance transducer at the wafer level |
| KR101552922B1 (ko) * | 2013-08-08 | 2015-09-15 | 매그나칩 반도체 유한회사 | 자기 센서 테스트 장치 및 방법 |
| US9824774B2 (en) * | 2015-03-16 | 2017-11-21 | Nxp Usa, Inc. | Magnetic field programming of electronic devices on a wafer |
| US10641842B2 (en) * | 2017-05-26 | 2020-05-05 | Allegro Microsystems, Llc | Targets for coil actuated position sensors |
| US10877089B2 (en) * | 2018-09-24 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor wafer testing system and related method for improving external magnetic field wafer testing |
-
2021
- 2021-01-29 WO PCT/EP2021/052188 patent/WO2022161629A1/en not_active Ceased
-
2022
- 2022-01-14 TW TW111101572A patent/TWI799081B/zh active
- 2022-12-21 US US18/069,233 patent/US12339308B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI799081B (zh) | 2023-04-11 |
| WO2022161629A1 (en) | 2022-08-04 |
| US12339308B2 (en) | 2025-06-24 |
| US20230119550A1 (en) | 2023-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Girard et al. | Power-aware testing and test strategies for low power devices | |
| US9285417B2 (en) | Low-voltage IC test for defect screening | |
| US11644503B2 (en) | TSV testing using test circuits and grounding means | |
| US20100251042A1 (en) | Double data rate memory physical interface high speed testing using self checking loopback | |
| US20140091830A1 (en) | Test apparatus | |
| TWI799081B (zh) | 測試組件的設備、測試組件的方法、實施此方法的電腦程式以及使用磁場的測試裝置 | |
| Ye et al. | Substantial fault pair at-a-time (SFPAT): An automatic diagnostic pattern generation method | |
| US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
| CN1813198A (zh) | 测试射频和模拟电路 | |
| US10132860B2 (en) | Systems and methods for testing package assemblies | |
| Liu et al. | Aging monitor reuse for small delay fault testing | |
| Madge et al. | The value of statistical testing for quality, yield and test cost improvement | |
| JP2014163851A (ja) | オープン検出端子付き半導体集積回路 | |
| CN119199471B (zh) | 一种基于近场扫描的ann芯片电流故障预测算法 | |
| Tehranipoor et al. | Electrical tests for counterfeit detection | |
| KR101575959B1 (ko) | 프로브 테스터 및 프로브 테스트 방법 | |
| de Jong et al. | Power pin testing: making the test coverage complete | |
| US20170010320A1 (en) | Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input | |
| JP2019100951A (ja) | 半導体装置の検査方法、及び検査装置 | |
| Manjula et al. | Survey of Electronic hardware Testing types ATE evolution & case studies | |
| Eom et al. | Efficient multi-site testing using ate channel sharing | |
| TWM656377U (zh) | Shmoo的連續性作為記憶體可運行的判定裝置 | |
| US9201116B1 (en) | Method of generating test patterns for detecting small delay defects | |
| Murugan et al. | Launch off shift and capture power reduction in transition fault test based on design for testability methods | |
| Chuang et al. | Design Diagnosis with E-Beam Probing to Improve Reliability Issue Due to Competitive Signal Error |