CN106324477A - 闩锁测试装置与方法 - Google Patents
闩锁测试装置与方法 Download PDFInfo
- Publication number
- CN106324477A CN106324477A CN201510392652.9A CN201510392652A CN106324477A CN 106324477 A CN106324477 A CN 106324477A CN 201510392652 A CN201510392652 A CN 201510392652A CN 106324477 A CN106324477 A CN 106324477A
- Authority
- CN
- China
- Prior art keywords
- test
- latch
- value
- chip
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 373
- 238000000034 method Methods 0.000 title abstract description 7
- 238000001514 detection method Methods 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000000523 sample Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000013101 initial test Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种闩锁测试装置与方法,且所述闩锁测试方法包括下列步骤:执行设定操作,以依据测试区间设定基准测试值,并利用基准测试值设定触发脉冲与预设误差值;利用触发脉冲测试待测晶圆中的测试芯片,并判别测试芯片是否处于闩锁状态;依据判别结果、闩锁临界值与基准测试值,而决定是否更新测试区间与闩锁临界值以及是否回到执行设定操作的步骤;当测试芯片处于闩锁状态,且闩锁临界值与基准测试值的差值不大于预设误差值时,停止测试芯片的测试。
Description
技术领域
本发明是有关于一种闩锁测试装置与方法,且特别是有关于一种可用以测试待测晶圆的闩锁测试装置与方法。
背景技术
闩锁效应(Latch-up effect)是影响集成电路的可靠度的一重要因素,因此集成电路在出厂前大多都会进行抗闩锁能力的测试。一般而言,集成电路的制造流程包括电路设计、芯片制造与芯片封装。此外,现有的闩锁测试方法是利用线性递增的触发脉冲,对在芯片封装阶段的集成电路进行闩锁测试。然而,由于触发脉冲是以线性方式逐渐递增,因此现有的闩锁测试方法往往必须耗费庞大的测试时间才能完成集成电路抗闩锁能力的测试。此外,由于现有的闩锁测试方法仅能针对在芯片封装阶段的集成电路进行测试,因此制造商往往必须等到集成电路在制造过程中的最后阶段,才能决定是否要重新制作集成电路,进而导致集成电路的生产成本与生产时间的增加。
发明内容
本发明提供一种闩锁测试装置与方法,可降低测试时间,并有助于缩减生产成本与生产时间。
本发明的闩锁测试方法,包括下列步骤。执行设定操作,以从测试区间所涵盖的多个测试值中择一作为基准测试值,并利用基准测试值设定触发脉冲与预设误差值。其中,基准测试值将测试区间划分成第一子区间与第二子区间。利用触发脉冲测试待测晶圆中的测试芯片,以取得至少一侦测信号。依据至少一侦测信号判别测试芯片是否处于闩锁状态。当测试芯片未处于闩锁状态时,依据第一子区间更新测试区间,并回到执行设定操作的步骤。当测试芯片处于闩锁状态,且闩锁临界值与基准测试值的差值大于预设误差值时,依据基准测试值与第二子区间分别更新闩锁临界值与该测试区间,并回到执行设定操作的步骤。当测试芯片处于闩锁状态,且闩锁临界值与基准测试值的差值不大于预设误差值时,停止测试芯片的测试。
本发明的闩锁测试装置,包括控制器、信号产生器与信号侦测器。控制器从测试区间所涵盖的多个测试值中择一作为基准测试值,并利用基准测试值设定触发脉冲与预设误差值,且基准测试值将测试区间划分成第一子区间与第二子区间。信号产生器依据基准测试值产生触发脉冲,并将触发脉冲传送至待测晶圆中的测试芯片,以致使闩锁测试装置进行测试芯片的测试。信号侦测器侦测来自测试芯片的信号,以取得至少一侦测信号,且控制器依据至少一侦测信号判别测试芯片是否处于闩锁状态。当测试芯片未处于闩锁状态时,控制器依据第一子区间更新测试区间,并依据更新后的测试区间重新设定触发脉冲,以致使闩锁测试装置再次进行测试芯片的测试。当测试芯片处于闩锁状态,且闩锁临界值与基准测试值的差值大于预设误差值时,控制器依据基准测试值与第二子区间分别更新闩锁临界值与测试区间,以致使闩锁测试装置再次进行测试芯片的测试。当测试芯片处于闩锁状态,且闩锁临界值与基准测试值的差值不大于预设误差值时,闩锁测试装置停止测试芯片的测试。
基于上述,本发明可调整测试区间,并可因应测试区间选取出对应的基准测试值,以借此设定用以测试待测晶圆的触发脉冲。借此,将可降低测试时间,并有助于缩减生产成本与生产时间。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1为依据本发明一实施例的闩锁测试装置的示意图。
图2为依据本发明一实施例的闩锁测试方法的流程图。
图3为依据本发明一实施例的用以说明测试区间在调整上的示意图。
图4为依据本发明一实施例的用以说明基准测试值随着测试区间的改变的变动示意图。
图5为依据本发明一实施例的用以说明步骤S220与步骤S230的细部流程图。
图6为依据本发明一实施例的用以说明闩锁测试的波形示意图。
图7为依据本发明又一实施例的用以说明步骤S220与步骤S230的细部流程图。
图8为依据本发明一实施例的用以说明闩锁测试的波形示意图。
【符号说明】
100:闩锁测试装置
110:信号产生器
120:信号侦测器
200:待测晶圆
210:测试芯片
S210~S270:图2实施例中的步骤
VH3、VL3、VA31~VA33:测试值
310~330:数值区间
311、321、331:第一子区间
312、322、332:第二子区间
VA41~VA46:基准测试值
S510~S560:图5实施例中的步骤
T61~T63、T81~T83:期间
610:电源电压
620、810:触发脉冲
S710~S750:图7实施例中的步骤
具体实施方式
图1为依据本发明一实施例的闩锁测试装置的示意图。如图1所示,闩锁测试装置100可如是用以测试待测晶圆200的测试机台。其中,待测晶圆200包括测试芯片210,且测试芯片210内包括集成电路。闩锁测试装置100可通过探针卡(未绘示出)上的探针电性连接至待测晶圆200,以对待测晶圆200上的测试芯片210中的集成电路进行各种测试,例如闩锁测试。
闩锁测试装置100包括信号产生器110、信号侦测器120与控制器130。信号产生器110可产生触发脉冲,并可通过探针传送触发脉冲至测试芯片210。此外,控制器130可依据基准测试值调整触发脉冲的大小(例如,振福),以借此仿真可引起测试芯片210产生闩锁效应的各种触发源。信号侦测器120可通过探针侦测在测试芯片210上的信号,以供控制器130分析测试芯片210的特性或是状态等,从而验证测试芯片210中的集成电路的抗闩锁能力。
图2为依据本发明一实施例的闩锁测试方法的流程图,且以下将同时参照图1与图2来进一步地说明闩锁测试装置100对待测晶圆200所进行的闩锁测试。如步骤S210所示,闩锁测试装置100可执行设定操作,以借此设定基准测试值、触发脉冲与预设误差值。具体而言,闩锁测试装置100中的控制器130可从一测试区间所涵盖的多个测试值中择一作为基准测试值,并利用基准测试值设定触发脉冲与预设误差值。其中,基准测试值将测试区间划分成第一子区间与第二子区间。
举例来说,图3为依据本发明一实施例的用以说明测试区间在调整上的示意图。如图3所示,测试区间可例如是从测试值VL3至测试值VH3的数值区间310。控制器130可将位于数值区间310中的测试值VA31设定为基准测试值,进而可依据基准测试值来设定触发脉冲。此外,控制器130可将基准测试值VA31带入一表达式以计算出预设误差值。例如,倘若VA31=a×10b,所计算出的预设误差值可表示为10(b-2),其中1≤a<10且b为整数。也就是,当VA31=300mA时,预设误差值相等于1mA。当VA31=20mA时,预设误差值相等于0.1mA。再者,基准测试值VA31可将数值区间310划分成第一子区间311与第二子区间312,且第一子区间311中的测试值大于基准测试值VA31,第二子区间312中的测试值小于基准测试值VA31。
如步骤S220所示,信号产生器110可依据基准测试值产生触发脉冲。此外,信号产生器110可将触发脉冲传送至测试芯片210,以便闩锁测试装置100进行测试芯片210的测试。信号侦测器120可侦测来自测试芯片210的信号并据以产生至少一侦测信号。再者,如步骤S230与步骤S240所示,控制器130可依据所述至少一侦测信号判别测试芯片210是否处于闩锁状态,并可判别闩锁临界值与基准测试值的差值是否大于预设误差值。
当控制器130判定测试芯片210未处于闩锁状态时,也就是测试芯片210中的集成电路未产生闩锁效应时,如步骤S250所示,控制器130可依据第一子区间更新测试区间,并回到步骤S210。举例来说,如图3所示,当利用测试值VA31所取得的测试结果为测试芯片210未产生闩锁效应时,控制器130可依据第一子区间311来更新测试区间,进而致使测试区间被更新成从测试值VA31至测试值VH3的数值区间320。此外,闩锁测试装置100可重复步骤S210,以从更新后的测试区间(也就是,数值区间320)中选出测试值VA32来作为新的基准测试值,并利用新的基准测试值(也就是,测试值VA32)来重新设定触发脉冲与预设误差值。其中,新的基准测试值(也就是,测试值VA32)可将更新后的测试区间(也就是,数值区间320)划分成第一子区间321与第二子区间322。
再者,闩锁测试装置100可重复步骤S210~S230,以利用重新设定后的触发脉冲再次进行测试芯片210的测试,并再次分析测试芯片210的测试结果。另一方面,当控制器130判定测试芯片210处于闩锁状态(也就是,测试芯片210中的集成电路产生闩锁效应),且闩锁临界值与基准测试值的差值大于预设误差值时,如步骤S260与步骤S270所示,控制器130可依据基准测试值更新闩锁临界值,并可依据第二子区间更新测试区间。
举例来说,如图3所示,当利用测试值VA32所取得的测试结果为测试芯片210产生闩锁效应,且闩锁临界值与基准测试值的差值大于预设误差值时,控制器130可依据基准测试值(也就是,测试值VA32)更新闩锁临界值,并可依据第二子区间322来更新测试区间,进而致使测试区间被更新成从测试值VA31至测试值VA32的数值区间330。此外,闩锁测试装置100可重复步骤S210,以从更新后的测试区间(也就是,数值区间330)中选出测试值VA33作为新的基准测试值,并利用新的基准测试值(也就是,测试值VA33)来重新设定触发脉冲与预设误差值。其中,新的基准测试值(也就是,测试值VA33)可将更新后的测试区间(也就是,数值区间330)划分成第一子区间331与第二子区间332。
以此类推,闩锁测试装置100可不断地更新测试区间,并利用更新后的测试区间来重新设定触发脉冲,进而再次进行测试芯片210的测试。此外,当测试芯片210的测试结果为测试芯片210处于闩锁状态,且闩锁临界值与基准测试值的差值不大于预设误差值时,则如步骤S280所示,闩锁测试装置100将停止测试芯片210的测试。此外,闩锁测试装置100最终所取得的闩锁临界值将可用以界定测试芯片210中的集成电路对于闩锁效应的防护能力。
值得一提的是,由于闩锁测试装置100可不断地更新测试区间,因此闩锁测试装置100可耗费较少的测试次数来可完成测试芯片210的测试。举例来说,图4为依据本发明一实施例的用以说明基准测试值随着测试区间的改变的变动示意图。在图4实施例中,最初的测试区间可例如是从0~500mA。在第1次的测试中,闩锁测试装置100依据基准测试值VA41(也就是,250mA)对测试芯片210进行测试,且所分析出的测试结果为测试芯片210未处于闩锁状态,因此闩锁测试装置100利用测试区间中的上半区间(也就是,第一子区间)来更新测试区间。借此,在第2次的测试中,闩锁测试装置100将可依据更大的基准测试值VA42(也就是,375mA)来对测试芯片210进行测试。
此外,第2次的测试结果为测试芯片210产生闩锁效应,且闩锁临界值与基准测试值的差值大于预设误差值。因此,闩锁测试装置100可利用测试区间中的下半区间(也就是,第二子区间)来更新测试区间,并利用基准测试值VA42来更新闩锁临界值。借此,在第3次的测试中,闩锁测试装置100将可依据较小的基准测试值VA43(也就是,312.5mA)来对测试芯片210进行测试。此外,依据第3次的测试结果,闩锁测试装置100可利用基准测试值VA43来更新闩锁临界值。
以此类推,闩锁测试装置100可不断地更新测试区间,并据以调整基准测试值。此外,闩锁测试装置100可依据测试结果依次利用基准测试值VA44(也就是,304.6875mA)与基准测试值VA45(也就是,300.78125mA)来更新闩锁临界值。此外,在第9次的测试中,闩锁测试装置100可依据基准测试值VA46(也就是,299.8203125mA)对测试芯片210进行测试。此外,第9次的测试结果为测试芯片210处于闩锁状态,且闩锁临界值与基准测试值的差值不大于预设误差值(1mA)。因此,闩锁测试装置100将停止测试芯片210进行测试,且最终所取得的闩锁临界值(也就是,300.78125mA)将可用以界定测试芯片210中的集成电路的抗闩锁能力。
值得一提的是,现有的闩锁测试方法是以线性方式逐渐递增触发脉冲。因此,对现有的闩锁测试方法而言,其必须依次利用1mA、2mA、3mA、...、300mA的触发脉冲来反复进行测试芯片210的闩锁测试。换句话说,现有的闩锁测试方法必须反复进行300次的闩锁测试,才能验证测试芯片210的抗闩锁能力。因此,相比现有的闩锁测试方法而言,闩锁测试装置100可有效地降低测试芯片210的测试时间。除此之外,闩锁测试装置100可直接对待测晶圆200中的测试芯片210进行测试,也就是闩锁测试装置100可针对在芯片制造阶段的集成电路进行闩锁测试。因此,与现有的闩锁测试方法相比之下,闩锁测试装置100也可有效地降低集成电路的生产成本与生产时间。
为了致使本领域普通技术人员可以更了解本发明,以下将针对图2中的步骤S220与步骤S230的细部步骤做更进一步地说明。举例来说,图5为依据本发明一实施例的用以说明步骤S220与步骤S230的细部流程图。
就步骤S220的细部步骤而言,如步骤S510与步骤S520所示,信号产生器110可提供电源电压至测试芯片210的电源焊垫,并可提供触发脉冲至测试芯片210的输入焊垫。此外,如步骤S530所示,在触发脉冲被提供之前与之后,信号侦测器120可分别侦测流经电源焊垫的电流,以取得至少一侦测信号中的第一初始电流与第一侦测电流。
举例来说,图6为依据本发明一实施例的用以说明闩锁测试的波形示意图。如图6所示,在期间T61~T63内,信号产生器110可提供电源电压610至测试芯片210的电源焊垫。此外,在期间T62内,信号产生器110可提供触发脉冲620至测试芯片210的输入焊垫。再者,在触发脉冲620被提供之前,也就是在期间T61内,信号侦测器120可侦测流经电源焊垫的电流,以取得第一初始电流。在触发脉冲620被提供之后,也就是在期间T63内,信号侦测器120也可侦测流经电源焊垫的电流,以取得第一侦测电流。此外,触发脉冲620可例如是一正脉冲电流。在另一实施例中,触发脉冲620也可例如是一负脉冲电流。
就步骤S230的细部步骤而言,如步骤S540所示,控制器130可比较第一侦测电流与第一初始电流,以判别第一侦测电流是否大于第一初始电流。再者,当第一侦测电流大于第一初始电流时,如步骤S550所示,控制器130可判定测试芯片210处于闩锁状态。另一方面,当第一侦测电流不大于第一初始电流时,控制器130可判定测试芯片210不处于闩锁状态。
图7为依据本发明又一实施例的用以说明步骤S220与步骤S230的细部流程图,且图8为依据本发明一实施例的用以说明闩锁测试的波形示意图。就步骤S220的细部步骤而言,如步骤S710所示,信号产生器110可提供触发脉冲至测试芯片210的电源焊垫。举例来说,参照图8,在期间T82内,信号产生器110可提供触发脉冲810至测试芯片210的电源焊垫,且触发脉冲810可例如是一正脉冲电压。
再者,如步骤S720所示,在触发脉冲被提供之前与之后,信号侦测器120可分别侦测流经电源焊垫的电流,以取得至少一侦测信号中的初始电流与侦测电流。举例来说,参照图8,在触发脉冲810被提供之前,也就是在期间T81内,信号侦测器120可侦测流经电源焊垫的电流,以取得初始电流。在触发脉冲810被提供之后,也就是在期间T83内,信号侦测器120可侦测流经电源焊垫的电流,以取得侦测电流。
就步骤S230的细部步骤而言,如步骤S730所示,控制器130会比较侦测电流与初始电流,以判别侦测电流是否大于初始电流。此外,当侦测电流大于初始电流时,如步骤S740所示,控制器130可判定测试芯片210处于闩锁状态。另一方面,当侦测电流不大于初始电流,如步骤S750所示,控制器130可判定测试芯片不处于闩锁状态。
综上所述,本发明可调整测试区间,并可因应测试区间选取出对应的基准测试值,以借此设定用以测试待测晶圆的触发脉冲。借此,将可有效地降低待测晶圆的测试次数,从而有助于缩减测试时间。此外,本发明可针对在芯片制造阶段的集成电路进行闩锁测试,因此可有效地降低集成电路的生产成本与生产时间。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作部分的更改与修饰,故本发明的保护范围当视权利要求所界定者为准。
Claims (8)
1.一种闩锁测试方法,其特征在于,包括:
执行一设定操作,以从一测试区间所涵盖的多个测试值中择一作为一基准测试值,并利用该基准测试值设定一触发脉冲与一预设误差值,该基准测试值将该测试区间划分成一第一子区间与一第二子区间;
利用该触发脉冲测试一待测晶圆中的一测试芯片,以取得至少一侦测信号;
依据该至少一侦测信号判别该测试芯片是否处于一闩锁状态;
当该测试芯片未处于该闩锁状态时,依据该第一子区间更新该测试区间,并回到执行该设定操作的步骤;
当该测试芯片处于该闩锁状态,且一闩锁临界值与该基准测试值的差值大于该预设误差值时,依据该基准测试值与该第二子区间分别更新该闩锁临界值与该测试区间,并回到执行该设定操作的步骤;以及
当该测试芯片处于该闩锁状态,且该闩锁临界值与该基准测试值的差值不大于该预设误差值时,停止该测试芯片的测试。
2.根据权利要求1所述的闩锁测试方法,其中利用该触发脉冲测试该待测晶圆中的该测试芯片,以取得该至少一侦测信号的步骤包括:
提供一电源电压至该测试芯片的一电源焊垫;
提供该触发脉冲至该测试芯片的一输入焊垫;以及
在提供该触发脉冲之前与之后,分别侦测流经该电源焊垫的电流,以取得该至少一侦测信号中的一第一初始电流与一第一侦测电流。
3.根据权利要求2所述的闩锁测试方法,其中依据该至少一侦测信号判别该测试芯片是否处于该闩锁状态的步骤包括:
比较该第一侦测电流与该第一初始电流;
当该第一侦测电流大于该第一初始电流时,则判定该测试芯片处于该闩锁状态;以及
当该第一侦测电流不大于该第一初始电流时,则判定该测试芯片不处于该闩锁状态。
4.根据权利要求1所述的闩锁测试方法,其中利用该触发脉冲测试该待测晶圆中的该测试芯片,以取得该至少一侦测信号的步骤包括:
提供该触发脉冲至该测试芯片的一电源焊垫;
在提供该触发脉冲之前与之后,分别侦测流经该电源焊垫的电流,以取得该至少一侦测信号中的一初始电流与一侦测电流。
5.根据权利要求4所述的闩锁测试方法,其中依据该至少一侦测信号判别该测试芯片是否处于该闩锁状态的步骤包括:
比较该侦测电流与该初始电流;
当该侦测电流大于该初始电流时,则判定该测试芯片处于该闩锁状态;以及
当该侦测电流不大于该初始电流时,则判定该测试芯片不处于该闩锁状态。
6.一种闩锁测试装置,其特征在于,包括:
一控制器,从一测试区间所涵盖的多个测试值中择一作为一基准测试值,并利用该基准测试值设定一触发脉冲与一预设误差值,且该基准测试值将该测试区间划分成一第一子区间与一第二子区间;
一信号产生器,依据该基准测试值产生该触发脉冲,并将该触发脉冲传送至一待测晶圆中的一测试芯片,以致使该闩锁测试装置进行该测试芯片的测试;以及
一信号侦测器,侦测来自该测试芯片的信号,以取得至少一侦测信号,且该控制器依据该至少一侦测信号判别该测试芯片是否处于一闩锁状态,
当该测试芯片未处于该闩锁状态时,该控制器依据该第一子区间更新该测试区间,并依据更新后的该测试区间重新设定该触发脉冲,以致使该闩锁测试装置再次进行该测试芯片的测试,
当该测试芯片处于该闩锁状态,且一闩锁临界值与该基准测试值的差值大于该预设误差值时,该控制器依据该基准测试值与该第二子区间分别更新该闩锁临界值与该测试区间,以致使该闩锁测试装置再次进行该测试芯片的测试,
当该测试芯片处于该闩锁状态,且该闩锁临界值与该基准测试值的差值不大于该预设误差值时,该闩锁测试装置停止该测试芯片的测试。
7.根据权利要求6所述的闩锁测试装置,其中该信号产生器提供一电源电压至该测试芯片的一电源焊垫,并提供该触发脉冲至该测试芯片的一输入焊垫,
在该触发脉冲被提供之前与之后,该信号侦测器分别侦测流经该电源焊垫的电流以取得该至少一侦测信号中的一第一初始电流与一第一侦测电流,
该控制器比较该第一侦测电流与该第一初始电流,当该第一侦测电流大于该第一初始电流时,则该控制器判定该测试芯片处于该闩锁状态,当该第一侦测电流不大于该第一初始电流时,则该控制器判定该测试芯片不处于该闩锁状态。
8.根据权利要求6所述的闩锁测试装置,其中该信号产生器提供该触发脉冲至该测试芯片的一电源焊垫,
在该触发脉冲被提供之前与之后,该信号侦测器分别侦测流经该电源焊垫的电流,以取得该至少一侦测信号中的一初始电流与一侦测电流,
该控制器比较该侦测电流与该初始电流,当该侦测电流大于该初始电流时,则该控制器判定该测试芯片处于该闩锁状态,当该侦测电流不大于该初始电流,则该控制器判定该测试芯片不处于该闩锁状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510392652.9A CN106324477B (zh) | 2015-07-07 | 2015-07-07 | 闩锁测试装置与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510392652.9A CN106324477B (zh) | 2015-07-07 | 2015-07-07 | 闩锁测试装置与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106324477A true CN106324477A (zh) | 2017-01-11 |
| CN106324477B CN106324477B (zh) | 2019-03-12 |
Family
ID=57727256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510392652.9A Active CN106324477B (zh) | 2015-07-07 | 2015-07-07 | 闩锁测试装置与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106324477B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108169661A (zh) * | 2017-12-28 | 2018-06-15 | 天津芯海创科技有限公司 | 集成电路设计方法和集成电路闩锁效应测试方法 |
| CN110501589A (zh) * | 2019-08-14 | 2019-11-26 | 中国科学院近代物理研究所 | 一种asic闩锁模拟和保护系统及方法 |
| CN114690016A (zh) * | 2020-12-25 | 2022-07-01 | 紫光同芯微电子有限公司 | 一种用于检测芯片闩锁效应的测试系统及其方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185378A (ja) * | 1989-12-14 | 1991-08-13 | Dainippon Printing Co Ltd | Icデバイス用ラッチアップテスタ |
| US6661631B1 (en) * | 2000-09-09 | 2003-12-09 | Stmicroelectronics, Inc. | Automatic latchup recovery circuit for fingerprint sensor |
| CN1588107A (zh) * | 2004-08-19 | 2005-03-02 | 信息产业部电子第五研究所 | Cmos电路的闩锁效应测试方法 |
| TW200510738A (en) * | 2003-09-01 | 2005-03-16 | Faraday Tech Corp | Universal test platform and test method for latch-up |
| CN101398468A (zh) * | 2008-10-16 | 2009-04-01 | 北京中星微电子有限公司 | Cmos芯片的闩锁效应测试方法和系统 |
| CN103297007A (zh) * | 2012-02-28 | 2013-09-11 | 新加坡商格罗方德半导体私人有限公司 | 闩锁侦测技术 |
| CN104375549A (zh) * | 2014-10-30 | 2015-02-25 | 中国电子科技集团公司第三十六研究所 | 一种cmos器件的抗闩锁电路 |
-
2015
- 2015-07-07 CN CN201510392652.9A patent/CN106324477B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185378A (ja) * | 1989-12-14 | 1991-08-13 | Dainippon Printing Co Ltd | Icデバイス用ラッチアップテスタ |
| US6661631B1 (en) * | 2000-09-09 | 2003-12-09 | Stmicroelectronics, Inc. | Automatic latchup recovery circuit for fingerprint sensor |
| TW200510738A (en) * | 2003-09-01 | 2005-03-16 | Faraday Tech Corp | Universal test platform and test method for latch-up |
| CN1588107A (zh) * | 2004-08-19 | 2005-03-02 | 信息产业部电子第五研究所 | Cmos电路的闩锁效应测试方法 |
| CN101398468A (zh) * | 2008-10-16 | 2009-04-01 | 北京中星微电子有限公司 | Cmos芯片的闩锁效应测试方法和系统 |
| CN103297007A (zh) * | 2012-02-28 | 2013-09-11 | 新加坡商格罗方德半导体私人有限公司 | 闩锁侦测技术 |
| CN104375549A (zh) * | 2014-10-30 | 2015-02-25 | 中国电子科技集团公司第三十六研究所 | 一种cmos器件的抗闩锁电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108169661A (zh) * | 2017-12-28 | 2018-06-15 | 天津芯海创科技有限公司 | 集成电路设计方法和集成电路闩锁效应测试方法 |
| CN110501589A (zh) * | 2019-08-14 | 2019-11-26 | 中国科学院近代物理研究所 | 一种asic闩锁模拟和保护系统及方法 |
| CN114690016A (zh) * | 2020-12-25 | 2022-07-01 | 紫光同芯微电子有限公司 | 一种用于检测芯片闩锁效应的测试系统及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106324477B (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9618569B2 (en) | Method and apparatus for testing IC | |
| US8164966B2 (en) | Variable-loop-path ring oscillator test circuit and systems and methods utilizing same | |
| CN104459366B (zh) | 电子装置、效能分类系统与方法、电压自动校正系统 | |
| CN107818207B (zh) | 基于寿命模型参数波动的精确评估igbt可靠性的方法 | |
| TW201541103A (zh) | 老化偵測電路及其方法 | |
| CN107611050B (zh) | 晶圆的测试方法 | |
| CN103185850A (zh) | 用于检测逆变器中切换设备故障的装置和方法 | |
| US9625520B2 (en) | Latch-up test device and method for testing wafer under test | |
| CN106324477A (zh) | 闩锁测试装置与方法 | |
| CN116859210A (zh) | 通信芯片可靠性测试方法、装置和系统 | |
| US9003244B2 (en) | Dynamic built-in self-test system | |
| JP5897393B2 (ja) | 抵抗測定装置 | |
| JP2013024614A (ja) | 半導体試験装置、電気長測定方法 | |
| CN112014713A (zh) | 一种晶圆电性测试方法及测试设备 | |
| WO2007029463A1 (ja) | 試験装置および試験方法 | |
| CN102931113B (zh) | 半导体器件安全工作区测试方法和系统 | |
| CN110514916B (zh) | 一种电压暂降耐受能力的测试方法及系统 | |
| TWI544221B (zh) | 閂鎖測試裝置與方法 | |
| CN107271071B (zh) | 新能源汽车永磁同步电机定子温度传感器一致性检测方法 | |
| CN118191557B (zh) | 芯片测试方法、系统和存储介质 | |
| CN109270480A (zh) | 检测源监控单元的方法 | |
| CN104679656B (zh) | 一种自适应调整缺陷检测率的组合测试方法 | |
| US10402523B2 (en) | System for monitoring electronic circuit and method for monitoring electronic circuit | |
| CN106597062B (zh) | 集成电路器件电源上电过程中的电流测试系统及方法 | |
| CN104900556A (zh) | 一种在线监控栅氧化层完整性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |