[go: up one dir, main page]

TWI543231B - 電晶體裝置與其形成方法 - Google Patents

電晶體裝置與其形成方法 Download PDF

Info

Publication number
TWI543231B
TWI543231B TW103146012A TW103146012A TWI543231B TW I543231 B TWI543231 B TW I543231B TW 103146012 A TW103146012 A TW 103146012A TW 103146012 A TW103146012 A TW 103146012A TW I543231 B TWI543231 B TW I543231B
Authority
TW
Taiwan
Prior art keywords
layer
forming
region
dopant
recess
Prior art date
Application number
TW103146012A
Other languages
English (en)
Other versions
TW201539527A (zh
Inventor
陳文園
余宗興
後藤賢一
志強 吳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201539527A publication Critical patent/TW201539527A/zh
Application granted granted Critical
Publication of TWI543231B publication Critical patent/TWI543231B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10P14/3408—
    • H10P14/3411—
    • H10P30/204—
    • H10P30/21—
    • H10P30/222—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

電晶體裝置與其形成方法
本發明係關於電晶體裝置，更特別關於電晶體區上之凹陷中的通道區結構。
現代的積體電路(IC)係製作於半導體基板上，並具有百萬計與十億計的電晶體。IC效能取決於電晶體之物理性質與電性的匹配程度。當電晶體的最小閘極長度持續縮小，每一電晶體之基板性質、電晶體尺寸、或多種構件的尺寸與組成差異，都會造成IC中電晶體之間的電性不匹配。這些效應會劣化裝置效能，並降低IC良率。
本發明一實施例提供之電晶體裝置，係形成於半導體基板上，包括：凹陷，位於半導體基板的電晶體區中，其中電晶體區掺雜有第一雜質型態的掺質；通道區，包括：delta掺雜層，包括第一雜質型態的掺質且位於凹陷中；含碳材料層，位於delta掺雜層上；以及基板材料層，位於含碳材料層上；以及閘極，位於通道區上。
本發明一實施例提供之電晶體裝置的形成方法，且電晶體裝置位於半導體基板上，包括：將第一雜質型態的掺質導入半導體基板的電晶體區；形成凹陷於電晶體區上的半導 體基板中；形成delta掺雜層於凹陷中，且delta掺雜層包括第一雜質型態的掺質；形成含碳材料層於delta掺雜層上；以及形成基板材料層於含碳材料層上。
本發明一實施例提供之電晶體裝置的形成方法，且電晶體裝置位於半導體基板上，包括：將第一雜質型態的掺質導入半導體基板的電晶體區中；形成凹陷於電晶體區上的半導體基板中；形成delta掺雜層於凹陷中，且delta掺雜層包括第一雜質型態的掺質；形成含碳材料層於delta掺雜層上；形成基板材料層於含碳材料層上；形成閘極介電層於基板材料層上；形成閘極於閘極介電層上；形成輕掺雜汲極區於通道區的兩側上，輕掺雜汲極區包括第二雜質型態的掺質，第二雜質型態與第一雜質型態相反，且通道區包含delta掺雜層、含碳材料層、與基板材料層；形成環形區於通道區的兩側上，且環形區包括第一雜質型態的掺質；以及形成源極與汲極區於通道區的兩側上，且源極與汲極區包括第二雜質型態的掺質。
d‧‧‧深度
t1‧‧‧第一厚度
t2‧‧‧第二厚度
t3‧‧‧第三厚度
t4‧‧‧第四厚度
100A‧‧‧第一電晶體通道
100B‧‧‧第二電晶體通道
102‧‧‧半導體基板
104A‧‧‧第一淺溝槽隔離
104B‧‧‧第二淺溝槽隔離
106‧‧‧反掺雜層
106A‧‧‧第一反掺雜層
106B‧‧‧第二反掺雜層
108‧‧‧delta掺雜層
108A‧‧‧第一delta掺雜層
108B‧‧‧第二delta掺雜層
110‧‧‧含碳材料層
112‧‧‧基板材料層
114‧‧‧凹陷
300、400、500、600A、600B、600C、700A、700B、700C、700D、700E、700F、800、900、1000、1100、1200、1300、1400、1500‧‧‧電晶體裝置
302‧‧‧井區與Vth佈植
1002‧‧‧閘極介電層
1102‧‧‧閘極
1202A‧‧‧第一間隔物
1202B‧‧‧第二間隔物
1302‧‧‧輕掺雜汲極佈植
1304A‧‧‧第一LDD區
1304B‧‧‧第二LDD區
1402‧‧‧環形佈植
1404A‧‧‧第一高掺雜區
1404B‧‧‧第二高掺雜區
1502‧‧‧源極/汲極佈植
1504A‧‧‧第一源極/汲極區
1504B‧‧‧第二源極/汲極區
1600‧‧‧方法
1602、1604、1606、1608、1610、1612、1614、1616、1618、1620、1622‧‧‧步驟
第1A至1B圖係某些實施例中，電晶體通道的剖視圖。
第2-5、6A-6C、7A-7F、8-15圖係某些實施例中，形成電晶體的製程剖視圖。
第16圖係某些實施例中，電晶體的形成方法。
下述內容將搭配圖式說明，而類似標號通常用以標示類似單元，且多種結構並未依比例繪示。在下述說明中， 為了方便說明，將採用特定方式以利了解。可以理解的是，圖式中的細節並非用以侷限本發明，而應視作非侷限性的實施例。舉例來說，對本技術領域中具有通常知識者而言，實際應用時可稍微調整下述的一或多個實施例。在其他例子中，將取方塊圖說明已知的結構與裝置以利了解。
IC依據Moore’s Law持續縮小，閘極長度也跟著縮小，製程偏差值對IC效能的影響也隨之增加。製程偏差值可能來自於半導體基板中的雜質、不均勻的掺雜、多個光罩對準步驟之間的過度偏差、不同的照光條件、與類似參數。在某些例子中，製程偏差值只影響IC中的某些裝置而不影響其他相關裝置，這會劣化IC中裝置之間的電性匹配。
舉例來說，形成於半導體基板上的電晶體可能具有汲極引發阻障下降(DIBL)的問題，其將導致電晶體之源極與汲極之間的漏電流。DIBL來自於低通道掺雜，或源極/汲極接面過深。由於IC表面的製程條件差異，可能造成IC中的不同電晶體具有不同的通道掺雜與不同的源極/汲極接面位置。上述製程條件差異會造成IC中不同的電晶體具有不同的漏電流，導致IC的閘極控制能力低落。為了克服漏電流中的全部偏差值，可採用局部環形佈植增加電晶體中靠近源極/汲極區之通道的掺質濃度。上述區域中的較高掺質濃度可降低源極與汲極之間的作用力，但不會影響電晶體的臨界電壓(Vth)。然而環形佈植可能造成局部偏差值於基板結構中，這將造成電晶體效的局部偏差值。這些效應使IC之電晶體的Vth具有不良的電性匹配。
綜上所述，本發明某些實施例之電晶體裝置採用 的通道，可改善IC中的電晶體裝置之間的局部與全部偏差值。在某些實施例中，通道係形成於含有第一雜質型態的掺質之半導體基板的電晶體區中。通道由delta掺雜層組成，且包含第一雜質型態的掺質，可用以產生峰期後退型掺雜濃度於通道中。通道更包括含碳材料層於delta掺雜層上，用以避免基板與delta掺雜層的掺質回擴散。通道亦包括基板材料層於含碳材料層上，用以提供低掺質濃度使靠近通道的表面具有陡峭的後退型掺雜形狀。在某些實施例中，通道更包括反掺雜層於delta掺雜層下。反掺雜層係由第二雜質型態的掺質組成，且第二雜質型態與第一雜質型態相反。反掺雜層係用以避免半導體基板中的漏電流。
第1A圖係某些實施例中，形成於凹陷114中的第一電晶體通道100A的剖視圖。凹陷114係水平地位於半導體基板102之第一淺溝槽隔離104A與第二淺溝槽隔離104B之間。半導體基板102掺有第一雜質型態(如n型或p型)的掺質。第一電晶體通道100A包含delta掺雜層108於凹陷114中，且具有第一雜質型態的掺質。在某些實施例中，delta掺雜層108具有第一厚度t1，其介於約2nm至約15nm之間。在某些實施例中，delta掺雜層108磊晶於凹陷114的下表面上的方法為適當的磊晶沉積技術。在其他實施例中，delta掺雜層108包含凹陷104之下表面下之半導體基板102的掺雜區，其形成方法為佈植技術(如離子佈植)。在某些實施例中，delta掺雜層108的峰值掺雜濃度為約2e19cm-3，以形成後退型的掺雜濃度形狀於第一電晶體通道100A中。
第一電晶體通道區100A更包括含碳材料層110於 delta掺雜層108上。在某些實施例中，含碳材料層110磊晶於delta掺雜層108之上表面上的方法可為合適的磊晶沉積製程。在某些實施例中，含碳材料層110具有第二厚度t2，其介於約2nm至約15nm之間。含碳材料層110設置以避免delta掺雜層108或半導體基板102的掺質回擴散。在某些實施例中，含碳材料層110包含碳化矽。
第一電晶體通道100A更包含基板材料層112於含碳材料層110上。在某些實施例中，基板材料層112磊晶於含碳材料層110之上表面上的方法為適當的磊晶沉積技術。在某些實施例中，基板材料層112具有第三厚度t3，其介於約5nm至約30nm之間。在某些實施例中，基板材料層112與其上表面上之閘極結構之間的界面，其掺質濃度小於1e18cm-3。在某些實施例中，基板材料層112包含矽。
第1B圖係某些實施例中，形成於凹陷114中的第二電晶體通道100B之剖視圖。第二電晶體通道100B包含之delta掺雜層108、含碳材料層110、與基板材料層112與第1A圖所示之實施例相同。此外，第二電晶體通道100B包含反掺雜層106，其具有第二雜質型態(如n型或p型)，且第二雜質型態與第一雜質型態(如p型或n型)相反。在某些實施例中，第一或第二雜質型態的掺質各自包含硼、碳、銦、或上述之組合。在這些實施例中，第二或第一雜質型態的掺質各自包含磷、銻、砷、或上述之組合。額外的反掺雜層106位於delta掺雜層108下，可改善通道中的漏電流(Iboff)。
在某些實施例中，反掺雜層106位於凹陷114的下 表面上，且位於delta掺雜層108下。在這些實施例中，反掺雜層106磊晶於凹陷114中。在某些實施例中，反掺雜層106之形成方法為掺雜半導體基板102，其位於凹陷114的下表面下與delta掺雜層108下。在這些實施例中，delta掺雜層108可磊晶於反掺雜層106上(比如位於凹陷114的下表面上)。另一方面，這些實施例的delta掺雜層108可包含半導體層102的掺雜區，且位於反掺雜層106上。在某些實施例中，反掺雜層106具有第四厚度t4，其介於約2nm至約25nm之間。
第2至15圖係本發明某些實施例中，電晶體的製程剖視圖。第2圖係半導體基板102的剖視圖。
第3圖係某些實施例中，包含半導體基板102的電晶體裝置300之剖視圖，其中井區與Vth佈植302將第一雜質型態的掺質導入半導體基板102的電晶體區中。Vth佈植將第一雜質型態的雜質導入電晶體區，以調整後續步驟形成之電晶體之Vth。在某些實施例中，掺質包括p型掺質如硼、碳、銦、銻、砷、或類似物。在多種實施例中，Vth佈植採用的佈植能量介於約5keV至約150keV之間。
第4圖係某些實施例中，包含電晶體裝置300之電晶體裝置400之剖視圖，其中回火步驟可活化佈植的掺質，以消除井區與Vth佈植302造成的結晶缺陷，並促進半導體基板102中掺質擴散與再分佈。多種習知的回火步驟可用於此步驟，且回火步驟可讓佈植的掺質更深入半導體基板102中，如第4圖所示之漸暗梯度的半導體基板102。
第5圖係某些實施例中，包含電晶體裝置400之電 晶體裝置500，其於電晶體區中具有深度d的凹陷。在某些實施例中，形成凹陷的步驟包括一或多道蝕刻製程，包含但不限於乾蝕刻如電漿蝕刻製程、濕蝕刻、或上述之組合。
第6A至6C圖係多種實施例中，反掺雜層位於半導體基板102上的結構。第6A圖係某些實施例中，包含電晶體裝置500的電晶體裝置600A，其上磊晶有第一反掺雜層106A，其具有第二雜質型態的掺質，且第二雜質型態與第一雜質型態相反。以第6A圖之實施例來說，第一反掺雜層106A位於第5圖之實施例所形成之凹陷的下表面上。
第6B圖係某些實施例中，包含電晶體裝置500之電晶體裝置600B，其第二反掺雜層106B的形成方法為佈植技術。佈植技術將第二雜質型態的掺質直接導入半導體基板102中，形成的第二反掺雜層106B係位於第5圖之實施例形成之凹陷的下表面下。第6C圖係包含電晶體裝置500之電晶體裝置600C，其不具有任何反掺雜層。如此一來，第6A至6C圖顯示半導體基板102上之反掺雜層的三種選擇：磊晶層、半導體基板102的掺雜區、或者沒有反掺雜層。
第7A至7F圖係多種實施例中，在第6A至6C圖之電晶體裝置600A、600B、與600C上形成delta掺雜層的示意圖。第7A圖係某些實施例中包含電晶體裝置600A之電晶體裝置700A的剖視圖，含有第一雜質型態之掺質的第一delta掺雜層108A係磊晶於第一反掺雜層106A上，其形成方法為適當的磊晶技術。
第7B圖係某些實施例中包含電晶體裝置600B之電 晶體裝置700B的剖視圖，第一delta掺雜層108A係磊晶於第二反掺雜層106B上，其形成方法為適當的磊晶技術。
第7C圖係某些實施例中包含電晶體裝置600C之電晶體裝置700C的剖視圖，含有第一雜質型態之掺質的第一delta掺雜層108A係磊晶於凹陷的下表面上，其形成方法為適當的磊晶技術。第一delta掺雜層108A的峰值掺雜濃度為約1e19cm-3。
第7D圖係某些實施例中包含電晶體裝置600A之電晶體裝置700D的剖視圖，含有第一雜質型態之掺質的第二delta掺雜層108B係形成於反掺雜層106A之上表面下，其形成方法為佈植技術。如此一來，第二delta掺雜層108B係形成於第一反掺雜層106A的頂部中。
第7E圖係某些實施例中包含電晶體裝置600B之電晶體裝置700E的剖視圖，第二delta掺雜層108B亦形成於凹陷的下表面下，其形成方法為佈植技術。如此一來，第二反掺雜層106B與第二delta掺雜層108B均形成於半導體基板102中。以第7E圖的實施例來說，第二反掺雜層106B經佈植形成並穿透半導體基板至較深的深度，即第二反掺雜層106B的深度大於第二delta掺雜層108B的第一厚度t1，且第二反掺雜層106B具有第二厚度t2。
第7F圖係某些實施例中，包含電晶體裝置600C之電晶體裝置700F的剖視圖，含有第一雜質型態之掺質的第二delta掺雜層108B係形成於凹陷的下表面下，其形成方法為適當的佈植技術。
如此一來，第7A至7F圖顯示反掺雜層或半導體基 板102上的delta掺雜層之六種選擇，分別來自於第6A至6C圖中的反掺雜層之三種選擇。上述六種選擇包括：磊晶層形成於磊晶層上(電晶體裝置700A)、磊晶層形成於半導體基板102的掺雜區上(電晶體裝置700B)、磊晶層直接形成於不含反掺雜層的半導體基板102上(電晶體裝置700C)、掺層區形成於磊晶層中(電晶體裝置700D)、半導體基板102的第一掺雜區形成於半導體基板102的第二掺雜區下(電晶體裝置700E)、或不含反掺雜區之半導體基板102的掺雜區(電晶體裝置700F)。上述六種組合均適於進行第8至15圖所示的後續製程。然而只有電晶體裝置700A的實施例用以說明後續製程步驟，其他電晶體裝置可類推。
第8圖係某些實施例中，包含電晶體裝置700A之電晶體裝置800的剖視圖，含碳材料層110係形成於第一delta掺雜層108A上。在某些實施例中，含碳材料層110包含碳化矽。含碳材料層110可減緩半導體基板102之井區的掺質回擴散至後續形成的磊晶層。
第9圖係某些實施例中包含電晶體裝置800之電晶體裝置900的剖視圖，基板材料層112係形成於含碳材料層110上。在某些實施例中，基板材料層112為適當磊晶技術形成的矽層。含碳材料層110可減緩半導體基板102之井區與Vth掺質回擴散至基板材料層112，讓電晶體裝置的通道具有陡峭的後退型掺雜形狀，且電晶體裝置所含之基板材料層112其表面具有較低表面掺質濃度(小於1e18cm-3)。上述低表面掺質濃度與後退型掺雜形狀可減緩反掺雜層106A、第一delta掺雜層 108A、含碳材料層110、與基板材料層112所形成之通道902中的局部與全部掺質偏差值，進而改善裝置效能。
第10圖係某些實施例中，包含電晶體裝置900之電晶體裝置1000的剖視圖，閘極介電層1002係位於基板材料層112上。在某些實施例中，閘極介電層1002包含氧化物層如氧化矽。上述氧化物層的形成方法可採用氧化製程，比如升高溫度。可以理解的是氧化製程的溫度升高，可能增加掺質自井區回擴散至上方的磊晶層的現象。然而含碳材料層110可減緩上述回擴散，因此通道中仍具有陡峭的退後型掺雜形狀。
第11圖係某些實施例中，包含電晶體裝置1000之電晶體裝置1100的剖視圖，閘極1102(如多晶矽)係位於閘極介電層1002上。接著以適當的微影方法圖案化閘極1102與閘極介電層1002，且微影方法包含但不限於光微影、多重圖案化(MP)光微影(如雙重圖案化)、深紫外線(UV)微影、極UV(EUV)微影、或其他合適的圖案化技術。
第12圖係某些實施例中包含電晶體裝置1100之電晶體裝置1200的剖視圖，第一間隔物1202A與第二間隔物1202B係形成於圖案化之閘極1102與閘極介電層1002的兩側上。在多種實施例中，第一間隔渡1202A與第二間隔物1202B包含氧化物、矽、與氮化物之組合。
第13圖係某些實施例中，包含電晶體裝置1200之電晶體裝置1300的剖視圖，在圖案化閘極1102與閘極介電層1002後進行輕掺雜汲極(LDD)佈植1302，以形成第一LDD區1304A與第二LDD區1304B。輕掺雜汲極佈植1302採用第二雜質 型態的掺質，其與第3圖中的井區與Vth佈植之第一雜質型態相反。以第2至15圖的實施例來說，第一LDD區1304A與第二LDD區1304B為n型(比如磷、銻、或砷)，而井區與Vth佈植304為p型(比如硼、碳、銦、或類似物)。
第14圖係某些實施例中包含電晶體裝置1300之電晶體裝置1400的剖視圖，在輕掺雜汲極佈植1302後進行環形佈植1402。環形佈植1402將第一雜質型態的掺質(與井區與Vth佈植304相同)導入通道之相反邊緣上的第一高掺雜區1404A與第二高掺雜區1404B中。在一實施例中，環形佈植1402係用以導入銦與碳的混合物。在另一實施例中，環形佈植1402係用以將銦、硼、二氟化硼導入第一高掺雜區1404A與第二高掺雜區1404B。
第15圖係某些實施例中包含電晶體裝置1400之電晶體裝置1500的剖視圖，進行源極/汲極佈植1502以形成第一源極/汲極區1504A與第二源極/汲極區1504B。第一源極/汲極區1504A與第二源極/汲極區1504B包含第二雜質型態(與反掺雜層106A相同)。在某些實施例中，第一源極/汲極區1504A與第二源極/汲極區1504B的形成方法可為磊晶成長。
值得注意的是，第2至15圖的實施例可用於p型MOSFET或n型MOSFET，只要反轉掺質型態即可。
第16圖係某些實施例中，形成電晶體之方法1600。方法1600包含一系列的動作或事件，但應理解這些動作或事件的順序並非用以侷限本發明。舉例來說，某些動作可採用不同順序進行，及/或與其他非下述之動作或事件同時進 行。在下述一或多個實施例中，並不必然進行所有的動作。另一方面，下述的一或多個動作可獨立進行。
在步驟1602中，將第一雜質型態的掺質導入半導體基板的電晶體區中，且電晶體區包含通道區與源極/汲極區。在某些實施例中，將第一雜質型態的掺質導入電晶體區後，進行回火製程。
在步驟1604中，使電晶體區上的基板凹陷。
在步驟1606中，可視情況形成包含第二雜質型態的掺質之反掺雜層，且第二雜質型態與第一雜質型態相反。在某些實施例中，反掺雜區係磊晶形成於凹陷的下表面上。在某些實施例中，反掺雜層係將第二雜質型態之掺質佈植至凹陷的下表面中，即反掺雜層包含半導體基板的掺雜區。在某些實施例中，並未形成反掺雜層。
在步驟1608中，包含第一雜質型態之掺質的delta掺雜層係形成於凹陷中的反掺雜層上，或僅僅形成於凹陷中(省略步驟1606，即未形成反掺雜層時)。在某些實施例中，形成delta掺雜層的步驟包括磊晶形成delta掺雜層於凹陷的下表面上。在某些實施例中，形成delta掺雜層的步驟包括將第一雜質型態的掺質佈植至凹陷的下表面中，即delta掺雜層包括半導體基板的掺雜區。
在步驟1610中，含碳材料層(如碳化矽)係形成於delta掺雜層上，其形成方法為磊晶沉積技術。
在步驟1612中，未掺雜的基板材料層(如矽)係形成於含碳材料層上，其形成方法為磊晶沉積技術。
在步驟1614中，閘極介電層(如氧化矽)係形成於基板材料層上。
在步驟1616中，閘極層(如多晶矽)係形成於閘極介電層上，接著圖案化以形成電晶體閘極。
在步驟1618中，輕掺雜汲極(LDD)區係形成於通道兩側上，且LDD區包含第二雜質型態的掺質。
在步驟1620中，進行環形佈植以形成環形區於通道兩側上，且環形區包含第一雜質型態的掺質。
在步驟1622中，形成源極與汲極區於通道兩側上，且源極與汲極區包含第二雜質型態的掺質。
本技術領域中具有通常知識者在閱讀及/或理解說明書與附圖後，應可進行等效置換及/或改良。本發明包含但不限於這些置換與改良。此外，一或多個實施方式揭露的特定結構或實施例，可依需要與其他實施方式中一或多個其他結構及/或實施例隨意組合。此外，用語「包含」、「具有」，「含」、及/或其變化，可延伸解釋為包括性的意義，比如「包括」。此外，「實例」僅僅是某一實例而非最佳實例。可以理解的是，上述結構、層、及/或單元對應另一者之特定尺寸及/或方向，僅用於簡化說明和方便理解，其實際尺寸及/或方向可能不同於上述內容。
如此一來，本發明某些實施例之電晶體裝置採用的通道，可改善IC中的電晶體裝置之間的局部與全部偏差值。在某些實施例中，通道係形成於含有第一雜質型態的掺質之半導體基板的電晶體區中。通道由delta掺雜層組成，且包含第一 雜質型態的掺質，可用以產生峰期後退型掺雜濃度於通道中。通道更包括含碳材料層於delta掺雜層上，用以避免基板與delta掺雜層的掺質回擴散。通道亦包括基板材料層於含碳材料層上，用以提供低掺質濃度使靠近通道的表面具有陡峭的後退型掺雜形狀。在某些實施例中，通道更包括反掺雜層於delta掺雜層下。反掺雜層係由第二雜質型態的掺質組成，且第二雜質型態與第一雜質型態相反。反掺雜層係用以避免半導體基板中的漏電流。
在某些實施例中，本發明關於電晶體裝置，其包括凹陷位於半導體基板的電晶體區中，其中電晶體區掺雜有第一雜質型態的掺質。電晶體裝置更包括通道區，其包括delta掺雜層，其包括第一雜質型態的掺質且位於凹陷中；含碳材料層，位於delta掺雜層上；以及基板材料層，位於含碳材料層上。上述電晶體裝置更包括閘極，位於通道區上。在某些實施例中，反掺雜層係位於delta掺雜層下，反掺雜層包括第二雜質型態的掺質，且第二雜質型態與第一雜質型態相反。
在某些實施例中，本發明關於形成電晶體裝置於半導體基板上的方法，包括將第一雜質型態的掺質導入半導體基板的電晶體區；以及形成凹陷於電晶體區上的半導體基板中。上述方法更包括形成delta掺雜層於凹陷中，且delta掺雜層包括第一雜質型態的掺質；形成含碳材料層於delta掺雜層上；以及形成基板材料層於含碳材料層上。在某些實施例中，上述方法更包括形成反掺雜層於delta掺雜層下，且反掺雜層包括第二雜質型態的掺質，且第二雜質型態與第一雜質型態相反。
在某些實施例中，本發明關於形成電晶體裝置於半導體基板上的方法，包括將第一雜質型態的掺質導入半導體基板的電晶體區，以及形成凹陷於電晶體區上的半導體基板中。上述方法更包括形成delta掺雜層於凹陷中，且delta掺雜層包括第一雜質型態的掺質；形成含碳材料層於delta掺雜層上；以及形成基板材料層於含碳材料層上。上述方法更包括形成閘極介電層於基板材料層上，以及形成閘極於閘極介電層上。上述方法更包括形成輕掺雜汲極區於通道區的兩側上，輕掺雜汲極區包括第二雜質型態的掺質，第二雜質型態與第一雜質型態相反，且通道區包含delta掺雜層、含碳材料層、與基板材料層。 上述方法更包括形成環形區於通道區的兩側上，且環形區包括第一雜質型態的掺質；以及形成源極與汲極區於通道區的兩側上，且源極與汲極區包括第二雜質型態的掺質。在某些實施例中，上述方法更包括形成反掺雜層於delta掺雜層下，反掺雜層包括第二雜質型態的掺質，且第二雜質型態與第一雜質型態相反。
102‧‧‧半導體基板
106A‧‧‧第一反掺雜層
108A‧‧‧第一delta掺雜層
110‧‧‧含碳材料層
112‧‧‧基板材料層
1500‧‧‧電晶體裝置
1002‧‧‧閘極介電層
1102‧‧‧閘極
1202A‧‧‧第一間隔物
1202B‧‧‧第二間隔物
1304A‧‧‧第一LDD區
1304B‧‧‧第二LDD區
1404A‧‧‧第一高掺雜區
1404B‧‧‧第二高掺雜區
1502‧‧‧源極/汲極佈植
1504A‧‧‧第一源極/汲極區
1504B‧‧‧第二源極/汲極區

Claims (12)

  1. 一種電晶體裝置，係形成於一半導體基板上，包括：一凹陷，位於該半導體基板的一電晶體區中，其中該電晶體區掺雜有一第一雜質型態的掺質；以及一通道區，包括：一delta掺雜層，包括該第一雜質型態的掺質且位於該凹陷中；一含碳材料層，位於該delta掺雜層上；一基板材料層，位於該含碳材料層上；以及一閘極，位於該通道區上，其中該通道區橫向地位於一源極區與一汲極區之間。
  2. 如申請專利範圍第1項所述之電晶體裝置，更包括一反掺雜層位於該凹陷的下表面上與位於該delta掺雜層下，其中該反掺雜層包括一第二雜質型態的掺質，且該第二雜質型態與該第一雜質型態相反，以及其中該反掺雜層係磊晶於該凹陷中。
  3. 如申請專利範圍第1項所述之電晶體裝置，更包括一反掺雜層位於該凹陷的下表面下並位於該delta掺雜層下，其中該反掺雜層包括一第二雜質型態的掺質，且該第二雜質型態與該第一雜質型態相反，且其中該反掺雜層包括該凹陷中的半導體基板之一掺雜區。
  4. 如申請專利範圍第1項所述之電晶體裝置，其中該delta掺雜層係磊晶於該凹陷的下表面上，或該凹陷之下表面下的該半導體基板之一掺雜區。
  5. 一種電晶體裝置的形成方法，且該電晶體裝置位於一半導體基板上，包括：將第一雜質型態的掺質導入該半導體基板的一電晶體區；形成一凹陷於該電晶體區上的該半導體基板中；形成一delta掺雜層於該凹陷中，且該delta掺雜層包括該第一雜質型態的掺質；形成一含碳材料層於該delta掺雜層上；以及形成一基板材料層於該含碳材料層上，其中該delta掺雜層與該含碳材料層之頂部低於該凹陷之頂部。
  6. 如申請專利範圍第5項所述之電晶體裝置的形成方法，更包括形成一反掺雜層於該凹陷中與該delta掺雜層下，其中該反掺雜層包括一第二雜質型態的掺質，且該第二雜質型態與該第一雜質型態相反。
  7. 如申請專利範圍第6項所述之電晶體裝置的形成方法，其中形成該反掺雜層的步驟包括磊晶該反掺雜層於該凹陷的下表面上。
  8. 如申請專利範圍第6項所述之電晶體裝置的形成方法，其中形成該反掺雜層之步驟包括佈植該第二雜質型態的掺質至該凹陷的下表面，且該反掺雜層包括該半導體基板的一掺雜區。
  9. 如申請專利範圍第5項所述之電晶體裝置的形成方法，其中形成該delta掺雜區的步驟包括磊晶該delta掺雜區於該凹陷的下表面上。
  10. 如申請專利範圍第5項所述之電晶裝置的形成方法，其中形成該delta掺雜區之步驟包括佈植該第一雜質型態的掺質至該凹陷的下表面中，且delta掺雜層包括該半導體基板的一掺雜區。
  11. 一種電晶體裝置的形成方法，且該電晶體裝置位於一半導體基板上，包括：將一第一雜質型態的掺質導入該半導體基板的一電晶體區中；形成一凹陷於該電晶體區上的該半導體基板中；形成一delta掺雜層於該凹陷中，且該delta掺雜層包括該第一雜質型態的掺質；形成一含碳材料層於該delta掺雜層上；形成一基板材料層於該含碳材料層上；形成一閘極介電層於該基板材料層上；形成一閘極於該閘極介電層上；形成一輕掺雜汲極區於該通道區的兩側上，該輕掺雜汲極區包括一第二雜質型態的掺質，該第二雜質型態與該第一雜質型態相反，且該通道區包含該delta掺雜層、該含碳材料層、與該基板材料層；形成一環形區於該通道區的兩側上，且該環形區包括該第一雜質型態的掺質；以及形成源極與汲極區於該通道區的兩側上，且該源極與汲極區包括該第二雜質型態的掺質。
  12. 如申請專利範圍第11項所述之電晶體裝置的形成方法，更 包括形成一反掺雜層於該凹陷中及該delta掺雜層下，且該反掺雜層包括該第二雜質型態的掺質。
TW103146012A 2014-01-16 2014-12-29 電晶體裝置與其形成方法 TWI543231B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/156,546 US9184234B2 (en) 2014-01-16 2014-01-16 Transistor design

Publications (2)

Publication Number Publication Date
TW201539527A TW201539527A (zh) 2015-10-16
TWI543231B true TWI543231B (zh) 2016-07-21

Family

ID=53484738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146012A TWI543231B (zh) 2014-01-16 2014-12-29 電晶體裝置與其形成方法

Country Status (3)

Country Link
US (2) US9184234B2 (zh)
DE (1) DE102014019380B4 (zh)
TW (1) TWI543231B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859380B2 (en) * 2010-11-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and manufacturing methods thereof
CN104810396B (zh) 2014-01-23 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9721827B2 (en) * 2014-02-27 2017-08-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with stress control and method of making
JP6490001B2 (ja) * 2015-12-25 2019-03-27 ウエストユニティス株式会社 メディカルシステム
US9875976B2 (en) * 2015-12-31 2018-01-23 Taiwan Semiconductor Manufacturing Company Ltd. Switching device
US11031461B2 (en) * 2019-08-25 2021-06-08 Genesic Semiconductor Inc. Manufacture of robust, high-performance devices
US20240258375A1 (en) * 2023-01-27 2024-08-01 Applied Materials, Inc. Silicon carbide transistor with channel counter-doping and pocket-doping

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823393B2 (ja) 1991-09-09 1998-11-11 シャープ株式会社 半導体メモリ素子及びその製造方法
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6040208A (en) 1997-08-29 2000-03-21 Micron Technology, Inc. Angled ion implantation for selective doping
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6541343B1 (en) 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
US6566204B1 (en) 2000-03-31 2003-05-20 National Semiconductor Corporation Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors
US6589847B1 (en) 2000-08-03 2003-07-08 Advanced Micro Devices, Inc. Tilted counter-doped implant to sharpen halo profile
US7064399B2 (en) 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
US6489223B1 (en) 2001-07-03 2002-12-03 International Business Machines Corporation Angled implant process
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP3857622B2 (ja) 2002-07-15 2006-12-13 株式会社東芝 半導体装置およびその製造方法
US7491988B2 (en) 2004-06-28 2009-02-17 Intel Corporation Transistors with increased mobility in the channel zone and method of fabrication
JP4149980B2 (ja) 2004-09-17 2008-09-17 シャープ株式会社 半導体製造装置の製造方法
US20060065937A1 (en) 2004-09-30 2006-03-30 Thomas Hoffmann Short channel effect of MOS devices by retrograde well engineering using tilted dopant implantation into recessed source/drain regions
KR100673001B1 (ko) 2005-04-04 2007-01-24 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
US7952149B2 (en) 2005-05-12 2011-05-31 International Business Machines Corporation Anti-halo compensation
US7838369B2 (en) 2005-08-29 2010-11-23 National Semiconductor Corporation Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications
US7608515B2 (en) 2006-02-14 2009-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion layer for stressed semiconductor devices
US7761278B2 (en) 2007-02-12 2010-07-20 International Business Machines Corporation Semiconductor device stress modeling methodology
US20080242032A1 (en) 2007-03-29 2008-10-02 Texas Instruments Incorporated Carbon-Doped Epitaxial SiGe
WO2008137724A1 (en) 2007-05-03 2008-11-13 Dsm Solutions, Inc. Strained channel p-type jfet and fabrication method thereof
US7943468B2 (en) 2008-03-31 2011-05-17 Intel Corporation Penetrating implant for forming a semiconductor device
US7838887B2 (en) 2008-04-30 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain carbon implant and RTA anneal, pre-SiGe deposition
US20090289280A1 (en) 2008-05-22 2009-11-26 Da Zhang Method for Making Transistors and the Device Thereof
KR20100080159A (ko) 2008-12-31 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그 제조방법
KR20100133676A (ko) 2009-06-12 2010-12-22 삼성전자주식회사 경사 이온 주입을 이용한 비휘발성 메모리 장치의 제조 방법
US8017483B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Method of creating asymmetric field-effect-transistors
US20110031503A1 (en) 2009-08-10 2011-02-10 International Business Machines Corporation Device with stressed channel
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US20110215376A1 (en) 2010-03-08 2011-09-08 International Business Machines Corporation Pre-gate, source/drain strain layer formation
US8304840B2 (en) 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
US8659054B2 (en) 2010-10-15 2014-02-25 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
US8357579B2 (en) 2010-11-30 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8569156B1 (en) * 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8298895B1 (en) 2011-10-31 2012-10-30 International Business Machines Corporation Selective threshold voltage implants for long channel devices
US8993424B2 (en) 2011-11-03 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor transistor device with optimized dopant profile
KR101329665B1 (ko) 2011-11-04 2013-11-15 주식회사 티씨케이 금속과 세라믹의 접합구조 및 접합방법
TWI521574B (zh) 2012-05-23 2016-02-11 聯華電子股份有限公司 半導體製程
US8669167B1 (en) 2012-08-28 2014-03-11 International Business Machines Corporation Techniques for metal gate workfunction engineering to enable multiple threshold voltage FINFET devices
US8916442B2 (en) 2013-01-17 2014-12-23 Globalfoundries Inc. Method of forming step doping channel profile for super steep retrograde well field effect transistor and resulting device
US9972524B2 (en) 2013-03-11 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
US9224814B2 (en) 2014-01-16 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Process design to improve transistor variations and performance
US9252236B2 (en) 2014-02-25 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Counter pocket implant to improve analog gain
US9466670B2 (en) 2014-03-12 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sandwich epi channel for device enhancement
US9419136B2 (en) 2014-04-14 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dislocation stress memorization technique (DSMT) on epitaxial channel devices

Also Published As

Publication number Publication date
US9553150B2 (en) 2017-01-24
TW201539527A (zh) 2015-10-16
DE102014019380A1 (de) 2015-07-16
US20150200253A1 (en) 2015-07-16
US20160035832A1 (en) 2016-02-04
DE102014019380B4 (de) 2025-02-27
US9184234B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
TWI543231B (zh) 電晶體裝置與其形成方法
US9922977B2 (en) Transistor with threshold voltage set notch and method of fabrication thereof
CN103137697B (zh) 功率mosfet及其形成方法
US12068374B2 (en) Method of dopant deactivation underneath gate
TWI540651B (zh) 電晶體元件及其形成方法
CN102891180B (zh) 一种包含mosfet器件的半导体器件和制作方法
US8993424B2 (en) Method for forming a semiconductor transistor device with optimized dopant profile
US20160218103A1 (en) Semiconductor integrated circuit device and method of manufacturing thereof
TW201501243A (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US9224814B2 (en) Process design to improve transistor variations and performance
US9362399B2 (en) Well implant through dummy gate oxide in gate-last process
TW201924060A (zh) 具有減小的橫向電場之電晶體元件
US20130337622A1 (en) Semiconductor process
TWI541872B (zh) 形成於半導體基板上的整合晶片及其製造方法
CN106548943A (zh) 晶体管及其形成方法
JP7642609B2 (ja) プレーナ型ＳｉＣ ＭＯＳＦＥＴのための最適化されたレトログレードチャネル注入
CN102881593A (zh) 一种结型场效应晶体管的制作方法
US9437494B2 (en) Semiconductor arrangement and formation thereof
KR20120062367A (ko) 반도체 소자의 제조방법
US20140099783A1 (en) Method of adding an additional mask in the ion-implantation process
KR20110076392A (ko) 반도체 소자 제조 방법
KR20070081721A (ko) 에스에스알 도핑 프로파일의 채널을 갖는 반도체 장치의제조 방법
KR20050003618A (ko) 전계 효과 트렌지스터 및 그의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees