[go: up one dir, main page]

TWI434385B - 封裝基板單元及用於製造封裝基板單元之方法 - Google Patents

封裝基板單元及用於製造封裝基板單元之方法 Download PDF

Info

Publication number
TWI434385B
TWI434385B TW100106441A TW100106441A TWI434385B TW I434385 B TWI434385 B TW I434385B TW 100106441 A TW100106441 A TW 100106441A TW 100106441 A TW100106441 A TW 100106441A TW I434385 B TWI434385 B TW I434385B
Authority
TW
Taiwan
Prior art keywords
layer
package substrate
substrate unit
solder
semiconductor wafer
Prior art date
Application number
TW100106441A
Other languages
English (en)
Other versions
TW201214643A (en
Inventor
新內山 陳
荒井和也
福井慧
池上晉平
高橋康仁
吉村英明
鈴木均
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201214643A publication Critical patent/TW201214643A/zh
Application granted granted Critical
Publication of TWI434385B publication Critical patent/TWI434385B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H10W70/685—
    • H10W90/701—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H10W72/072—
    • H10W72/241—
    • H10W72/283—
    • H10W90/724—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

封裝基板單元及用於製造封裝基板單元之方法 發明領域
此處所討論的實施例係有關於一封裝基板單元及一用於製造該封裝基板單元之方法。
 發明背景
傳統上，已經需要藉由一多層結構被組構成具有高密度之封裝配線基板。有鑒於此，已知以一積造基板作為一組構成具有一多層及一高密度結構之配線基板，該積造基板係包括間隙導縫(IVHs)，其形成於一核心層中用於建立特定層之間的一電性連接，IVH墊，其形成於核心層上，導縫，其形成於一積造層中，導縫墊，其形成於積造層上，及配線圖案。此多層積造基板亦已知作為一封裝基板單元。
下文參照第19圖說明一具有一多層結構之習見封裝基板單元100的一示範性組態。此處，第19圖是習見封裝基板單元100的組態圖。第20A圖是一習見半導體晶片安裝層之橫剖視圖。第20B圖是習見半導體晶片安裝層之平面圖。
如第19圖所示，封裝基板單元100係包括一半導體晶片安裝層3，一球柵陣列(BGA)銲球安裝層19，一絕緣層4(第20A圖)，及一絕緣層5。此外，其形成為具有一多層積造結構，多層積造結構係包括分別作為頂側與底側積造層且各具有導縫12及導縫墊13之絕緣層14，一核心層15，及銲阻層7與16。
核心層15中，通孔17形成於預定位置。各通孔17中放置有一通孔導縫18，一對導縫墊13設置於上方及下方。此外，封裝基板單元100中，一半導體晶片10係以一電子組件被安裝於半導體晶片安裝層3的頂表面上。
半導體晶片安裝層3係包括絕緣層4(第20A圖)，形成於絕緣層4的頂表面上之傳導墊6及銲阻層7(第20A圖)。銲阻層7上，位居上側之開口8係形成於預定位置(第19圖)。半導體晶片10的終端處所形成之銲料凸塊11係形成與開口8處所形成的銲料凸塊9之銲接點，其形成於半導體晶片安裝層3的銲阻層7上。此處，銲料凸塊9中係使用共晶銲料(Sn/Pb)。
同時，在一份揭露習見技術的刊文中，已揭露一封裝基板，其中作為用於形成與銅柱的銲接點之電鍍電極的銅柱及銅凸塊係設置在一基底樹脂層上所形成的銲料凸塊中，其上安裝有一諸如半導體晶片等電子組件。
專利文件1：日本先行公開專利公告No. 2008-42118。
近年來，從環境措施觀點來看，已具有從共晶銲料(Sn/Pb)移往不含鉛(Pb)的無鉛銲料(譬如Sn/Ag，Sn/Ag/Cu，Sn/Cu，等)作為安裝半導體晶片時所採用的銲料之趨勢。
此處，無鉛銲料比起共晶銲料的融點溫度(譬如183℃)具有一更高的融點溫度(譬如220℃)。因此，半導體晶片10安裝在封裝基板單元100中時(亦即迴流製程期間)之熱膨脹差異係造成無鉛銲料易具有應變。此外，由於無鉛銲料比起共晶銲料具有較高程度的硬度，無鉛銲料比共晶銲料更易破裂。
下文參照第20A及20B圖說明若採用無鉛銲料情形下造成銲料凸塊9中的裂痕之因素。此處，各銲料凸塊9上的應力係產生於不同材料之間的介面處。更特別來說，應力係發生於銲料凸塊9及銲阻層7上的各別開口8之間的介面處(以圖中黑色圓形α代表)並發生於傳導墊6及各別銲料凸塊9之間的介面處(以圖中黑色圓形β代表)。
特別來說，由於應力變成集中於銲料凸塊9及銲阻層7上的各別開口8之間的介面，裂痕係從銲料凸塊9及銲阻層7上的各別開口8之間的介面(以圖中黑色圓形α代表)朝向銲料凸塊9的中央部分發生。當此等裂痕發生於銲料凸塊9內側時，將影響銲料凸塊9與各別銲料凸塊11之間的連接強度，其形成於半導體晶片10的終端處(第19圖)。
同時，在該習見技術公告文件所揭露的封裝基板之案例中，由於銅柱形成於一基底樹脂層的通孔中，基板無法組構成為高密度基板。並且，為了形成與銅柱構成銲接點之銅凸塊，需進行利用一昂貴雷射機具將開口形成於基底樹脂層中之任務。此外，亦需進行使其上形成有銅柱的基底樹脂層聯合或對準於一其上列印有銲料的基板之任務。
為此，本發明的一實施例之一態樣中，一目的係在於提供一能夠使一電子組件中所形成的銲料凸塊與一封裝基板單元中所形成的銲料凸塊之間的連接可靠度達成增強之封裝基板單元。
 發明概要
根據本發明的一實施例之一態樣，一封裝基板單元係包括一絕緣層；及一電極單元，其形成於絕緣層上以經由一導縫與一被定位為與絕緣層相對之電子組件的一終端建立一電接點，其中電極單元具有一突往電子組件之突件。
圖式簡單說明
第1圖是根據第一實施例之一封裝基板單元的橫剖視圖；第2A圖是根據第一實施例之一半導體晶片安裝層的橫剖視圖；第2B圖是根據第一實施例之半導體晶片安裝層的平面圖；第3圖是用於說明半導體晶片安裝層之構成元件的示範維度之說明圖；第4A圖是用於說明作用在一銲料凸塊上的應力分佈之橫剖視圖；第4B圖是用於說明作用在一銲料凸塊上的應力分佈之平面圖；第5圖是說明關於銲料凸塊的一可靠度測試之圖式；第6圖是說明一用於製造封裝基板單元之方法的流程圖；第7A至7J圖是說明用於製造封裝基板單元之方法的說明圖；第8圖是根據第二實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第9圖是根據第三實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第10圖是根據第四實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第11圖是根據第五實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第12圖是根據第六實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第13圖是根據第七實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第14圖是根據第八實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第15圖是根據第九實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第16圖是根據第十實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第17圖是根據第十一實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第18圖是根據第十二實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；第19圖是一習見封裝基板單元之組態圖；第20A圖是一習見半導體晶片安裝層的橫剖視圖；及第20B圖是習見半導體晶片安裝層的平面圖。
 實施例描述
將參照附圖說明本發明的較佳實施例。
[a]第一實施例
第1圖是根據第一實施例之一封裝基板單元的橫剖視圖。第2A圖是根據第一實施例之一半導體晶片安裝層的橫剖視圖。第2B圖是根據第一實施例之半導體晶片安裝層的平面圖。第3圖是用於說明半導體晶片安裝層之構成元件的示範維度之說明圖。
同時，本發明不限於本實施例。此外，圖示範例中，一積造結構係由兩積造層組構而成。然而，替代性地，亦可能以不只兩層來組構積造結構，其根據第一實施例包括一其上形成有金屬柱24之半導體晶片安裝層20。根據第一實施例的下文描述中，係假設半導體晶片10被安裝在一封裝基板單元1的頂表面上。
如第1圖所示，封裝基板單元1係包括半導體晶片安裝層20，一BGA銲球安裝層54，頂側積造層30，其上形成有導縫31及導縫墊32，一核心層40，及其上形成有導縫51及導縫墊52之底側積造層50。核心層40上，通孔41形成於預定位置。各通孔41中，放置一通孔導縫43而一對導縫墊42設置於上方及下方。此外，配線42a形成於核心層40上。
封裝基板單元1中，半導體晶片安裝層20形成為包括一絕緣層21，且BGA銲球安裝層54形成為包括一絕緣層55。藉由建立頂側積造層30上所形成的導縫31暨導縫墊32、核心層40、及核心層40上所形成的導縫墊42暨通孔導縫43之間的電性連接，且藉由建立底側積造層50上所形成的導縫51暨導縫墊52、核心層40、及核心層40上所形成的導縫墊42暨通孔導縫43之間的電性連接，藉以使封裝基板單元1組構成具有一多層結構。此外，半導體晶片10以一電子組件被安裝在半導體晶片安裝層20的頂表面上。
如第2A及2B圖所示，半導體晶片安裝層20係包括絕緣層21，包括一傳導籽晶金屬層22a，其形成於絕緣層21的頂表面上及導縫31周圍，包括傳導墊23，其形成於傳導籽晶金屬層22a的頂表面上，且包括金屬柱24，其形成於傳導墊23的頂表面之實質中央部分處。此外，半導體晶片安裝層20包括一銲阻層25，其形成為圍繞傳導墊23及金屬柱24。在銲阻層25上，位居上側之開口26係形成於預定位置(第2A及2B圖的兩位置)。
並且，在銲阻層25上之開口26的形成位置，各別傳導墊23頂表面上所形成之金屬柱24係變成曝露，半導體晶片10(第1圖)的終端處所形成之與銲料凸塊11(第1圖)形成銲接點之銲料凸塊27(第1圖)亦然。
傳導籽晶金屬層22a係設置於絕緣層21與銲阻層25的底表面暨傳導墊23的底表面之間。因此，傳導籽晶金屬層22a形成之目的係在於增強對於傳導墊23及金屬柱24的電性傳導，增強與絕緣層21的接觸，及增強連接可靠度。
傳導墊23形成為圓形墊構件並由與傳導墊23頂表面上所形成之金屬柱24材料相同的材料(譬如銅)製成。並且，傳導墊23連同各別金屬柱24係用來作為電極單元以與半導體晶片10的終端建立電性連接。同時，傳導墊23亦稱為控制式崩潰晶片連接(C4)墊。
各金屬柱24係由銅材料製成並形成為一在對應傳導墊23的實質中央位置具有往上定向之圓柱狀柱。確切來說，各金屬柱24係形成於可供對應開口26形成在銲阻層25上且其從內側支撐相同開口26處所形成的銲料凸塊27高度之位置。因此，銲料凸塊27係被列印在銲阻層25上所形成之各別開口26周圍，亦被列印在各別金屬柱24周圍。
因此，第一實施例中，半導體晶片10及封裝基板單元1之間的一安裝高度T(第1圖)可維持在一預定高度。確切來說，其中具有較細或較窄間距的傳導墊23(C4墊)之根據第一實施例的封裝基板單元1中，半導體晶片10及封裝基板單元1之間的安裝高度T可藉由使金屬柱位於銲料凸塊內側而維持在一預定高度。這可以防止銲料凸塊27中發生應變。
並且，由於在各銲料凸塊27中，金屬柱24係被形成為從內側支撐該銲料凸塊27的高度，銲料凸塊27的銲料量可與對應金屬柱24的容積均等地被降低。結果，相較於根據習見技術之半導體晶片安裝層3(第19圖)，可以降低傳導墊23之間的間距P(間距P1 >間距P)。因此，間距的窄化係能夠達成高密度銲料凸塊。
此處，第一實施例中，金屬柱24形成為圓柱狀形狀，目的在於增大應力分散的效應。或者，亦可能使金屬柱24形成為四角柱，八角柱，多角柱，或桿狀突件。
第3圖顯示半導體晶片安裝層20的構成元件之示範維度。確切來說，第3圖中，顯示各金屬柱24的一直徑維度“a”，各傳導墊23的一直徑維度“b”，及銲阻層25的一直徑維度“c”。此外，第3圖顯示各金屬柱24的一高度維度L1 ，各銲料凸塊27的一高度維度“d”，銲阻層25的一高度維度L2 ，及傳導墊23之間的間距P。同時，第3圖所示的數值係代表銲阻層25上所形成的各開口26若建議具有直徑維度“1”時之比值。
亦即，如第3圖所示，各金屬柱24係為一具有0.5至0.7範圍的直徑維度“a”之圓柱狀柱。各傳導墊23具有1.3至1.5範圍的直徑維度“b”。形成於銲阻層25上之各開口26具有等於1.0的直徑維度“c”。同時，各金屬柱24具有0.3至0.7範圍的高度維度L1 。各銲料凸塊27具有0.1至0.83範圍的高度維度“d”。銲阻層25具有0.2至0.33範圍的高度維度L2 。因此，各金屬柱24在高於銲阻層25的位置變成曝露。同時，傳導墊23之間的間距P位於2至1.3的範圍。
本實施例中，金屬柱24的高度維度L1 組構為高於銲阻層25的高度維度L2 (高度維度L1 >高度維度L2 )。藉由具有此組態，變得可以可靠地防止發生歸因於應力聚集或累積在銲料凸塊27內側所致之裂痕。
利用此方式，藉由使各金屬柱24配置於對應的銲料凸塊27內側藉以支撐該銲料凸塊27，變得可能將該銲料凸塊27內側所發生的應力予以分散。
下文參照第4A及4B圖說明利用金屬柱24使得銲料凸塊27內側所發生的應力被分散之應力分散效應。第4A圖是用於說明作用在一銲料凸塊上的應力分佈之橫剖視圖。第4B圖是說明作用在一銲料凸塊上的應力分佈之平面圖。
如上述，在銲料凸塊27內側，應力產生於銲料凸塊27與其他不同材料之間的介面。確切來說，應力發生於銲料凸塊27及銲阻層25上的各別開口26之間的介面(以圖中黑色圓形α代表)並發生於銲料凸塊27及各別傳導墊23之間的介面處(以圖中黑色圓形β代表)。另一方面，第一實施例中，由於金屬柱24形成於各別銲料凸塊27內側的實質中央部分，應力亦發生於銲料凸塊27及各別金屬柱24之間的介面(以圖中黑色圓形θ代表)。
確切來說，在銲料凸塊27與銲阻層25上所形成的各別開口26之間的介面，銲阻層25與銲料凸塊27之間存在大幅硬度差異。因此，因為應力聚集或累積在這些介面而傾向於發生裂痕。另一方面，在銲料凸塊27與各別金屬柱24之間的介面，金屬柱24與銲料凸塊27之間存在小幅硬度差異。因此，應力未聚集或累積於該等介面且未發生裂痕。
因此，關於發生在銲料凸塊27中的應力，除了習見發生應力處之銲料凸塊27及銲阻層25上所形成的各別開口26之間的介面，應力亦產生於銲料凸塊27及各別金屬柱24之間的介面(以圖中黑色圓形θ代表)。結果，以令聚集在單一區位的應力量減小之方式，使應力變得分散。因此，金屬柱24係利於使具有應力的區位數增多，故可防止實質因為應力造成的應變所發生之裂痕發生。
具有金屬柱的銲料凸塊之可靠度測試
第5圖是說明關於具有各別金屬柱24的銲料凸塊27之可靠度測試的圖表。此處，如第5圖所示關於銲料凸塊27之可靠度結果係依據銲阻層25的高度維度L2 (第3圖)以及金屬柱24的高度維度L1 之比值而定。
此處，係測試封裝基板單元的20個樣本。並且，在條件1至條件8下所使用的數值(<1，1.5至1.7，2.1，2.6，4.0，及4.1)係代表金屬柱24的高度維度之比值，其中銲阻層25的高度維度建議採用“1”。尚且，一項稱為TCB的熱循環測試之溫度係設定在-55℃至+125℃的範圍。在條件1除外的所有條件下，所有樣本係通過TCB 3500循環且並未發現有裂痕發生。
確切來說，當金屬柱24的高度維度L1 設定成高於銲阻層25的高度維度“1”時(譬如條件2至8)，所有樣本係通過TCB 3500循環。反之，當金屬柱的高度維度L1低於銲阻層25的高度維度時(譬如條件1)，裂痕在TCB 1000循環之後發生於銲料凸塊27內側。
在條件2至條件8的各條件下，當金屬柱24的高度維度L1分別設定為1.5至1.7、2.1、2.6、4.0及4.1時，獲得一評估實驗結果，其中在20個樣本任一者的銲料凸塊27內側並未發現發生裂痕。利用此方式，當金屬柱24的高度維度L1 被設定為高於銲阻層25的高度維度L2 時，可防止銲料凸塊27內側發生實質由於應力集中而發生之裂痕。
用於製造封裝基板單元之方法
下文參照第6圖說明根據第一實施例的一用於製造封裝基板單元之方法。此處，第6圖是說明根據第一實施例的用於製造封裝基板單元之方法的流程圖。
如第6圖所示，製造封裝基板單元時，一基板製造系統首先在步驟S1中形成核心層40(第1圖)。亦即，首先，通孔導縫43形成於核心層40中，接著形成導縫墊42及配線42a。
隨後，頂側積造層30及底側積造層50(第1圖)在步驟S2中同時於核心層40兩側上形成為配線層(第1圖)。確切來說，核心層40上，形成一絕緣層30a及一絕緣層50a，其分別構成頂側積造層30及底側積造層50。然後，導縫31、導縫墊32、及配線32a係形成為頂側積造層30的部份。類似地，導縫51、導縫墊52、及配線52a係形成為核心層40底下之積造層50的部份。形成導縫31及51、形成導縫墊32及52、及形成配線32a及52a之操作係重覆直到達成所需要的層數為止。同時，絕緣層之形成除外，在步驟S2中進行層形成藉以建立層之間的電性連接。並且，步驟S2中之操作係導致形成一配線層，作為核心層與半導體晶片安裝層之間的內側層。
隨後，在步驟S3中形成半導體晶片安裝層20的一基礎層(第1圖)及BGA銲球安裝層54的一基礎層(第1圖)。此處，半導體晶片安裝層20的基礎層係形成於步驟S2中所形成之積造層30的頂側上；BGA銲球安裝層54的基礎層則形成於步驟S2中所形成之積造層50的底側上。更特別來說，絕緣層21及絕緣層55形成於內側層的圖案上。然後，在形成導縫31及導縫51藉以建立電性連接之前，形成一傳導籽晶金屬層22(第7A圖)。因此，導縫31及導縫51充填有電解鍍覆物。然後，形成傳導墊23，其代表用以緊接在導縫31上方位置與半導體晶片10的終端建立電性連接之電極單元，且形成配線32a。類似地，形成BGA墊53，其代表緊接在導縫51下方位置之電極單元，且形成配線52a。
隨後，金屬柱24在步驟S4中形成於傳導墊23的頂表面上。如稍後所述，步驟S4中，金屬柱24形成於傳導墊23的頂表面上，目的在於從內側支撐銲料凸塊27，其形成與半導體晶片10上所形成的銲料凸塊11之銲接點。接著係在步驟S5中形成銲阻層25及一銲阻層60。
步驟S5中，形成銲阻層25，目的在於形成可供配置金屬柱24之開口26。確切來說，藉由光微影術及顯影打開銲阻層25，在其上形成開口26。在此同時，形成銲阻層60，目的在於形成可供安裝BGA銲球之開口。
隨後，在步驟S6中進行銲料凸塊的列印。步驟S6中，身為無鉛銲料之銲料凸塊27係列印於銲阻層25上所形成的開口26處，且列印於金屬柱24的頂表面上。
下文參照第7A至7J圖說明封裝基板單元的製造製程之細節。第7A至7J圖是說明在製造根據第一實施例的封裝基板單元時所遵循之程序的說明圖。同時，藉由實行一預定基板製造系統來進行封裝基板單元的製造製程。參照用於實行基板製造系統之示範性案例提供後文描述。
如第7A圖所示，首先，在構成半導體晶片安裝層20之絕緣層21中的電解鍍覆物充填導縫31之前，藉由無電極鍍覆形成傳導籽晶金屬層22(第1圖)。
雖然傳導籽晶金屬層22在一稍後階段被蝕出(第7F圖)，其只在傳導墊23的底部份處及導縫31周圍保持完好。如上述，留在傳導墊23底部分處及導縫31周圍之傳導籽晶金屬層22a係變成傳導墊23與絕緣層21之間暨導縫31與絕緣層21之間的一顯著連接籽晶金屬層。因此，傳導籽晶金屬層22a使得傳導墊23及導縫31與絕緣層21黏在一起。
確切來說，導縫係形成於絕緣層21上之預定位置處，且絕緣層21的表面受到粗化。隨後，進行無電極鍍覆以在絕緣層21表面上形成身為金屬性鍍覆籽晶層之傳導籽晶金屬層22。傳導籽晶金屬層22用來作為傳導層，且導縫31被電解鍍覆物所充滿直到形成導縫蓋鍍覆層為止。並且，蓋鍍覆層係被圖案化以藉由光微影方法形成傳導墊23及配線32a。如上述，傳導墊23代表用於與半導體晶片10建立電性連接之電極單元。
隨後，如第7B圖所示，利用一乾膜阻劑在其上已形成有傳導墊23之銅圖案化層的表面上形成一具有預定厚度的乾膜阻層34。乾膜阻層34以層疊方式形成於半導體晶片安裝層20上。
隨後，如第7C圖所示，進行一光微影術製程以曝露乾膜阻層34上的預定區。確切來說，藉由光罩進行乾膜阻劑的光微影術，所以用於形成金屬柱24之圖案係被轉移至位居傳導墊23頂表面上方之乾膜阻層34上的這些區上。藉此，光微影術製程期間所曝露的預定區係對應於供金屬柱24形成之區位。
隨後，如第7D圖所示，對於光微影術製程期間已被曝露之乾膜阻層34上的預定區(對應於柱開口之區)進行一顯影製程。由於顯影製程的緣故，用來形成金屬柱24之開口35係形成於乾膜阻層34上的預定區位。如第7D圖所示，開口35為圓柱狀形狀。
隨後，如第7E圖所示，對於受到顯影製造之區進行鍍覆製程。更特別來說，金屬被電解鍍覆以充填因為顯影製程所形成之開口35。藉由充填入開口35中，圓柱狀形狀的金屬柱24係形成於傳導墊23的頂表面上。
同時，第一實施例中，為了在傳導墊23的頂表面上形成金屬柱24，實行一採用一乾膜阻劑之半添加式方法。或者，亦可藉由實行一減除式方法來製造金屬柱24。
隨後，如第7F圖所示，絕緣層21的頂表面上所形成之乾膜阻層34係被剝除。當剝除乾膜阻層34時，如第7F圖所示，傳導籽晶金屬層22亦被剝除，但留在傳導墊23底下者除外。如上述，留在傳導墊23的底部份處及導縫31周圍之傳導籽晶金屬層22a係變成傳導墊23與絕緣層21之間暨導縫31與絕緣層21之間的一顯著連接籽晶金屬層。
隨後，如第7G圖所示，銲阻層25形成為圍繞傳導墊23及金屬柱24，其形成於絕緣層21的頂表面上。在此例中，銲阻層25的形成位置(高度維度L2 )係設定成低於金屬柱24的高度維度L1 。這是因為，如上述，當金屬柱24的高度維度L1 設定成高於銲阻層25的高度維度L2 時，可在銲料凸塊27內側防止發生由於應力累積造成的應變所發生之裂痕。
隨後，如第7H圖所示，利用一光罩來曝露傳導墊23的頂表面上及金屬柱24周圍所形成之銲阻層25。然後，如第7I圖所示，對於金屬柱24周圍的銲料列印開口進行顯影製程。更特別來說，傳導墊23的頂表面及金屬柱24的周遭區域係被顯影。藉此，已被顯影之銲阻層25上的預定區係變成供列印銲料凸塊27之開口26以形成與銲料凸塊11的銲接點。
隨後，如第7J圖所示，身為無鉛銲料的銲料凸塊27係被列印在位居銲阻層25上所形成的開口26中心之金屬柱24周圍。利用此方式，根據參照第6圖及第7A至7J圖說明之順序，可製造封裝基板單元1，其中金屬柱24係形成為從內側支撐半導體晶片安裝層20上所形成之銲料凸塊27的高度。
如上述，在根據第一實施例之構成封裝基板單元1之半導體晶片安裝層20中，傳導籽晶金屬層22a係形成於絕緣層21的頂表面上，且作為電極之傳導墊23係形成於傳導籽晶金屬層22a的頂表面上。用於支撐銲料凸塊27高度之金屬柱24係形成於傳導墊23頂表面上的實質中央部分中。金屬柱24能夠使銲料凸塊27內側所產生的應力達成分散。因此，可在銲料凸塊27內側防止發生實質由於應力累積所發生之裂痕。
結果，變得可以確保半導體晶片10的終端處所形成之銲料凸塊11與封裝基板單元1中的半導體晶片安裝層20上所形成之銲料凸塊27之間的連接可靠度。此外，銲料凸塊27之間距可藉由此金屬柱結構被形成為較窄，且其能夠具有高密度銲料凸塊結構。
下文參照第8至18圖說明根據第二至第十二實施例之一構成封裝基板單元之半導體晶片安裝層的其他範例。第二至第十二實施例的下文描述中，與根據第一實施例的半導體晶片安裝層20相同之構成元件係標示以相同編號，而不予重覆說明。
[b]第二實施例
第8圖是根據第二實施例之一構成封裝基板單元的半導體晶片安裝層61之橫剖視圖。如第8圖所示。根據第二實施例的半導體晶片安裝層61中，採用有機保銲劑(OSP)的耐熱預銲劑加工之表面處理係在傳導墊23的頂表面上所形成之金屬柱24表面上進行，並在傳導墊23頂表面的一部分上進行藉以形成一表面處理層81。
藉此，第二實施例中，藉由在金屬柱24表面上及傳導墊23頂表面的一部分上形成表面處理層81，變得可能移除傳導墊23的表面及金屬柱24之氧化物膜。此外，變得可以增強金屬柱24的表面暨銲阻層25上的開口26處所形成之銲料凸塊27及傳導墊23的表面之間的連接強度及電性傳導。
[c]第三實施例
第9圖是根據第三實施例的一構成封裝基板單元之半導體晶片安裝層62的橫剖視圖。如第9圖所示，根據第三實施例的半導體晶片安裝層62中，銲阻層25上所形成之開口26a係形成為較寬維度。此外，用於與半導體晶片10上所形成的銲料凸塊11形成銲接點之銲料凸塊27係以蕈形形狀形成。
因此，第三實施例中，此等銲料凸塊27能夠使銲料凸塊27及傳導墊23相對於半導體晶片10之電性傳導達成增強。此外，由於具有金屬柱24的銲料凸塊27不與銲阻層25上所形成的開口26a產生接觸，接觸邊界點數係減少。結果，可防止發生實質由於應力聚集在接觸點上所發生之裂痕。
[d]第四實施例
第10圖是根據第四實施例的一構成封裝基板單元之半導體晶片安裝層63的橫剖視圖。相較於根據第三實施例之第9圖所示的組態，根據第四實施例之第10圖所示的半導體晶片安裝層63之差異係在於下列事實：除了根據第三實施例的組態外，在金屬柱24的表面上及傳導墊23的表面上進行具有耐熱預銲劑加工之表面處理，藉此形成一表面處理層83。然後，蕈形銲料凸塊27形成於表面處理層83的頂表面上，其形成於金屬柱24及傳導墊23上。
藉此，根據第四實施例，以與第三實施例相同的方式，銲料凸塊27能夠使銲料凸塊27及傳導墊23相對於半導體晶片10的電性傳導達成增強。並且，由於表面處理層83形成於金屬柱24及傳導墊23上，變得可能增強金屬柱24的表面暨傳導墊23及銲料凸塊27的表面之間的連接強度及電性傳導。
[e]第五實施例
第11圖是根據第五實施例之一構成封裝基板單元的半導體晶片安裝層64之橫剖視圖。如第11圖所示，根據第五實施例的半導體晶片安裝層64中，銲料凸塊27並未形成於銲阻層25上所形成的開口26處。而是，銲料84形成於金屬柱24的表面周圍，其形成於傳導墊23的頂表面上。藉此，第五實施例中，由於銲料84只形成於金屬柱24的表面周圍，變得可能使半導體晶片10的終端處所形成的銲料凸塊11與金屬柱24之間形成銲接點所需要的銲料量降低，且此設計能夠具有較細的間距。
[f]第六實施例
第12圖是根據第六實施例之一構成封裝基板單元的半導體晶片安裝層65之橫剖視圖。如第12圖所示，根據第六實施例的半導體晶片安裝層65中，在金屬柱24的表面上及傳導墊23頂表面的一部分上進行具有耐熱預銲劑加工之表面處理，藉以形成表面處理層81。此外，銲料84係形成於金屬柱24的表面上。藉此，第六實施例中，銲料量可降低，且可以與第五實施例相同的方式具有較細的間距。此外，由於形成表面處理層81，變得可以增強銲料凸塊27及傳導墊23相對於半導體晶片10的電性傳導。
[g]第七實施例
第13圖是根據第七實施例的一構成封裝基板單元之半導體晶片安裝層66之橫剖視圖。如第13圖所示，根據第七實施例之半導體晶片安裝層66中，銲阻層25上所形成的開口26a係形成為較寬維度。此外，銲料凸塊27並未形成於金屬柱24處。並且，在金屬柱24的表面上及傳導墊23的表面上進行具有耐熱預銲劑的表面處理，藉以形成表面處理層83。藉此，第七實施例中，藉由形成表面處理層83係可以增強銲料凸塊27及傳導墊23相對於半導體晶片10之電性傳導。
[h]第八實施例
第14圖是根據第八實施例之一構成封裝基板單元的半導體晶片安裝層67之橫剖視圖。如第14圖所示，根據第八實施例之半導體晶片安裝層67中，銲料凸塊27a係少量形成於傳導墊23頂表面上所形成之金屬柱24的頂表面上。銲料凸塊27a直接地形成與半導體晶片10上所形成的銲料凸塊11之銲接點。
藉此，第八實施例中，由於銲料凸塊27a只少量形成於金屬柱24頂表面上，且銲料凸塊27a直接地形成與半導體晶片10上所形成的銲料凸塊11之銲接點，變得可以增強金屬柱24及傳導墊23的電性傳導。
[i]第九實施例
第15圖是根據第九實施例的一構成封裝基板單元之半導體晶片安裝層68的橫剖視圖。如第15圖所示，根據第九實施例的半導體晶片安裝層68中，在傳導墊23頂表面上所形成的金屬柱24a係為上直徑大於下直徑之圓錐形形狀。
此外，具有耐熱預銲劑加工之表面處理係在傳導墊23頂表面上所形成之金屬柱24的表面上進行，且在傳導墊23頂表面的一部分上進行，藉以形成一表面處理層85。以與第二實施例相同的方式，藉由第九實施例中在金屬柱24a的表面上及傳導墊23頂表面的一部分上形成表面處理層85，變得可以增強金屬柱24a的表面暨銲阻層25上的開口26處所形成之銲料凸塊27及傳導墊23的表面之間的連接強度及電性傳導。
同時，第九實施例中，銲料凸塊27係形成於銲阻層25上的開口26及金屬柱24a的表面上。然而，或者，銲料凸塊27可能並未以類似於第七實施例的方式形成。亦即，亦可以使金屬柱24a經由表面處理層85直接地形成與半導體晶片10上所形成的銲料凸塊11之銲接點。在該例中，可降低銲料量，且如此能夠具有較細的間距結構。
[j]第十實施例
第16圖是根據第十實施例的一構成封裝基板單元之半導體晶片安裝層69的橫剖視圖。如第16圖所示，根據第十實施例的半導體晶片安裝層69中，傳導墊23頂表面上所形成之金屬柱24a係為上直徑大於下直徑之圓錐形形狀。並且，銲阻層25上所形成之開口26a係形成為較寬維度。此外，與半導體晶片10上所形成的銲料凸塊11形成銲接點之銲料凸塊27係以蕈形形成。
利用此方式，第十實施例中，銲料凸塊27能夠使銲料凸塊27及傳導墊23相對於半導體晶片10之電性傳導達成增強。
[k]第十一實施例
第17圖是根據第十一實施例的一構成封裝基板單元之半導體晶片安裝層70的橫剖視圖。如第17圖所示，根據第十一實施例的半導體晶片安裝層70中，傳導墊23的頂表面上所形成之金屬柱24b係為下直徑大於上直徑之圓錐形形狀。此外，具有耐熱預銲劑加工之表面處理係在傳導墊23的頂表面上所形成之金屬柱24b的表面上進行，且在傳導墊23頂表面的一部分上進行，藉以形成表面處理層85。
藉此，以與第九實施例相同的方式，藉由第十一實施例中在金屬柱24b的表面上及傳導墊23頂表面的一部分上形成表面處理層85，變得可以增強與銲阻層25上的開口26處所形成之銲料凸塊27的連接強度。
或者，以與第九實施例相同的方式，可能並未形成銲料凸塊27，且可使金屬柱24a經由表面處理層85直接地形成與半導體晶片10上所形成的銲料凸塊11之銲接點。結果，可降低銲料量，且可使間距更細微。
[l]第十二實施例
第18圖是根據第十二實施例的一構成封裝基板單元之半導體晶片安裝層71之橫剖視圖。如第18圖所示，根據第十二實施例的半導體晶片安裝層71中，傳導墊23的頂表面上所形成之金屬柱24b係為下直徑大於上直徑之圓錐形形狀。並且，銲阻層25上所形成之開口26a係形成為較寬維度。此外，與半導體晶片10上所形成的銲料凸塊11形成銲接點之銲料凸塊27係以蕈形形成。
1．．．封裝基板單元
3,20,61,62,63,64,65,66,67,68,69,70,71．．．半導體晶片安裝層
4,5,14,21,30a,50a,55．．．絕緣層
6,23．．．傳導墊
7,16,25,60．．．銲阻層
8,26,26a,35．．．開口
9,11,27,27a．．．銲料凸塊
10．．．半導體晶片
12,31,51．．．導縫
13,32,42,52．．．導縫墊
15,40．．．核心層
17,41．．．通孔
18,43．．．通孔導縫
19．．．球柵陣列(BGA)銲球安裝層
22,22a．．．傳導籽晶金屬層
24,24a,24b．．．金屬柱
30．．．頂側積造層
32a,42a,52a．．．配線
34．．．乾膜阻層
50．．．底側積造層
53．．．BGA墊
54．．．BGA銲球安裝層
81,83,85．．．表面處理層
84．．．銲料
100．．．習見封裝基板單元
a．．．金屬柱24的直徑維度
b．．．傳導墊23的直徑維度
c．．．銲阻層25的直徑維度
d．．．銲料凸塊27的高度維度
L1 ．．．金屬柱24的高度維度
L2 ．．．銲阻層25的高度維度
P,P1 ．．．間距
S1,S2,S3,S4,S5,S6．．．步驟
T．．．安裝高度
α,β,θ．．．黑色圓形
第1圖是根據第一實施例之一封裝基板單元的橫剖視圖；
第2A圖是根據第一實施例之一半導體晶片安裝層的橫剖視圖；
第2B圖是根據第一實施例之半導體晶片安裝層的平面圖；
第3圖是用於說明半導體晶片安裝層之構成元件的示範維度之說明圖；
第4A圖是用於說明作用在一銲料凸塊上的應力分佈之橫剖視圖；
第4B圖是用於說明作用在一銲料凸塊上的應力分佈之平面圖；
第5圖是說明關於銲料凸塊的一可靠度測試之圖式；
第6圖是說明一用於製造封裝基板單元之方法的流程圖；
第7A至7J圖是說明用於製造封裝基板單元之方法的說明圖；
第8圖是根據第二實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第9圖是根據第三實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第10圖是根據第四實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第11圖是根據第五實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第12圖是根據第六實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第13圖是根據第七實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第14圖是根據第八實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第15圖是根據第九實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第16圖是根據第十實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第17圖是根據第十一實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第18圖是根據第十二實施例之一用於構成封裝基板單元的半導體晶片安裝層之橫剖視圖；
第19圖是一習見封裝基板單元之組態圖；
第20A圖是一習見半導體晶片安裝層的橫剖視圖；及
第20B圖是習見半導體晶片安裝層的平面圖。
1．．．封裝基板單元
10．．．半導體晶片
11,27．．．銲料凸塊
20．．．半導體晶片安裝層
21,30a,50a,55．．．絕緣層
22a．．．傳導籽晶金屬層
23．．．傳導墊
24．．．金屬柱
25,60．．．銲阻層
26．．．開口
30．．．頂側積造層
31,51．．．導縫
32,42,52．．．導縫墊
32a,42a,52a．．．配線
40．．．核心層
41．．．通孔
43．．．通孔導縫
50．．．底側積造層
53．．．BGA墊
54．．．BGA銲球安裝層
T．．．安裝高度

Claims (12)

  1. 一種封裝基板單元，包含：一絕緣層；一電極單元，其形成於該絕緣層上以經由一銲料凸塊與被定位成與該絕緣層相對之一電子組件的一終端建立一電接點，其中該電極單元具有一突往該電子組件之突件；及一銲阻層，其被形成以圍繞但不接觸封入該電極單元與該突件之該銲料凸塊。
  2. 如申請專利範圍第1項之封裝基板單元，其中該突件的端部係從該銲阻層的一表面突出。
  3. 如申請專利範圍第1項之封裝基板單元，其中該電極單元及該突件由相同材料製成。
  4. 如申請專利範圍第1項之封裝基板單元，其中該突件以圓柱狀形狀形成。
  5. 如申請專利範圍第1項之封裝基板單元，其中該突件具有一藉由耐熱預銲劑加工或電解表面處理或無電極表面處理形成於其上之表面處理層。
  6. 一種封裝基板單元，包含：一電子組件；一絕緣層；一電極單元，其形成於該絕緣層上以經由一銲料凸塊與被定位為與該絕緣層相對之該電子組件的一終端建立一電接點，其中該電極單元具有一突往該電子組件 之突件；及一銲阻層，其被形成以圍繞但不接觸封入該電極單元與該突件之該銲料凸塊。
  7. 如申請專利範圍第6項之封裝基板單元，其中該突件的端部係從該銲阻層的一表面突出。
  8. 如申請專利範圍第6項之封裝基板單元，其中該電極單元及該突件由相同材料製成。
  9. 如申請專利範圍第6項之封裝基板單元，其中該突件以圓柱狀形狀形成。
  10. 如申請專利範圍第6項之封裝基板單元，其中該突件具有一藉由耐熱預銲劑加工或電解表面處理或無電極表面處理形成於其上之表面處理層。
  11. 一種用於製造一封裝基板單元之方法，該方法包含下列步驟：形成一核心層；形成一積造層於該核心層上；於被定位在該積造層的外表之一絕緣層中形成一通孔於一導縫被形成的位置處，並且於該絕緣層上以及於該通孔被形成之一表面上形成一傳導籽晶金屬層；於該位置處形成該導縫；形成一傳導墊，其被定位在該導縫與該傳導籽晶金屬層上；於該傳導籽晶金屬層與該傳導墊上形成一乾膜阻層；於該乾膜阻層中形成一第一開口於該通孔之位置 處，並且藉由以銅鍍覆來充填該第一開口而形成一金屬柱；移除該乾膜阻層；於該絕緣層上形成一銲阻層；於該銲阻層中在該傳導墊的表面並且於該金屬柱周圍形成一第二開口；以及列印一銲料凸塊於該第二開口處。
  12. 如申請專利範圍第11項之方法，其中該銲阻層被形成使得該該銲阻層的高度係低於該金屬柱的高度。
TW100106441A 2010-09-16 2011-02-25 封裝基板單元及用於製造封裝基板單元之方法 TWI434385B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US34470110P 2010-09-16 2010-09-16

Publications (2)

Publication Number Publication Date
TW201214643A TW201214643A (en) 2012-04-01
TWI434385B true TWI434385B (zh) 2014-04-11

Family

ID=45816710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106441A TWI434385B (zh) 2010-09-16 2011-02-25 封裝基板單元及用於製造封裝基板單元之方法

Country Status (5)

Country Link
US (1) US8800142B2 (zh)
EP (1) EP2461361A3 (zh)
JP (1) JP6081044B2 (zh)
KR (2) KR20120029311A (zh)
TW (1) TWI434385B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705565B2 (ja) * 2011-01-28 2015-04-22 京セラ株式会社 実装構造体
TWI475935B (zh) * 2011-07-08 2015-03-01 欣興電子股份有限公司 無核心層之封裝基板及其製法
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
TWI444123B (zh) * 2012-02-16 2014-07-01 威盛電子股份有限公司 線路板製作方法及線路板
US20130249076A1 (en) 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
JP5913055B2 (ja) * 2012-11-09 2016-04-27 日本特殊陶業株式会社 配線基板
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
US9659851B2 (en) * 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN105722299B (zh) * 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
KR102472433B1 (ko) * 2015-04-14 2022-12-01 엘지이노텍 주식회사 인쇄회로기판
US20160343646A1 (en) * 2015-05-21 2016-11-24 Qualcomm Incorporated High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20180022628A (ko) * 2015-07-03 2018-03-06 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
US10446515B2 (en) * 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US10381296B2 (en) * 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
TWI644598B (zh) * 2017-04-21 2018-12-11 Nan Ya Printed Circuit Board Corporation 電路板結構及其形成方法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20190046214A (ko) 2017-10-25 2019-05-07 삼성전기주식회사 인쇄회로기판
KR20190046505A (ko) 2017-10-26 2019-05-07 삼성전기주식회사 인쇄회로기판
US10332757B2 (en) * 2017-11-28 2019-06-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a multi-portion connection element
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP2020188208A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
CN119155887A (zh) * 2019-08-26 2024-12-17 Lg 伊诺特有限公司 印刷电路板
KR102873267B1 (ko) * 2019-08-26 2025-10-20 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP2021097103A (ja) * 2019-12-16 2021-06-24 凸版印刷株式会社 配線基板及び半導体装置
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
KR102835480B1 (ko) * 2020-09-03 2025-07-16 삼성전자주식회사 반도체 패키지
KR102904475B1 (ko) * 2020-09-25 2025-12-24 삼성전자 주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
KR102882135B1 (ko) * 2020-12-08 2025-11-05 삼성전기주식회사 인쇄회로기판
WO2022170162A1 (en) * 2021-02-05 2022-08-11 Qorvo Us, Inc. Electronic device comprising a single dielectric layer for solder mask and cavity and method for fabricating the same
CN113438810A (zh) * 2021-05-18 2021-09-24 深圳市致趣科技有限公司 连接器制作方法、电子设备、连接器及应用
JP2023006332A (ja) * 2021-06-30 2023-01-18 凸版印刷株式会社 配線基板及び配線基板の製造方法
CN113645758B (zh) * 2021-08-11 2023-04-07 京东方科技集团股份有限公司 柔性电路板及其制造方法、显示装置
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion
US12334463B2 (en) * 2022-06-30 2025-06-17 Nanya Technology Corporation Semiconductor structure having copper pillar within solder bump and manufacturing method thereof
KR20240136707A (ko) * 2023-03-07 2024-09-19 엘지이노텍 주식회사 반도체 패키지
JP2024163564A (ja) * 2023-05-12 2024-11-22 ソニーセミコンダクタソリューションズ株式会社 光検出装置
KR20250037178A (ko) * 2023-09-08 2025-03-17 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
WO2025120962A1 (ja) * 2023-12-05 2025-06-12 株式会社村田製作所 回路モジュール及び半田付き回路モジュール
CN117374041A (zh) * 2023-12-08 2024-01-09 英诺赛科(苏州)半导体有限公司 封装基板和制备方法、封装组件、微电子组件及电子设备
WO2025206722A1 (ko) * 2024-03-28 2025-10-02 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
EP1802186B1 (en) 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
JP3526508B2 (ja) * 1997-02-25 2004-05-17 京セラ株式会社 半導体素子収納用パッケージ
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP4670137B2 (ja) * 2000-03-10 2011-04-13 ソニー株式会社 平面型表示装置
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4783692B2 (ja) 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI339883B (en) 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
US7820543B2 (en) * 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
JP2009224581A (ja) * 2008-03-17 2009-10-01 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2009239192A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8153905B2 (en) 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US20110299259A1 (en) * 2010-06-04 2011-12-08 Yu-Ling Hsieh Circuit board with conductor post structure
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
TW201214643A (en) 2012-04-01
US20120067635A1 (en) 2012-03-22
JP6081044B2 (ja) 2017-02-15
EP2461361A3 (en) 2013-04-03
KR20120029311A (ko) 2012-03-26
US8800142B2 (en) 2014-08-12
JP2012064911A (ja) 2012-03-29
EP2461361A2 (en) 2012-06-06
KR101440249B1 (ko) 2014-09-17
KR20130135214A (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
TWI434385B (zh) 封裝基板單元及用於製造封裝基板單元之方法
US8299368B2 (en) Interconnection element for electric circuits
KR101562705B1 (ko) 금속 범프 및 그 제조 방법
TWI496259B (zh) 封裝裝置及其製造方法
JP2005217388A (ja) 半導体パッケージ基板のプリ半田構造及びその製法
TWI639215B (zh) Substrate with protruding copper terminal posts
TWM459517U (zh) 封裝基板
US10129980B2 (en) Circuit board and electronic component device
US10856415B2 (en) Printed wiring board and method for manufacturing the same
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
TWI407538B (zh) 封裝基板及其製法
US11019732B2 (en) Printed wiring board and method for manufacturing the same
CN104779236A (zh) 用于ic封装基板的倒装芯片焊盘几何结构
US8168525B2 (en) Electronic part mounting board and method of mounting the same
TWI501362B (zh) 多形體銅柱凸塊接合結構及其凸塊形成方法
KR20170021712A (ko) 반도체 디바이스 및 그 제조 방법
TWI556704B (zh) Non - welded multilayer circuit board and its manufacturing method
TWI495073B (zh) 矽穿孔結構
TWI246751B (en) IC package, inspection method of IC package mounting body, repairing method of IC package mounting body, and inspection pin for IC package mounting body
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
US20240038645A1 (en) Semiconductor Package Interconnection Structure
TWI869854B (zh) 電子封裝件及其封裝基板與製法
CN102487049A (zh) 半导体基板及其制法
US20080164054A1 (en) Printed circuit board capable of void control during surface mounting process

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees