TWI869854B - 電子封裝件及其封裝基板與製法 - Google Patents

Abstract

一種電子封裝件及其封裝基板與製法，其中，該封裝基板的製法主要在一線路層上形成導電體，並將第一絕緣層包覆該線路層及該線路層上之導電體，再於該第一絕緣層對應該導電體之處形成盲孔，以於該盲孔中形成電性連接該第一線路層之導電盲孔，且於該第一絕緣層上形成第二線路層，透過該導電體之設計以縮減該盲孔之深度，使該導電盲孔基於深寬比之製程條件而有利於縮減其寬度，進而增加該第一絕緣層之表面空曠區，以利於增加該第二線路層之佈線密度。

Description

電子封裝件及其封裝基板與製法

本發明係有關一種半導體封裝技術，尤指一種增加佈線密度之電子封裝件及其封裝基板與製法。

隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則朝高性能、高功能、高速化的研發方向。因此，為滿足半導體裝置之高積集度(Integration)及微型化(Miniaturization)需求，故於封裝製程中，常常採用具有高密度及細間距之線路的封裝基板。

如圖1所示，習知封裝基板1係包含複數介電層100及設於各該介電層100上之線路層10，其中，該線路層10係包含導電跡線101與導電盲孔102，且於最外側之該線路層10上覆蓋有第一絕緣保護層17及第二絕緣保護層18。該第一絕緣保護層17係為防銲層，其外露該線路層10之部分表面，供作為電性接觸墊103。該第二絕緣保護層18係為防銲層，其外露該線路層10之部分表面，供作為植球墊104。

另外，該導電盲孔102之製作過程係先於上層之該介電層100上以雷射鑽孔方式形成複數盲孔130，以外露下層之該導電跡線101，再於該些盲孔130中填入導電材，使該導電盲孔102電性連接上下層之導電跡線101。

惟，習知封裝基板1於製程中，因雷射鑽孔之光束直徑有其限制，如燒灼之盲孔130會自然形成上寬下窄的錐狀態樣，使該盲孔130基於深寬比之物理結果(即孔洞愈深，則孔徑愈大)而會具有一定之深度L與寬度W，故當該介電層100之厚度不變，該盲孔130之寬度W難以縮小，因而無法縮減該導電盲孔102之端面面積，致使該導電盲孔102上端之導電跡線101之線寬亦無法縮減，進而無法增加該線路層10之佈線密度。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之缺失，本發明係提供一種封裝基板，係包括：第一絕緣層；第一線路層，係嵌埋於該第一絕緣層之其中一側；導電體，係嵌埋於該第一絕緣層中且設於該第一線路層上，其中，該導電體之寬度係小於或等於該第一線路層之寬度；導電盲孔，係嵌埋於該第一絕緣層中且設於該導電體上，其中，該導電盲孔之寬度係小於該導電體之寬度；以及第二線路層，係設於該第一絕緣層之另一側上。

本發明亦提供一種封裝基板之製法，係包括：於承載件上形成第一線路層；形成導電體於該第一線路層上；於該承載件上形成一第一絕緣層，以令該第一絕緣層包覆該第一線路層及該導電體，且該第一絕緣層係形成有外露該導電體之盲孔；於該第一絕緣層上形成一第二線路層，且於該盲孔中形成導電 盲孔，以令該第二線路層電性連接該導電盲孔，並使該導電盲孔接觸及電性連接該導電體；以及移除該承載件，以外露該第一線路層。

前述之封裝基板及其製法中，該第一線路層係以曝光顯影方式形成於該承載件上。

前述之封裝基板及其製法中，該第一絕緣層係以雷射鑽孔方式形成該盲孔。

前述之封裝基板及其製法中，該第二線路層與該導電盲孔係一體成形。

前述之封裝基板及其製法中，復包括形成一線路結構於該第一絕緣層與該第二線路層上，使該線路結構電性連接該第二線路層。例如，該線路結構係包含第二絕緣層、設於該第二絕緣層上之第三線路層、及電性連接該第三線路層與該第二線路層之另一導電盲孔。進一步，該導電體復設於該第二線路層上以連接該線路結構之另一導電盲孔。或者，該導電體設於該第三線路層上以連接該線路結構之另一導電盲孔。另外，該第一線路層之佈線密度係高於或低於該線路結構之佈線密度。

本發明又提供一種電子封裝件，係包括：前述之封裝基板；以及電子元件，係設於該封裝基板上且電性連接該第一線路層。

本發明另提供一種電子封裝件之製法，係包括：提供一前述之封裝基板；以及將電子元件係設於該封裝基板上，以令該電子元件電性連接該第一線路層。

前述之電子封裝件及其製法中，復包括以封裝層包覆該電子元件。

由上可知，本發明之電子封裝件及其封裝基板與製法中，主要藉由該導電體設於該第一線路層上，以於該第一絕緣層中製作導電盲孔時，能縮減 該盲孔之深度，故相較於習知技術，本發明之製法係以雷射鑽孔方式形成深度僅需外露該導電體之盲孔，使其深度無需太深，因而基於深寬比之製程條件，該盲孔之寬度較小，以利於增加該第一絕緣層之表面空曠區，進而有利於增加該第二線路層之佈線密度。

1,2,4,5,6:封裝基板

10:線路層

100:介電層

101,211:導電跡線

102,242,26:導電盲孔

103,213:電性接觸墊

104,244:植球墊

130,230:盲孔

17,27:第一絕緣保護層

18,28:第二絕緣保護層

21:第一線路層

210:電性連接墊

22,42,52:導電體

23:第一絕緣層

24,54:線路結構

240:第二絕緣層

241:第三線路層

25:第二線路層

270:第一開孔

280:第二開孔

29:導電元件

3:電子封裝件

30:電子元件

30a:作用面

30b:非作用面

31:導電凸塊

32:封裝層

60:核心層

600:導電通孔

9:承載件

90,91:圖案化光阻

D0,D1,D2,D3,D4,W,R:寬度

H,L:深度

圖1係為習知封裝基板之剖面示意圖。

圖2A至圖2F係為本發明之封裝基板之製法之剖視示意圖。

圖2A-1為圖2A之前置步驟之剖視示意圖。

圖3係為本發明之電子封裝件之製法之剖視示意圖。

圖4係為圖2F之另一實施例之剖視示意圖。

圖5係為圖4之另一實施例之剖視示意圖。

圖6係為圖2F之其它實施例之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中 所引用之如「上」、「第一」、「第二」、「第三」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖2A至圖2F係為本發明之封裝基板2之製法之剖視示意圖。於本實施例中，該封裝基板2係為無核心層(coreless)之態樣。

如圖2A所示，於一承載件9上形成一第一線路層21，再形成至少一導電體22於該第一線路層21上(本實施例之圖式係顯示形成有複數導電體22)。

於本實施例中，該承載件9上係為如暫時性載板之耗材，且可藉由電鍍銅材之方式形成該第一線路層21及該導電體22。例如圖2A-1所示，先以曝光顯影方式在圖案化光阻90中形成該第一線路層21於該承載件9上，再以曝光顯影方式形成另一圖案化光阻91於該圖案化光阻90與該第一線路層21上，以令局部該第一線路層21外露於該另一圖案化光阻91，之後於該第一線路層21之外露表面上形成該導電體22，最後移除所有圖案化光阻90,91。

再者，該第一線路層21經圖案化後係具有複數導電跡線211及連接該導電跡線211端處之電性連接墊210，以令該導電體22設於該電性連接墊210上。例如，該導電體22之寬度D2係小於或等於該第一線路層21之電性連接墊210之寬度D1。

如圖2B所示，於該承載件9上形成一第一絕緣層23，以令該第一絕緣層23包覆該第一線路層21及該導電體22。接著，於該第一絕緣層23上形成至少一外露該導電體22之盲孔230(本實施例之圖式係顯示形成有複數盲孔230)。

於本實施例中，形成該第一絕緣層23之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)或其它介電材。

再者，係採用雷射鑽孔方式形成錐狀盲孔230。例如，該盲孔230之相對兩端之寬度係漸增或漸減。

如圖2C所示，於該第一絕緣層23上形成一第二線路層25，且於該盲孔230中形成導電盲孔26，以令該第二線路層25電性連接該導電盲孔26，並使該導電盲孔26接觸及電性連接該導電體22。

於本實施例中，形成該第二線路層25與該導電盲孔26之材質係為如銅材或其它合適之金屬材。例如，以電鍍方式一體形成該第二線路層25與該導電盲孔26。

再者，該導電盲孔26係以錐狀之較小端部連接該導電體22，且該導電盲孔26之兩端之寬度D0,D3係小於該導電體22之寬度D2。例如，該導電盲孔26之錐狀最大寬度D3係小於該導電體22之寬度D2。

如圖2D所示，形成一線路結構24於該第一絕緣層23與該第二線路層25上，使該線路結構24電性連接該第二線路層25。

於本實施例中，該線路結構24係包含至少一第二絕緣層240、設於該第二絕緣層240上之第三線路層241、及至少一電性連接該第三線路層241與該第二線路層25之導電盲孔242，該線路結構24例如為線路重佈層(Redistribution layer，簡稱RDL)規格。另外，形成該第三線路層241與導電盲孔242之材質例如為銅，且形成該第二絕緣層240之材質例如為聚對二唑苯(Polybenzoxazole，簡 稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)或其它介電材。

如圖2E所示，移除該承載件9，使該第一線路層21外露且齊平該第一絕緣層23之表面。

於本實施例中，該第一線路層21之佈線密度係高於該線路結構24之最外側之第三線路層241之佈線密度，故該第一線路層21係作為置晶側，而該線路結構24之最外側係作為植球側。應可理解地，若該第一線路層21之佈線密度低於該線路結構24之最外側之第三線路層241之佈線密度，則該第一線路層21係作為值球側，而該線路結構24之最外側作為置晶側。

如圖2F所示，於該第一絕緣層23上形成一第一絕緣保護層27，且於該線路結構24之最外側上形成一第二絕緣保護層28。

於本實施例中，該第一絕緣保護層27係為防銲層，其具有複數第一開孔270，以令該第一線路層21之部分表面外露於各該第一開孔270，供作為電性接觸墊213，故於後續製程中，如圖3所示，可將至少一電子元件30設於該些電性接觸墊213上，以形成一電子封裝件3。

所述之電子元件30係為主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於本實施例中，該電子元件30係為半導體晶片，其具有相對之作用面30a與非作用面30b，該作用面30a具有複數電極墊(圖略)，使各該電極墊藉由如銲錫材料、金屬柱(pillar)或其它等之導電凸塊31以覆晶方式設於該些電性接觸墊213上而電性連接該第一線路層21，且可藉由底膠(圖未示)包覆該些導電凸塊31；或者，該電子元件30可藉由複數銲線(圖未示)以打線方式電性連接該些電性 接觸墊213；亦或，該電子元件30可直接接觸該些電性接觸墊213。應可理解地，有關電子元件30電性連接封裝基板2之方式繁多，並無特別限制。

又，可形成一封裝層32於該封裝基板2上，以包覆該電子元件30。例如，形成該封裝層32之材質係為絕緣材，如聚醯亞胺(PI)、環氧樹脂(epoxy)之封裝膠體或封裝材，其可用模壓(molding)、壓合(lamination)或塗佈(coating)之方式形成之。

另外，該第二絕緣保護層28係為防銲層，其具有複數第二開孔280，以令該線路結構24之最外側第三線路層241之部分表面外露於各該開孔270，供作為植球墊244，故於後續製程中，如圖3所示，可將複數如銲球之導電元件29設於該些植球墊244上，使該電子封裝件3藉由該些導電元件29接置一如電路板之電子裝置(圖略)。

因此，本發明之製法，主要藉由該導電體22設於該第一線路層21上，如圖2A所示，以於該第一絕緣層23中製作導電盲孔26時，能縮減該盲孔230之深度H，如圖2B所示，故相較於習知技術之盲孔130需外露線路層101之深度L，本發明之製法係以雷射鑽孔方式形成深度H僅需外露該導電體22之盲孔230，使其深度H無需太深，因而基於深寬比之製程條件(即孔洞愈深，則孔徑愈大)，該盲孔230之寬度(或直徑)R較小，以利於增加該第一絕緣層23之表面空曠區(或縮減該第二線路層25之寬度D4，如圖2C所示)，進而有利於增加該第二線路層25之佈線密度。

再者，本發明之製法使用現有材料及舊有製程及機台即可，而無需增設新製程及材料或購買新設備，故本發明之製法能有效控制製程成本，使本發明之電子封裝件3符合經濟效益。

又，本發明之製法係以曝光顯影方式形成第一線路層21之圖案(如導電跡線211及電性連接墊210)，且該電性連接墊210之微縮並不會影響該導電體22之寬度D2及/或導電盲孔26之寬度D0,D3之縮減，故該第一線路層21之佈線密度亦可提升。應可理解地，雷射光束之直徑具有一定的物理限制(如深寬比)，故曝光顯影之方式所形成之圖案(如第一線路層21與導電體22)之尺寸會小於雷射鑽孔所形成之盲孔230之尺寸(如寬度R)。

另外，如圖4所示之封裝基板4，於其它實施例中，可於該第二線路層25上形成導電體42，以連接該導電盲孔242，故基於深寬比之製程條件，可增加該第三線路層241之佈線密度；或者，如圖5所示之封裝基板5，若線路結構54包含多層第三線路層241時，可於任一第三線路層241上形成導電體52，以連接該導電盲孔242，故基於深寬比之製程條件，可增加外側之該第三線路層241之佈線密度。

因此，本發明之封裝基板2,4,5可依需求於對應至少任一層之導電盲孔242,26之處配置導電體22,42,52，並無特別限制。

應可理解地，於其它實施例中，如圖6所示之封裝基板6亦可為具有核心層(core)60之態樣，且該核心層60中具有導電通孔600，以電性連接該核心層60相對兩側之第一線路層21，並使其中一側之線路結構24作為置晶側，而另一側之線路結構24係作為植球側。

本發明提供一種封裝基板2,4,5,6，係包括：一第一絕緣層23、一第一線路層21、至少一導電體22、至少一導電盲孔26以及一第二線路層25。

所述之第一線路層21係嵌埋於該第一絕緣層23之其中一側。

所述之導電體22係嵌埋於該第一絕緣層23中且設於該第一線路層21上，其中，該導電體22之寬度D2係小於或等於該第一線路層21之寬度D1。

所述之導電盲孔26係嵌埋於該第一絕緣層23中且設於該導電體22上，其中，該導電盲孔26之寬度D0,D3係小於該導電體22之寬度D2。

所述之第二線路層25係設於該第一絕緣層23之另一側上。

於一實施例中，該第二線路層25與該導電盲孔26係一體成形。

於一實施例中，所述之封裝基板2復包括形成一於該第一絕緣層23與該第二線路層25上之線路結構24，使該線路結構24電性連接該第二線路層25。例如，該線路結構24係包含至少一第二絕緣層240、設於該第二絕緣層240上之第三線路層241、及至少一電性連接該第三線路層與241該第二線路層25之導電盲孔242。進一步，該導電體22復設於該第二線路層25上以連接該導電盲孔242；或者，該導電體22復設於該第三線路層241上以連接該導電盲孔242。另外，該第一線路層21之佈線密度係高於或低於該線路結構24之佈線密度。

本發明亦提供一種電子封裝件3，係包括：一封裝基板2以及至少一設於該封裝基板2上且電性連接該第一線路層21之電子元件30。

於一實施例中，所述之電子封裝件3復包括一包覆該電子元件30之封裝層32。

綜上所述，本發明之電子封裝件及其封裝基板與製法，係藉由該導電體設於該第一線路層上，以於該第一絕緣層中製作導電盲孔時，能縮減該盲孔之深度，故本發明之製法係以雷射鑽孔方式形成深度僅需外露該導電體之盲孔，使其深度無需太深，因而基於深寬比之製程條件，該盲孔之寬度較小，以利於縮減該第二線路層之寬度，進而有利於增加該第二線路層之佈線密度。

再者，本發明之製法使用現有材料及舊有製程及機台即可，而無需增設新製程及材料或購買新設備，故本發明之製法能有效控制製程成本，使本發明之電子封裝件符合經濟效益。

又，本發明之製法係以曝光顯影方式形成該第一線路層之圖案，因而不會影響該導電體之寬度及/或導電盲孔之寬度之縮減，故該第一線路層之佈線密度亦可提升。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2:封裝基板

21:第一線路層

213:電性接觸墊

22:導電體

23:第一絕緣層

24:線路結構

240:第二絕緣層

241:第三線路層

242,26:導電盲孔

244:植球墊

25:第二線路層

27:第一絕緣保護層

270:第一開孔

28:第二絕緣保護層

280:第二開孔

Claims (21)

1. 一種封裝基板，係包括：第一絕緣層；第一線路層，係嵌埋於該第一絕緣層之其中一側；導電體，係嵌埋於該第一絕緣層中且設於該第一線路層上，其中，該導電體之寬度係小於或等於該第一線路層之寬度；導電盲孔，係嵌埋於該第一絕緣層中且接觸設於該導電體上，其中，該導電盲孔之寬度係小於該導電體之寬度；以及第二線路層，係設於該第一絕緣層之另一側上。
2. 如請求項1所述之封裝基板，其中，該第二線路層與該導電盲孔係一體成形。
3. 如請求項1所述之封裝基板，復包括線路結構，係形成於該第一絕緣層與該第二線路層上，且電性連接該第二線路層。
4. 如請求項3所述之封裝基板，其中，該線路結構係包含第二絕緣層、設於該第二絕緣層上之第三線路層、及電性連接該第三線路層與該第二線路層之另一導電盲孔。
5. 如請求項4所述之封裝基板，其中，該導電體復設於該第二線路層上以連接該線路結構之另一導電盲孔。
6. 如請求項4所述之封裝基板，其中，該導電體復設於該第三線路層上以連接該線路結構之另一導電盲孔。
7. 如請求項3所述之封裝基板，其中，該第一線路層之佈線密度係高於或低於該線路結構之佈線密度。
8. 如請求項1所述之封裝基板，其中，第一線路層具有複數導電跡線及連接該導電跡線端處之電性連接墊，且該導電體設於該電性連接墊上。
9. 一種電子封裝件，係包括：如請求項1~8任一者所述之封裝基板；以及電子元件，係設於該封裝基板上且電性連接該第一線路層。
10. 如請求項9所述之電子封裝件，復包括包覆該電子元件之封裝層。
11. 一種封裝基板之製法，係包括：於承載件上形成第一線路層；形成導電體於該第一線路層上；於該承載件上形成一第一絕緣層，以令該第一絕緣層包覆該第一線路層及該導電體，且該第一絕緣層係形成有外露該導電體之盲孔；於該第一絕緣層上形成一第二線路層，且於該盲孔中形成導電盲孔，以令該第二線路層電性連接該導電盲孔，並使該導電盲孔接觸及電性連接該導電體；以及移除該承載件，以外露該第一線路層。
12. 如請求項11所述之封裝基板之製法，其中，該第一線路層係以曝光顯影方式形成於該承載件上。
13. 如請求項11所述之封裝基板之製法，其中，該第一絕緣層係以雷射鑽孔方式形成該盲孔。
14. 如請求項11所述之封裝基板之製法，其中，該第二線路層與該導電盲孔係一體成形。
15. 如請求項11所述之封裝基板之製法，復包括形成一線路結構於該第一絕緣層與該第二線路層上，使該線路結構電性連接該第二線路層。
16. 如請求項15所述之封裝基板之製法，其中，該線路結構係包含第二絕緣層、設於該第二絕緣層上之第三線路層、及電性連接該第三線路層與該第二線路層之另一導電盲孔。
17. 如請求項16所述之封裝基板之製法，其中，該導電體復設於該第二線路層上以連接該線路結構之另一導電盲孔。
18. 如請求項16所述之封裝基板之製法，其中，該導電體復設於該第三線路層上以連接該線路結構之另一導電盲孔。
19. 如請求項15所述之封裝基板之製法，其中，該第一線路層之佈線密度係高於或低於該線路結構之佈線密度。
20. 一種電子封裝件之製法，係包括：提供一如請求項1~8任一者所述之封裝基板；以及將電子元件係設於該封裝基板上，以令該電子元件電性連接該第一線路層。
21. 如請求項20所述之電子封裝件之製法，復包括以封裝層包覆該電子元件。

Images