JP3863161B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3863161B2 JP3863161B2 JP2004334198A JP2004334198A JP3863161B2 JP 3863161 B2 JP3863161 B2 JP 3863161B2 JP 2004334198 A JP2004334198 A JP 2004334198A JP 2004334198 A JP2004334198 A JP 2004334198A JP 3863161 B2 JP3863161 B2 JP 3863161B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- land
- semiconductor device
- insulating resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W70/65—
-
- H10W74/129—
-
- H10W90/701—
-
- H10W70/60—
-
- H10W72/221—
-
- H10W72/232—
-
- H10W72/234—
-
- H10W72/237—
-
- H10W72/248—
-
- H10W72/251—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/923—
-
- H10W72/932—
-
- H10W72/934—
-
- H10W72/936—
-
- H10W72/9415—
-
- H10W72/9445—
-
- H10W72/981—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
2 半導体素子電極
3 パッシベーション膜
4 絶縁樹脂層
5 蒸着金属層
6 めっきレジスト
6a 1層目めっきレジスト
6b 2層目めっきレジスト
6c めっきレジスト開口部
7 厚膜金属層
7a 金属配線
7b 金属ランド部
8 ソルダーレジスト
9 外部端子
10 突起
10a 上部突起
10b 下部突起
11 表面処理層
12 樹脂突起
13 クラック
14 ランドと外部端子との界面
Claims (11)
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の外形縁部に対して直角方向に長手方向を形成していることを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の外形縁部に対して直角方向に長手方向を形成していることを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記ランドの上面における前記突起の平面形状が、前記半導体装置の平面図上の中心から放射状方向に長手方向を形成していることを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記ランドの上面における前記突起の平面形状が、前記半導体装置の平面図上の中心から放射状方向に長手方向を形成していることを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記半導体装置の対角線上に配置された前記ランドのうち、少なくとも1つの前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形であることを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記半導体装置の対角線上に配置された前記ランドのうち、少なくとも1つの前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形であることを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記半導体装置の外形縁部の近傍から内側へ複数列配置された前記ランドのうち、外周から少なくとも1列全周の前記ランドの上面に前記突起を設け、内側から少なくとも1列の前記ランドに前記突起を設けないことを特徴とする半導体装置。
- 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記半導体装置の外形縁部の近傍から内側へ複数列配置された前記ランドのうち、外周から少なくとも1列全周の前記ランドの上面に前記突起を設け、内側から少なくとも1列の前記ランドに前記突起を設けないことを特徴とする半導体装置。
- 前記ランドの上面に、複数個の前記突起を並べて配置することにより、長手方向を形成した請求項1乃至4のいずれかに記載の半導体装置。
- 前記ランドの上面に設けた前記突起の平面形状において、長手方向の長さに対する幅が途中で変化するように、前記突起を形成した請求項1乃至4のいずれかに記載の半導体装置。
- 前記ランドの上面における前記突起の平面形状において、コーナ角120°以上となるよう輪郭に面取りがされているか、あるいは、コーナに丸みが付加されていることにより、コーナのエッジを排除した、前記突起を形成した請求項1乃至4のいずれかに記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004334198A JP3863161B2 (ja) | 2004-01-20 | 2004-11-18 | 半導体装置 |
| TW094100687A TWI252549B (en) | 2004-01-20 | 2005-01-11 | Semiconductor device and method for manufacturing the same |
| US11/037,262 US7164208B2 (en) | 2004-01-20 | 2005-01-19 | Semiconductor device and method for manufacturing the same |
| CNB200510004755XA CN100481424C (zh) | 2004-01-20 | 2005-01-20 | 半导体装置及其制造方法 |
| US11/605,397 US20070072405A1 (en) | 2004-01-20 | 2006-11-29 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004011842 | 2004-01-20 | ||
| JP2004334198A JP3863161B2 (ja) | 2004-01-20 | 2004-11-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005236262A JP2005236262A (ja) | 2005-09-02 |
| JP3863161B2 true JP3863161B2 (ja) | 2006-12-27 |
Family
ID=34810116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004334198A Expired - Fee Related JP3863161B2 (ja) | 2004-01-20 | 2004-11-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7164208B2 (ja) |
| JP (1) | JP3863161B2 (ja) |
| CN (1) | CN100481424C (ja) |
| TW (1) | TWI252549B (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101286379B1 (ko) | 2003-11-10 | 2013-07-15 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
| US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US20060216860A1 (en) | 2005-03-25 | 2006-09-28 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US8216930B2 (en) * | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| JP4819471B2 (ja) * | 2005-10-12 | 2011-11-24 | 日本電気株式会社 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
| JP4287421B2 (ja) * | 2005-10-13 | 2009-07-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4305667B2 (ja) | 2005-11-07 | 2009-07-29 | セイコーエプソン株式会社 | 半導体装置 |
| JP5502257B2 (ja) * | 2006-08-29 | 2014-05-28 | セイコーインスツル株式会社 | 半導体装置 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
| KR100979497B1 (ko) * | 2008-06-17 | 2010-09-01 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| CN100595897C (zh) * | 2008-08-20 | 2010-03-24 | 晶方半导体科技(苏州)有限公司 | 晶圆级封装对象及其形成的方法 |
| US20100237500A1 (en) * | 2009-03-20 | 2010-09-23 | Stats Chippac, Ltd. | Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site |
| CN102484101A (zh) * | 2009-08-13 | 2012-05-30 | SKLink株式会社 | 电路基板及其制造方法 |
| KR101141209B1 (ko) * | 2010-02-01 | 2012-05-04 | 삼성전기주식회사 | 단층 인쇄회로기판 및 그 제조방법 |
| JP5224550B2 (ja) * | 2010-03-24 | 2013-07-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5655443B2 (ja) * | 2010-09-06 | 2015-01-21 | 住友電気工業株式会社 | 無機化合物膜のエッチング方法および半導体光素子の製造方法 |
| JP6081044B2 (ja) | 2010-09-16 | 2017-02-15 | 富士通株式会社 | パッケージ基板ユニットの製造方法 |
| US8304867B2 (en) * | 2010-11-01 | 2012-11-06 | Texas Instruments Incorporated | Crack arrest vias for IC devices |
| CN102157477B (zh) * | 2011-03-23 | 2012-10-03 | 南通富士通微电子股份有限公司 | 半导体装置的制造方法 |
| US9184144B2 (en) * | 2011-07-21 | 2015-11-10 | Qualcomm Incorporated | Interconnect pillars with directed compliance geometry |
| KR101939240B1 (ko) * | 2011-11-25 | 2019-01-17 | 삼성전자 주식회사 | 반도체 패키지 |
| US9935038B2 (en) * | 2012-04-11 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company | Semiconductor device packages and methods |
| US8847391B2 (en) * | 2012-07-09 | 2014-09-30 | Qualcomm Incorporated | Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking |
| US9761549B2 (en) * | 2012-11-08 | 2017-09-12 | Tongfu Microelectronics Co., Ltd. | Semiconductor device and fabrication method |
| CN104576576B (zh) * | 2013-10-25 | 2017-11-07 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| US9368461B2 (en) * | 2014-05-16 | 2016-06-14 | Intel Corporation | Contact pads for integrated circuit packages |
| TWI554174B (zh) * | 2014-11-04 | 2016-10-11 | 上海兆芯集成電路有限公司 | 線路基板和半導體封裝結構 |
| CN104409435A (zh) * | 2014-11-07 | 2015-03-11 | 三星半导体(中国)研究开发有限公司 | 一种包含具有倾斜侧壁的凸起的焊盘 |
| KR102323250B1 (ko) * | 2015-05-27 | 2021-11-09 | 삼성전자주식회사 | 반도체 발광소자 제조방법 |
| CN106601632A (zh) * | 2015-10-14 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN108346618B (zh) * | 2017-01-25 | 2021-09-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN108493205B (zh) * | 2018-04-10 | 2020-11-03 | 武汉新芯集成电路制造有限公司 | 一种消除铝垫与显影液反应缺陷的方法 |
| JP2020150172A (ja) | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | 半導体装置 |
| US11705378B2 (en) * | 2020-07-20 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
| CN113113374A (zh) * | 2021-04-08 | 2021-07-13 | 重庆群崴电子材料有限公司 | 一种封装用圆球及其封装结构 |
| CN114220904B (zh) * | 2021-12-12 | 2023-09-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378334B2 (ja) | 1994-01-26 | 2003-02-17 | 株式会社東芝 | 半導体装置実装構造体 |
| JPH10209591A (ja) | 1997-01-20 | 1998-08-07 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP3335575B2 (ja) * | 1997-06-06 | 2002-10-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP3416040B2 (ja) | 1997-11-11 | 2003-06-16 | 富士通株式会社 | 半導体装置 |
| JP3753218B2 (ja) * | 1998-03-23 | 2006-03-08 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| KR100552988B1 (ko) * | 1998-03-27 | 2006-02-15 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 |
| JPH11297873A (ja) | 1998-04-13 | 1999-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JPH11354563A (ja) | 1998-06-11 | 1999-12-24 | Citizen Watch Co Ltd | 半導体配線の構造 |
| KR100298827B1 (ko) * | 1999-07-09 | 2001-11-01 | 윤종용 | 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 |
| JP3386029B2 (ja) * | 2000-02-09 | 2003-03-10 | 日本電気株式会社 | フリップチップ型半導体装置及びその製造方法 |
| JP3629178B2 (ja) * | 2000-02-21 | 2005-03-16 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置及びその製造方法 |
| JP4313520B2 (ja) | 2001-03-19 | 2009-08-12 | 株式会社フジクラ | 半導体パッケージ |
| JP2003332360A (ja) * | 2002-05-17 | 2003-11-21 | Denso Corp | 半導体装置 |
-
2004
- 2004-11-18 JP JP2004334198A patent/JP3863161B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-11 TW TW094100687A patent/TWI252549B/zh not_active IP Right Cessation
- 2005-01-19 US US11/037,262 patent/US7164208B2/en not_active Expired - Lifetime
- 2005-01-20 CN CNB200510004755XA patent/CN100481424C/zh not_active Expired - Fee Related
-
2006
- 2006-11-29 US US11/605,397 patent/US20070072405A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1645604A (zh) | 2005-07-27 |
| JP2005236262A (ja) | 2005-09-02 |
| TW200529343A (en) | 2005-09-01 |
| US20050167832A1 (en) | 2005-08-04 |
| US20070072405A1 (en) | 2007-03-29 |
| CN100481424C (zh) | 2009-04-22 |
| US7164208B2 (en) | 2007-01-16 |
| TWI252549B (en) | 2006-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863161B2 (ja) | 半導体装置 | |
| KR100636722B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101910198B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법 | |
| US20120067635A1 (en) | Package substrate unit and method for manufacturing package substrate unit | |
| TWI582921B (zh) | 半導體封裝結構及其製作方法 | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| JP2005109187A (ja) | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| US20050026416A1 (en) | Encapsulated pin structure for improved reliability of wafer | |
| US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
| JPH09148333A (ja) | 半導体装置とその製造方法 | |
| KR101153675B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| JP2004207267A (ja) | 半導体装置及びその製造方法 | |
| JP7707681B2 (ja) | 配線基板 | |
| JPH11233669A (ja) | 半導体装置の製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| JP2003068736A (ja) | 半導体装置およびその製造方法 | |
| JP2011243746A (ja) | 半導体装置の製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP2009081153A (ja) | 半導体装置及び半導体装置を実装した回路装置 | |
| JP3723524B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |