[go: up one dir, main page]

JP3863161B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3863161B2
JP3863161B2 JP2004334198A JP2004334198A JP3863161B2 JP 3863161 B2 JP3863161 B2 JP 3863161B2 JP 2004334198 A JP2004334198 A JP 2004334198A JP 2004334198 A JP2004334198 A JP 2004334198A JP 3863161 B2 JP3863161 B2 JP 3863161B2
Authority
JP
Japan
Prior art keywords
resin layer
land
semiconductor device
insulating resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004334198A
Other languages
English (en)
Other versions
JP2005236262A (ja
Inventor
憲幸 戒能
政敏 家合
公仁 桑原
克実 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004334198A priority Critical patent/JP3863161B2/ja
Priority to TW094100687A priority patent/TWI252549B/zh
Priority to US11/037,262 priority patent/US7164208B2/en
Priority to CNB200510004755XA priority patent/CN100481424C/zh
Publication of JP2005236262A publication Critical patent/JP2005236262A/ja
Priority to US11/605,397 priority patent/US20070072405A1/en
Application granted granted Critical
Publication of JP3863161B2 publication Critical patent/JP3863161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W70/65
    • H10W74/129
    • H10W90/701
    • H10W70/60
    • H10W72/221
    • H10W72/232
    • H10W72/234
    • H10W72/237
    • H10W72/248
    • H10W72/251
    • H10W72/252
    • H10W72/29
    • H10W72/923
    • H10W72/932
    • H10W72/934
    • H10W72/936
    • H10W72/9415
    • H10W72/9445
    • H10W72/981

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、半導体の集積回路部を保護し、かつ外部装置と半導体素子の電気的な接続を確保する半導体装置であって、BGAやウェハレベルのチップサイズパッケージ等、樹脂基板に外部端子を半田接合する半導体装置に関し、長期に渡り高い半田接合信頼性を有する半導体装置に関するものである。
近年、電子機器の処理能力向上及び携帯性向上に対応するために、半導体装置などの電子部品は高密度実装が要求され、それに伴って、半導体装置の小型、薄型化、さらに同一装置サイズにおける多ピン化が進展し、ピンをエリア上に配列したBGAや各種のCSP(チップサイズパッケージ)が開発されている。
特に半導体のウェハ上に半導体素子電極から外部端子までを接続する再配線を形成し、最終工程で分割する形態のWLCSP(ウェハレベルCSP)はベアチップと同等の究極小型パッケージを実現する技術として近年注目されている。
以下、従来のWLCSPと呼ばれる半導体装置及びその製造方法について図面を参照しながら説明する。
図20はWLCSPと呼ばれる半導体装置を示す部分的に開口した斜視図である。図20において、1は半導体素子、2は半導体素子電極、3はパッシベ−ション膜、4は絶縁樹脂層、7aは金属配線、7bは金属ランド、8はソルダーレジスト、9は外部端子である。
図21から図23は上記半導体装置の従来の製造方法を示す工程別の断面図である。図21から図23において、図20と同じ構成要素については同じ符号を用い、説明を省略する。
まず絶縁樹脂層4として、感光性樹脂を一般に用い、半導体素子上1に塗布する。その後アライナーまたはステッパー等を用いて露光し、半導体素子電極2上及びその他不要とする感光性樹脂を現像除去したのち、硬化し絶縁樹脂層4を形成する(図21(a))。
ここで、半導体素子電極2は通常Al−SiまたはAl−Si−Cuが用いられるため、絶縁樹脂層4を形成する材料である感光性樹脂の現像液として、現像時に半導体素子電極2を溶解しない材料として弱アルカリまたは有機系の現像液を用いる。
絶縁樹脂層4がパターニングされ積層された半導体素子1上全面に、蒸着金属層5をスパッタリング法により形成する(図21(b))。このとき蒸着金属層5として、まず金属バリアを形成し、真空状態下で引き続きめっきシード層を形成する。また、スパッタリングに先立ち、プラズマ処理によって、絶縁樹脂層4の表面を微細に粗化し、絶縁樹脂層4と金属バリアとの密着強度を向上させる。プラズマ処理方法と反応ガスは半導体素子電極2やパッシベーション膜3のエッチングに対して絶縁樹脂層4の樹脂を選択的にエッチングできればよく、ここではRIE(Reactive Ion Etching)処理法とO2ガスやN2ガス、もしくはO2ガスとCF4ガスの混合ガス等が用いられる。
金属バリアには絶縁樹脂層4や半導体素子電極2、パッシベーション膜3と強い密着強度を持ち、かつめっきシード層のエッチング液に対するバリア性を有する金属として例えばCr等が用いられる。めっきシード層としては電解めっきにおいて抵抗率の低い金属であることが必要であり、一般にはCuが用いられる。金属バリアの厚みはめっきシード層のエッチング液に対するバリア性の観点から0.1から0.2μm程度、まためっきシード層の厚みは電気抵抗や析出応力とエッチングの容易さの観点から0.2から0.5μm程度が用いられる。次にめっきシード層上に感光性レジスト材料を塗布する。その後感光性レジスト材料を乾燥、露光、現像することによりめっきレジスト6を形成する(図21(c))。一般には後工程の電解Cuめっき厚を5から11μm程度にするため、めっきレジスト6aの厚みは8から15μm程度に形成する。その後O2ガスによるプラズマ処理によりめっきレジスト6aの現像残さを除去する。
次に電解Cuめっき法によりめっきレジスト6aが開口し、シード層が露出した部分に厚膜金属層7を選択的に形成する(図22(a))。厚膜金属層7の厚みは電気抵抗と機械的強度の観点から5から11μm程度の厚みに形成する。
厚膜金属層7の形成後めっきレジスト6aを剥離除去し、さらにO2プラズマによるプラズマ処理によりめっきレジスト6aの剥離残さを除去する(図22(b))。
次にシード層と厚膜金属層7とをCuエッチング液にて全面Cuエッチングすると、厚膜金属層7よりも層厚が薄いシード層のCuが先行して除去される。このときシード層のエッチング液は金属バリアを溶かさずシード層を選択的にエッチングできる溶液を用いる。次に金属バリアを全面エッチングすることで所望のパターンを有する金属配線7a及び金属ランド7bを形成する(図22(c))。
次に感光性樹脂を絶縁樹脂層4、厚膜金属層7上に塗布し、その後乾燥、露光し、金属ランド7b上及びその他不要とする感光性樹脂を現像除去したのち、硬化しソルダーレジスト層8を形成する(図23(a))。
その後金属ランド上に半田ペーストを印刷し、溶融し外部端子9を形成する(図23(b))。ここで半田ペーストを印刷溶融する変わりに低融点金属ボールを搭載溶融して外部端子9を形成する場合もある。また、半田ペーストを印刷する前に、金属ランド上にNi−Auめっきを施す場合もある。
特開平11−54649号公報
しかしながら、上記従来の半導体装置の製造方法によれば、ソルダーレジストとの密着性を高めるために配線及びランドを構成するCu層において表面処理として微細な粗化が行われているが、金属ランドと外部端子との間の全体形状は平坦である。そのため、半導体装置の組立後の検査工程および実装工程、実装後の外部装置に接続された状態において、外部端子に機械的な外力や熱膨張差に起因する熱応力を受けると、図24に示すようにランド7bと外部端子9の接合界面からクラック13が生じる場合があり、まれに外部端子が脱落することもある。一回の負荷ではクラックや脱落が生じない場合でも、高温環境下で合金層が界面に形成することで、長期間における接続信頼性が低下する場合がある。そのため図25(a),(b)に示すように、ランド部7bと外部端子9との接合界面14の面積を増加することによって、ランド部7bと外部端子9の接合界面14において生じた金属結合による接合力の増加を図る方法があり、接合面の面積増加と共に接合強度は向上するが、熱履歴により接合界面14に金属拡散に起因して脆い合金層が形成している場合には、極端に接合強度が低下しているため、接合界面でのクラックや外部端子脱落が生じることの抜本的な解決にはならなかった。
近年、環境への鉛の影響が世界的に問題となっており、従来の鉛を含むPb−Sn共晶半田から鉛を含まない半田(以下Pbフリー半田)への転換が電機、部品業界含む各社で進められている。Pbフリー半田は、Pb−Sn共晶半田に比べ、融点が高いため、リフロー工程の設定温度も高くなり、前述の金属拡散が進行し易くなっており、事実、接合界面でのクラックや外部端子脱落の発生頻度が従来よりも高まっている。
したがって、この発明の目的は、前記従来の課題を解決するもので、ランドと外部端子との接合力を増し、確実に脱落を防止し、長期に渡り接続信頼性を確保することができる半導体装置を提供することである。
前記課題を解決するために、この発明の請求項1記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の外形縁部に対して直角方向に長手方向を形成している
請求項2記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の外形縁部に対して直角方向に長手方向を形成している
請求項3記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記ランドの上面における前記突起の平面形状が、前記半導体装置の平面図上の中心から放射状方向に長手方向を形成している
請求項4記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記ランドの上面における前記突起の平面形状が、前記半導体装置の平面図上の中心から放射状方向に長手方向を形成している
請求項5記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記半導体装置の対角線上に配置された前記ランドのうち、少なくとも1つの前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形である
請求項6記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記半導体装置の対角線上に配置された前記ランドのうち、少なくとも1つの前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形である。
請求項7記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記半導体装置の外形縁部の近傍から内側へ複数列配置された前記ランドのうち、外周から少なくとも1列全周の前記ランドの上面に前記突起を設け、内側から少なくとも1列の前記ランドに前記突起を設けない。
請求項8記載の半導体装置は、半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記半導体装置の外形縁部の近傍から内側へ複数列配置された前記ランドのうち、外周から少なくとも1列全周の前記ランドの上面に前記突起を設け、内側から少なくとも1列の前記ランドに前記突起を設けない。
請求項記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記ランドの上面に、複数個の前記突起を並べて配置することにより、長手方向を形成した。
請求項10記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記ランドの上面に設けた前記突起の平面形状において、長手方向の長さに対する幅が途中で変化するように、前記突起を形成した。
請求項11記載の半導体装置は、請求項1乃至4のいずれかに記載の半導体装置において、前記ランドの上面における前記突起の平面形状において、コーナ角120°以上となるよう輪郭に面取りがされているか、あるいは、コーナに丸みが付加されていることにより、コーナのエッジを排除した、前記突起を形成した。
この発明の請求項1〜8記載の半導体装置によれば、ランドのうち少なくとも1つのランドの上面に突起を設けたので、半田接合したとき外部端子がランドの突起を周囲から捕そくし、外部端子とランドとの接続を確実にすることができる。その結果、長期に渡り接続信頼性を確保する半導体装置が得られる。
請求項1、3、5、7では、ランドの上面に設けた突起は、上部の少なくとも一部が下部より張り出した形状とすることで、外部端子脱落方向に対する抵抗となるため、ランドと外部端子との接合力を増し、確実に脱落を防止することができる。
請求項2、4、6、8では、ランドの上面に設けた突起は、側壁の少なくとも一部が逆テーパ形状であるので、外部端子脱落方向に対する抵抗となるため、ランドと外部端子との接合力を増し、確実に脱落を防止することができる。
請求項1、2では、ランドの上面に設けた突起の平面形状が、ランドに近接する半導体装置の外形縁部に対して直角方向に長手方向を形成しているので、機械的外力が付加する方向に対して、突起の平面形状の長手方向を一致させることにより、機械的外力に対して抵抗となるため、外部端子の接続を保持することができる。
請求項3、4では、ランドの上面に設けた突起の平面形状が、半導体装置の平面図上の中心から放射状方向に長手方向を形成しているので、熱応力が付加する方向に対して、突起の平面形状の長手方向を一致させることにより、熱応力に対して抵抗となるため、外部端子の接続を保持することができる。
請求項5、6では、半導体装置の対角線上に配置されたランドのうち、少なくとも1つのランドの上面に設けた突起の平面形状が、ランドに近接する半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形であるので、コーナ付近において機械的外力が付加する2方向に対して、突起の平面形状の長手方向を一致させることにより、2方向からの機械的外力に対して抵抗となるため、外部端子の接続を保持することができる。
請求項7、8では、半導体装置の外形縁部の近傍から内側へ複数列配置されたランドのうち、外周から少なくとも1列全周のランドの上面に突起を設け、内側から少なくとも1列のランドに突起を設けないので、半導体装置の平面図上中心からの距離が遠くなるほど大きくなる熱膨張差に起因する熱応力に対して突起を配置することで、外部端子の接続を保持することができる。
請求項では、ランドの上面に、複数個の突起を並べて配置することにより、長手方向を形成しているので、外部端子脱落方向に対する抵抗となる面積を増加し、ランドと外部端子との接合力を増し、脱落を防止することができる。
請求項10では、前記ランドの上面に設けた突起の平面形状において、長手方向の長さに対する幅(短手方向の長さ)が途中で変化するように、突起を形成しているので、外部端子脱落方向に対する抵抗となる面積を増加し、ランドと外部端子との接合力を増し、脱落を防止することができる。
請求項11では、前記ランドの上面に設けた突起の平面形状において、コーナ角120°以上となるよう輪郭に面取りがされているか、あるいは、コーナに丸みが付加されていることにより、突起の平面形状におけるコーナのエッジを排除した、突起を形成したので、外部端子への応力集中を緩和し、外部端子のクラック及び脱落を防止することができる。
以下、本発明の実施の形態としてWLCSPを例に取り上げ、図面を参照しながら説明する。
この発明の第1の実施の形態を図1に基づいて説明する。図1は本発明の第1の実施形態の半導体装置の断面図である。
図1において、図20と同じ構成要素については同じ符号を用い説明を省略する。図1に示すように、金属配線7a間を絶縁する絶縁樹脂層4が半導体素子1上に形成され、金属配線7aの端部が半導体素子1上の電極2に接続され、金属配線7aの他の端部はランドとして外部端子9と接続され、ランドの接続部分を除き表層樹脂層8で被覆されている。そして、ランドのうち少なくとも1つのランド部7bの上面に突起10を設けている。この場合、ランド部7b上の突起上部10aは下部10bより張り出した形状で形成されている。
突起10はめっきによりCu等の金属を析出させたものであり、めっき工程において、2層目めっきレジスト6bの膜厚を超える厚さまでめっきにより金属を析出させたものである(図18)。張り出しを、突起側壁のほぼ全周に形成する場合は、張り出し量0.2μm以上、突起厚0.5μm程度でも効果がある。ただし外部端子9の接合工程で、半田ペーストが進入せず、ボイドを発生し、反対に接続信頼性を低下させることになるため、突起10の高さと張り出し量の比率(アスペクト比)が1以下になることが好ましい。
本実施形態によれば、ランド部上突起の形成工程において、突起の一部において、上部が下部より張り出した形状に形成することにより、外部端子を半田接合したとき、張り出した部分が外部端子の脱落に対して引っかかる形になっているため、外部端子の脱落を構造的に防止することができる。
この発明の第2の実施の形態を図2に基づいて説明する。図2は本発明の第2の実施形態の半導体装置の断面図である。
図2において、図1と同じ構成要素については同じ符号を用い説明を省略する。図2に示すように、ランド部7b上の突起10の輪郭側壁の一部が逆テーパ(アンダーカット)形状に形成されている。突起10側壁のほぼ全周に逆テーパ形状を形成する場合は、突起の厚み0.5から2μm、テーパの角度が15°〜30°程度で効果がある。
この発明の第3の実施の形態を図3に基づいて説明する。図3は本発明の第3の実施形態の半導体装置の外部端子搭載前の平面図である。
図3において、図1と同じ構成要素については同じ符号を用い説明を省略する。図3に示すように、最外周ランド部7b上の突起10の平面形状が半導体装置の隣接する外形縁部に対し、直角方向に長手方向を形成する。また、4コーナのランド部7b上に設けた突起10の平面形状が半導体装置の2つの隣接する外形縁部から直角方向になるよう2方向の長手方向を有するL字形である。これは、最外周の外部端子は、組立後の検査工程および実装工程等において機械的な外力が半導体装置側面方向から加わる場合が多いためである。従って4コーナの外部端子は2方向からの機械的な外力に対して抗する必要があり、コーナランド上の突起10はL字型、十字形の平面形状が好ましい。
なお、半導体装置の外形縁部の近傍から内側へ複数列配置されたランドのうち、外周から少なくとも1列全周のランド部の上面に突起を設け、内側から少なくとも1列のランド部に突起を設けない構成にしてもよい。
この発明の第4の実施の形態を図4に基づいて説明する。図4は本発明の第4の実施形態の半導体装置の外部端子搭載前の平面図である。
図4において、図1と同じ構成要素については同じ符号を用い説明を省略する。図4に示すように、ランド部7b上の突起10の平面形状が半導体装置の平面図上中心から放射状方向に長手方向を形成している。これは最外周を除く一般の外部端子は、実装基板組立後の検査工程および実装工程、実装後の外部装置に接続された状態において、外部端子に熱膨張差に起因する熱応力が加わるが、熱膨張差は半導体装置の平面図上中心で0、中央からの距離が遠くなるほど大きくなり、発生応力の向きは半導体装置の中心から放射状と考えられる。従って半導体装置中央部ランド部7b上の突起10の効果は小さく、省略することができる。
この発明の第5の実施の形態を図5に基づいて説明する。図5は本発明の第5の実施形態の半導体装置の断面図である。
図5において、図1と同じ構成要素については同じ符号を用い説明を省略する。図5に示すように、ランド部7bの下部に樹脂突起12が形成され、前記樹脂突起形状に沿ってめっきにより金属が析出し、突起10が形成される。突起10の輪郭側壁の一部が逆テーパ(アンダーカット)形状に形成されている。突起10側壁のほぼ全周に逆テーパ形状を形成する場合は、突起10の厚み0.5から2μm、テーパの角度が15°〜30°程度で効果がある。樹脂突起12を形成することによっても、実施の形態1,2と同様に、ランド部7b上に金属突起10が形成するため、効果も実施の形態1,2と同様である。
図6〜11はランド上突起の他の実施形態を示したものである。実施の形態6として図6(a)〜(c)に示した突起10は、図3に示した楕円状の突起を、長手方向に複数分割したものである。1つのランド部7bの上面に、複数個の突起10を並べて配置することにより、長手方向を形成している。この場合、突起10を2分割し、図6(a)では平面形状が円形であり、(b)では対向部が略平行であり、(c)では対向部を凹ませている。これにより、外部端子脱落方向に対する抵抗となる面積を増加し、ランド部7bと外部端子との接合力を増し、脱落を防止することができる。このときの半導体装置コーナ部分のランド上においては図7(a)(b)に示すとおりであり、1つの楕円状突起の場合の図3,4と同様の配置となる。すなわち、図7(a)では、4コーナのランド部7b上に設けた複数個の突起10が、半導体装置の2つの隣接する外形縁部から直角方向になるように2方向の長手方向を有するL字形に配置される。図7(b)では、ランド部7b上の複数個の突起10が、半導体装置の平面図上中心から放射状方向に長手方向を形成するように配置される。
実施の形態7として図8に示した突起10は、平面形状において、長手方向の長さに対する幅(短手方向の長さ)が途中で変化するように、突起10を形成している。これにより、外部端子脱落方向に対する抵抗となる面積を増加し、ランド部7bと外部端子との接合力を増し、脱落を防止することができる。
実施の形態8として図9に示した突起10は、平面形状において、ランド部7bに近接する半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形であって、長手方向の長さに対する幅(短手方向の長さ)が途中で変化するように、突起10を形成している。これにより、コーナ付近において機械的外力が付加する2方向に対して、突起10の平面形状の長手方向を一致させることにより、2方向からの機械的外力に対して抵抗となり、かつ外部端子脱落方向に対する抵抗となる面積を増加し、ランド部7bと外部端子との接合力を増し、脱落を防止することができる。
実施の形態9として図10に示した突起10は、平面形状において、多方向の長手方向を有する放射形であって、長手方向の長さに対する幅が途中で変化するように、突起10を形成している。突起10の平面形状が方向性を有しない為、半導体装置内でのランドの位置関係によらず、配置することができ、かつ、外部端子脱落方向に対する抵抗となる面積を増加することができる。このため、ランド部7bと外部端子との接合力を増し、脱落を防止することができる。
実施の形態10として図11に示した突起10は、平面形状において、コーナ角θが120°以上となるよう輪郭に面取りがされていることにより、突起10の平面形状におけるコーナのエッジを排除しているので、外部端子への応力集中を緩和し、外部端子のクラック及び脱落を防止することができる。これは既に図3,4,6〜10に示してきたようにコーナに丸みが付加されていてもよい。
なお、上記各実施形態において、ランド部の上面に設けた突起10の平面形状が、ランド部7bの外周輪郭またはランド部7b上のレジスト開口の輪郭に対し、はみ出したり、接したりすることなく、外周輪郭またはランド部7b上のレジスト開口の輪郭に対し、内側に突起10を形成したことにより、突起10が外部端子を構成する材料で囲まれていることから、外部端子を構成する材料が全周から突起10を捕捉し、突起10を起点とする外部端子の変形やクラックを防止し、外部端子の脱落を防止することができる。
以下実施例を用いてさらに具体的に説明する。
図12〜15は本発明の半導体装置の製造方法の実施例1を示す工程別の断面図である。実施例1は実施形態2の半導体装置の製造方法に関する。図12(a)に示すように、絶縁樹脂層4がパターニングされ積層された半導体素子1上全面に、蒸着金属層5をスパッタリング法等の異方性蒸着工程により形成する(図12(b))。このとき蒸着金属層5として、まず金属バリアを形成し、真空状態下で引き続きめっきシード層を形成する。また、スパッタリングに先立ち、プラズマ処理によって、絶縁樹脂層4の露出している表面を微細に粗化し、絶縁樹脂層4と金属バリアとの密着強度を向上させる。
前記プラズマ処理により、絶縁樹脂層4の表面は一部灰化除去され、半導体素子電極2表面に付着していた樹脂残さも除去される。そのため、プラズマ処理方法と反応ガスは半導体素子電極2やパッシベーション膜3に対して絶縁樹脂層4の樹脂を選択的にエッチングできればよく、ここではRIE(Reactive Ion Etching)処理法とO2ガスやN2ガス、もしくはO2ガスとCF4ガスの混合ガス等が用いられる。
金属バリアには絶縁樹脂層4や半導体素子電極2、パッシベーション膜3と強い密着強度を持ち、かつめっきシード層のエッチング液に対するバリア性を有する金属として例えばCr等が用いられる。めっきシード層としては電解めっきにおいて抵抗率の低い金属であることが必要であり、一般にはCuが用いられる。金属バリアの厚みはめっきシード層のエッチング液に対するバリア性の観点から0.1から0.2μm程度、まためっきシード層の厚みは電気抵抗や析出応力とエッチングの容易さの観点から0.2から0.5μm程度が用いられる。次にめっきシード層上に感光性レジスト材料を塗布する。その後感光性レジスト材料を乾燥、露光、現像することにより、めっきレジスト6aを形成する(図12(c))。その後O2ガスによるプラズマ処理によりめっきレジスト6aの現像残さを除去する。
次に電解Cuめっき法によりめっきレジスト6aが開口し、シード層が露出した部分に厚膜金属層7を選択的に形成する(図13(a))。前記厚膜金属層7が金属配線7aおよびランド部7bを構成する。厚膜金属層7の厚みは電気抵抗と機械的強度及び生産性の観点から5から11μm程度の厚みに形成する。
次に再び感光性レジスト材料を塗布する。その後感光性レジスト材料を乾燥、露光、現像することにより、少なくとも一つの金属ランド部7b上の一部において開口するようにめっきレジスト6bを形成する(図13(b))。ここでめっきレジスト開口部6cの側壁を順テーパに形成するために、めっきレジスト6bとしてポジ型の感光性樹脂を使用し、乾燥、露光条件を適正に設定する。めっきレジスト6bの開口パターニングを、図16に示す。これはあらかじめ、所望のレジスト開口部分のみに光が透過するよう、他の部分をNiめっきした露光用マスクにて、めっきレジスト6bを開口させる。ここで最外周ランドでは半導体装置外形の縁辺に対し直角になるよう長手方向を形成し、最外周のコーナのランドは隣接する2つの縁辺に直角なL型とし、半導体装置側面方向からの外力に対して強度増加を図る。外周から2列目、3列目は半導体装置中心から放射状に長手方向を形成し、熱膨張差に対して強度増加を図る。中央部のランドは、強度バランスをとるために、めっきレジストは開口させず突起を設けない。また突起を形成する各開口部は外部端子と接合したとき応力集中をさけるため、平面上エッジにならないよう、本実施例ではコーナRを設けている。その後O2ガスによるプラズマ処理によりめっきレジストの現像残さを除去する。
次に電解Cuめっき法によりめっきレジスト6bが開口し金属ランド部7bが露出した部分に金属層を選択的に形成する(図13(c))。前記金属層がランド部7b上の突起10を構成する。突起10の輪郭側壁はめっきレジスト6bの開口部側壁の形状が転写されるため、逆テーパ形状に形成される。突起10の形成後めっきレジスト6を剥離除去し、さらにO2プラズマによるプラズマ処理によりめっきレジスト6の剥離残さを除去する(図14(a))。
次にシード層と厚膜金属層7とをCuエッチング液にて全面Cuエッチングすると、厚膜金属層7よりも層厚が薄いシード層のCuが先行して除去される(図14(b))。このときシード層のエッチング液は金属バリアを溶かさずシード層を選択的にエッチングできる溶液を用いる。次に金属バリアを全面エッチングすることで所望のパターンを有する金属配線7a及び金属ランド7bを形成する。
次に感光性樹脂を絶縁樹脂層4、厚膜金属層7上に塗布し、その後乾燥、露光し、ランド7b上及びその他不要とする感光性樹脂を現像除去したのち、硬化しソルダーレジスト層8を形成する(図14(c))。
その後金属ランド7b上に半田ペーストを印刷し、溶融し外部端子9を形成する(図15)。ここで半田ペーストを印刷溶融する変わりに低融点金属ボールを搭載溶融して外部端子9を形成する場合もある。なお、突起を形成するめっき工程において、めっきレジストの膜厚を超える厚さまでめっきにより金属を析出させることにより、突起の上部が下部より張り出した形状に形成してもよい。この突起形成方法を説明するため、めっき工程後の状態を図18(a)に,レジスト剥離後の状態を図18(b)に示す。この場合は、めっきレジスト開口部6cの側壁のテーパは順逆どちらであってもよい。
図17は本発明の半導体装置の製造方法の実施例2を示す工程別の断面図である。実施例2は実施形態5の半導体装置に関する。図17(a)に示すように、絶縁樹脂層4がパターニングされ積層された半導体素子1上において、後の工程でランドが形成される部分の中で少なくとも1つの部分の樹脂上にさらに樹脂膜を積層形成し、樹脂突起12を形成する(図17(b))。このとき樹脂突起12の側壁を逆テーパに形成するために、ネガ型の感光性樹脂を使用し、乾燥、露光、現像、後硬化条件を適正に設定する。次に無電解めっきにより金属層5を形成する(図17(c))。金属層5が電解めっき工程のシード層を構成する。また、無電解めっきに先立ち、プラズマ処理によって、絶縁樹脂層4の露出している表面を微細に粗化し、絶縁樹脂層4と金属バリアとの密着強度を向上させる。
前記プラズマ処理により、絶縁樹脂層4の表面は一部灰化除去され、半導体素子電極2表面に付着していた樹脂残さも除去される。そのため、プラズマ処理方法と反応ガスは半導体素子電極2やパッシベーション膜3に対して絶縁樹脂層4の樹脂を選択的にエッチングできればよく、ここではRIE(Reactive Ion Etching)処理法とO2ガスやN2ガス、もしくはO2ガスとCF4ガスの混合ガス等が用いられる。
次のめっきレジスト形成工程以降は従来例と同じであるので製造工程を省略するが、金属配線を形成する金属蒸着およびめっき工程において、樹脂突起12にランド部を形成することにより、ランド部内に一部突起を形成する。
なお、実施例1,2ともに、ソルダーレジスト8形成後、電解めっき法または無電解めっき法によりランド部7bのレジスト開口部にニッケルめっき、金めっき等を析出させ、表面処理層11を形成する場合もある(図19(a),(b))。ニッケルめっきは半田接合される外部端子の金属材料とランドを構成する金属材料が拡散して脆い合金層が形成されることを防ぎ、金めっきはランド表面が酸化して半田接合時の密着力が低下することを防ぐことが目的である。
かかる構成によれば、ランドの突起部において上部が下部より張り出した形状としたり、逆テーパ形状としたりすることにより、外部端子脱落方向に対して、機械的に引っかかる構造となるため、ランド部と外部端子との接合力を増し、接合界面のクラックと外部端子の脱落を確実に防止することができ、長期に渡り接続信頼性を確保することができる半導体装置を実現することができる。
また、本実施の形態としてWLCSPを例としたが、ウェハの代わりにBGA等の基板上に絶縁樹脂層、金属層、ソルダーレジストを所定の形状に積層形成することにより、WLCSPの場合と全く同様にランドに突起を形成したBGA用基板を作成することができる。
本発明にかかる半導体製造装置およびその製造方法は、半田接合したとき外部端子がランド部の突起を周囲から捕そくし、外部端子とランド部との接続を確実にすることができるため、長期に渡り接続信頼性を確保することができ、BGAやウェハレベルのチップサイズパッケージ等、樹脂基板に外部端子を半田接合する半導体装置として有用である。
本発明の実施の形態1における半導体装置を示す断面図である。 本発明の実施の形態2における半導体装置を示す断面図である。 本発明の実施の形態3における外部端子搭載前の半導体装置を示す平面図である。 本発明の実施の形態4における外部端子搭載前の半導体装置を示す平面図である。 本発明の実施の形態5における半導体装置を示す断面図である。 (a)〜(c)本発明の実施の形態6における外部端子搭載前のランド上突起を示す平面図である。 (a)〜(b)本発明の実施の形態6における外部端子搭載前の半導体装置のコーナ部分を示す平面図である。 本発明の実施の形態7における外部端子搭載前のランド上突起を示す平面図である。 本発明の実施の形態8における外部端子搭載前のランド上突起を示す平面図である。 本発明の実施の形態9における外部端子搭載前のランド上突起を示す平面図である。 本発明の実施の形態10における外部端子搭載前のランド上突起を示す平面図である。 (a)〜(c)は本発明の実施例1における半導体装置の製造工程を示す断面図である。 (a)〜(c)は本発明の実施例1における半導体装置の製造工程を示す断面図である。 (a)〜(c)は本発明の実施例1における半導体装置の製造工程を示す断面図である。 本発明の実施例1における半導体装置の製造工程を示す断面図である。 本発明の実施例1における半導体装置のめっきレジスト形成後の状態を示す平面図である。 (a)〜(c)は本発明の実施例2における半導体装置の製造工程を示す断面図である。 本発明の実施例1の変形例における半導体装置の製造工程を示す断面図である。 本発明の実施例1,2の変形例における半導体装置を示す断面図である。 半導体装置を示す部分的に開口した斜視図である。 (a)〜(c)は従来の半導体装置の製造工程を示す断面図である。 (a)〜(c)は従来の半導体装置の製造工程を示す断面図である。 (a),(b)は従来の半導体装置の製造工程を示す断面図である。 (a),(b)は従来の半導体装置の検査工程後のランド接合界面のクラックを示す断面図である。 (a),(b)は従来の半導体装置のランド部接合面積増加方法を示す断面図である。
符号の説明
1 半導体素子
2 半導体素子電極
3 パッシベーション膜
4 絶縁樹脂層
5 蒸着金属層
6 めっきレジスト
6a 1層目めっきレジスト
6b 2層目めっきレジスト
6c めっきレジスト開口部
7 厚膜金属層
7a 金属配線
7b 金属ランド部
8 ソルダーレジスト
9 外部端子
10 突起
10a 上部突起
10b 下部突起
11 表面処理層
12 樹脂突起
13 クラック
14 ランドと外部端子との界面

Claims (11)

  1. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の外形縁部に対して直角方向に長手方向を形成していることを特徴とする半導体装置。
  2. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の外形縁部に対して直角方向に長手方向を形成していることを特徴とする半導体装置。
  3. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記ランドの上面における前記突起の平面形状が、前記半導体装置の平面図上の中心から放射状方向に長手方向を形成していることを特徴とする半導体装置。
  4. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記ランドの上面における前記突起の平面形状が、前記半導体装置の平面図上の中心から放射状方向に長手方向を形成していることを特徴とする半導体装置。
  5. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記半導体装置の対角線上に配置された前記ランドのうち、少なくとも1つの前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形であることを特徴とする半導体装置。
  6. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記半導体装置の対角線上に配置された前記ランドのうち、少なくとも1つの前記ランドの上面における前記突起の平面形状が、前記ランドに近接する前記半導体装置の2つの外形縁部に対して直角方向になるように2方向の長手方向を有する十字形またはL字形であることを特徴とする半導体装置。
  7. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に上部の少なくとも一部が下部より張り出した形状の突起を設け、前記半導体装置の外形縁部の近傍から内側へ複数列配置された前記ランドのうち、外周から少なくとも1列全周の前記ランドの上面に前記突起を設け、内側から少なくとも1列の前記ランドに前記突起を設けないことを特徴とする半導体装置。
  8. 半導体素子の電極上を開口して、前記半導体素子上に形成された絶縁樹脂層と、前記絶縁樹脂層上に形成され、一端が前記半導体素子の電極に接続され、他端が外部端子と接続されてランドとなる金属配線と、前記ランドの接続部分を除き、前記金属配線上と前記絶縁樹脂層上を被覆した表層樹脂層を備えた半導体装置であって、複数の前記金属配線の前記ランドのうち少なくとも1つの前記ランドの上面に側壁の少なくとも一部が逆テーパ形状である突起を設け、前記半導体装置の外形縁部の近傍から内側へ複数列配置された前記ランドのうち、外周から少なくとも1列全周の前記ランドの上面に前記突起を設け、内側から少なくとも1列の前記ランドに前記突起を設けないことを特徴とする半導体装置。
  9. 前記ランドの上面に、複数個の前記突起を並べて配置することにより、長手方向を形成した請求項1乃至4のいずれかに記載の半導体装置。
  10. 前記ランドの上面に設けた前記突起の平面形状において、長手方向の長さに対する幅が途中で変化するように、前記突起を形成した請求項1乃至4のいずれかに記載の半導体装置。
  11. 前記ランドの上面における前記突起の平面形状において、コーナ角120°以上となるよう輪郭に面取りがされているか、あるいは、コーナに丸みが付加されていることにより、コーナのエッジを排除した、前記突起を形成した請求項1乃至4のいずれかに記載の半導体装置。
JP2004334198A 2004-01-20 2004-11-18 半導体装置 Expired - Fee Related JP3863161B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004334198A JP3863161B2 (ja) 2004-01-20 2004-11-18 半導体装置
TW094100687A TWI252549B (en) 2004-01-20 2005-01-11 Semiconductor device and method for manufacturing the same
US11/037,262 US7164208B2 (en) 2004-01-20 2005-01-19 Semiconductor device and method for manufacturing the same
CNB200510004755XA CN100481424C (zh) 2004-01-20 2005-01-20 半导体装置及其制造方法
US11/605,397 US20070072405A1 (en) 2004-01-20 2006-11-29 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004011842 2004-01-20
JP2004334198A JP3863161B2 (ja) 2004-01-20 2004-11-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2005236262A JP2005236262A (ja) 2005-09-02
JP3863161B2 true JP3863161B2 (ja) 2006-12-27

Family

ID=34810116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004334198A Expired - Fee Related JP3863161B2 (ja) 2004-01-20 2004-11-18 半導体装置

Country Status (4)

Country Link
US (2) US7164208B2 (ja)
JP (1) JP3863161B2 (ja)
CN (1) CN100481424C (ja)
TW (1) TWI252549B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286379B1 (ko) 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP4287421B2 (ja) * 2005-10-13 2009-07-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP5502257B2 (ja) * 2006-08-29 2014-05-28 セイコーインスツル株式会社 半導体装置
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
KR100979497B1 (ko) * 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
CN100595897C (zh) * 2008-08-20 2010-03-24 晶方半导体科技(苏州)有限公司 晶圆级封装对象及其形成的方法
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
CN102484101A (zh) * 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
JP5224550B2 (ja) * 2010-03-24 2013-07-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5655443B2 (ja) * 2010-09-06 2015-01-21 住友電気工業株式会社 無機化合物膜のエッチング方法および半導体光素子の製造方法
JP6081044B2 (ja) 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
US8304867B2 (en) * 2010-11-01 2012-11-06 Texas Instruments Incorporated Crack arrest vias for IC devices
CN102157477B (zh) * 2011-03-23 2012-10-03 南通富士通微电子股份有限公司 半导体装置的制造方法
US9184144B2 (en) * 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
KR101939240B1 (ko) * 2011-11-25 2019-01-17 삼성전자 주식회사 반도체 패키지
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
US8847391B2 (en) * 2012-07-09 2014-09-30 Qualcomm Incorporated Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
CN104576576B (zh) * 2013-10-25 2017-11-07 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN104409435A (zh) * 2014-11-07 2015-03-11 三星半导体(中国)研究开发有限公司 一种包含具有倾斜侧壁的凸起的焊盘
KR102323250B1 (ko) * 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법
CN106601632A (zh) * 2015-10-14 2017-04-26 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN108346618B (zh) * 2017-01-25 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN108493205B (zh) * 2018-04-10 2020-11-03 武汉新芯集成电路制造有限公司 一种消除铝垫与显影液反应缺陷的方法
JP2020150172A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
US11705378B2 (en) * 2020-07-20 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
CN113113374A (zh) * 2021-04-08 2021-07-13 重庆群崴电子材料有限公司 一种封装用圆球及其封装结构
CN114220904B (zh) * 2021-12-12 2023-09-26 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378334B2 (ja) 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
JPH10209591A (ja) 1997-01-20 1998-08-07 Ngk Spark Plug Co Ltd 配線基板
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3416040B2 (ja) 1997-11-11 2003-06-16 富士通株式会社 半導体装置
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100552988B1 (ko) * 1998-03-27 2006-02-15 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
JPH11297873A (ja) 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
JPH11354563A (ja) 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Necエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP4313520B2 (ja) 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
JP2003332360A (ja) * 2002-05-17 2003-11-21 Denso Corp 半導体装置

Also Published As

Publication number Publication date
CN1645604A (zh) 2005-07-27
JP2005236262A (ja) 2005-09-02
TW200529343A (en) 2005-09-01
US20050167832A1 (en) 2005-08-04
US20070072405A1 (en) 2007-03-29
CN100481424C (zh) 2009-04-22
US7164208B2 (en) 2007-01-16
TWI252549B (en) 2006-04-01

Similar Documents

Publication Publication Date Title
JP3863161B2 (ja) 半導体装置
KR100636722B1 (ko) 반도체 장치 및 그 제조 방법
KR101910198B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
US20120067635A1 (en) Package substrate unit and method for manufacturing package substrate unit
TWI582921B (zh) 半導體封裝結構及其製作方法
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP2005109187A (ja) フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP2001068495A (ja) 半導体装置及びその製造方法
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JPH09148333A (ja) 半導体装置とその製造方法
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2004207267A (ja) 半導体装置及びその製造方法
JP7707681B2 (ja) 配線基板
JPH11233669A (ja) 半導体装置の製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JPH11204677A (ja) 半導体装置およびその製造方法
JP2003068736A (ja) 半導体装置およびその製造方法
JP2011243746A (ja) 半導体装置の製造方法
JPH03268385A (ja) はんだバンプとその製造方法
JP2009081153A (ja) 半導体装置及び半導体装置を実装した回路装置
JP3723524B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees