TWI401801B - 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法 - Google Patents

Description

增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法

本發明係有關一種增加擊穿防護電壓(punch-through voltage)之橫向擴散金屬氧化物半導體元件(LDMOS,Lateral Diffused Metal-Oxide-Semiconductor Device)，特別是指一種能增加擊穿防護電壓且不犧牲崩潰防護電壓(breakdown voltage)之橫向擴散金屬氧化物半導體元件。本發明也有關於一種增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件的製作方法。

橫向擴散金屬氧化物半導體元件常應用於高電壓操作環境下，例如高功率與高頻段的功率放大器。LDMOS的特徵是具有高電壓的耐壓特性，可抗壓數十至數百伏特。

LDMOS元件近似於傳統場效電晶體(FET)元件，皆具有包括在基板中形成被漂移區所隔開的源/汲極，並且於漂移區上方形成閘極結構。然而，LDMOS元件與傳統FET元件不同的是傳統FET元件中的源/汲極區係相對稱於閘極結構，而LDMOS元件中的汲極則比源極更遠離閘極結構。

第1圖顯示先前技術LDMOS的架構，包括：基板11、井區12、隔離區13、本體區14、源極15、汲極16、閘極結構17、以及本體極19。其中，基板11具有與源極15和汲極16相反的導電型雜質摻雜，且源極15與汲極16間形成漂移區21，以斜線區域示意。基板11與井區12形成PN接面，此PN接面存在逆向偏壓時，接面處會形成空乏區，如圖中之虛線所示意。當逆向偏壓超過擊穿防護電壓時，空乏區擴張到本體區14，漏電流會突然增加，產生本體區14至基板11的擊穿效應，造成元件損壞或錯誤操作。

隨著元件尺寸的縮小與元件所需承受的操作電壓的增加，上述的先前技術必須具有較高的擊穿防護電壓來防止擊穿效應。依據先前技術，要有較高的擊穿防護電壓，可於形成井區12時，增加離子植入的劑量，但如此一來，元件的崩潰防護電壓也隨之降低，同樣限制了元件的應用範圍。

有鑑於此，本發明即針對上述先前技術之不足，提出一種能夠增加擊穿防護電壓且不犧牲崩潰防護電壓之橫向擴散金屬氧化物半導體元件與製作方法。

本發明目的之一在提供一種增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件。

本發明的另一目的在提供一種製作增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件之方法。

為達上述之目的，就其中一個觀點言，本發明提供了一種增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，包含：一基板；位於該基板內部之一第一導電型井區；位於該基板中之隔離區；位於該井區內部之一第二導電型本體區；位於該本體區內部之一源極；位於該井區內部之一汲極；位於該基板表面上之一閘極結構；以及位於該本體區下方之一第一導電型摻雜區，以增加擊穿防護電壓。

上述增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，其中該第一導電型摻雜區之剖面寬度宜與該本體區大致相同，如此即可使用與形成本體區相同的光罩來製作該第一導電型摻雜區。

在其中一種實施型態中，該第一導電型摻雜區係利用與本體區相同的光罩圖案，以離子植入技術將第一導電型雜質植入該本體區下方所形成，該離子植入技術之參數範圍例如為：加速電壓範圍二十萬電子伏特至二百萬電子伏特；植入之離子為含磷或砷之離子；植入劑量為每平方公分1E12至1E14個離子。

在另一種實施型態中，該第一導電型摻雜區係利用為一埋層。在此實施型態中，離子植入技術之參數範圍例如為：加速電壓範圍四萬電子伏特至四十萬電子伏特；植入之離子為含磷、砷、或銻之離子；植入劑量為每平方公分1E12至3E15個離子。

上述增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，其中該隔離區可為區域氧化(LOCOS)或淺溝槽絕緣(STI)製程技術所形成。

上述增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，其中該基板可為一具有或不具有一磊晶層之半導體基板。

就再另一個觀點言，本發明提供了一種製作增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件之方法，包含以下步驟：提供一基板；於該基板中形成一第一導電型井區；於該基板中形成一隔離區；於該井區內部形成一第二導電型本體區；於該本體區內部形成一源極；於該井區內部形成一汲極；於該基板表面上形成一閘極結構；以及於該本體區下方形成一第一導電型摻雜區以增加擊穿防護電壓。

上述製作增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件之方法可更包含：形成一本體極，該本體極位於本體區內部，作為本體區電性接點。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。

請參閱第2圖，顯示本發明的第一實施例，本實施例為一橫向擴散金屬氧化物半導體元件，如第2圖所示，在基板11中形成第一導電型井區12、隔離區13(可為LOCOS或STI，圖中係以LOCOS為例，以下實施例亦同)、第二導電型本體區14、汲極16，在基板11表面上形成閘極結構17，在本體區14中形成源極15與本體極19；其中，第一導電型例如為N型，亦可為P型，後述各實施例亦同。除此之外，本實施例以離子植入技術將第一導電型雜質植入本體區14下方，形成一第一導電型摻雜區18。第一導電型摻雜區18之剖面寬度(或平面圖案)宜與本體區大致相同，如此其離子植入步驟便可採用形成本體區所用的相同光罩，而可不必另外製作光罩；但如另外製作光罩，植入不同圖案寬度範圍，當然亦屬可行。利用離子植入技術使摻雜之雜質能形成於本體區14下方，其較佳之製程參數範圍為：加速電壓範圍二十萬電子伏特至二百萬電子伏特；植入之離子為含磷或砷之離子；植入劑量為每平方公分1E12至1E14個離子。基板11本身為第二導電型、或在井區12的下方形成第二導電型之深井區，如第2圖所示，其與井區12形成PN接面，而當元件操作使此PN接面存在逆向偏壓時，因第一導電型摻雜區18的作用，本體區下方之第一導電型雜質濃度增加，可提供的載子數量增加，該處的空乏區寬度因此較其他區域窄，如圖中之虛線所標示。而空乏區擴張到本體區的逆向偏壓，必須相對提高許多才能造成此PN接面的擊穿，也就是說，第一導電型摻雜區18的形成，使此元件的擊穿防護電壓增加，元件的應用範圍也增加了。另一方面，由於源極15與汲極間的漂移區21的雜質濃度並未受到影響，此元件的崩潰防護電壓並不會降低。簡言之，第一導電型摻雜區18的形成，既可增加該橫向擴散金屬氧化物半導體元件之擊穿防護電壓，且不犧牲崩潰防護電壓，更不需要增加光罩、或改變其他製程參數(例如並未改變整合製程的熱預算(thermal budget)等)，是本發明優於先前技術的特點之一。在本實施例中，基板11可為一具有或不具有一磊晶層之半導體基板。

第3圖示出本發明的第二實施例，本實施例為一橫向擴散金屬氧化物半導體元件，如第3圖所示，在基板11中以磊晶生長技術與離子植入形成第一導電型埋層，構成第一導電型摻雜區20；此第一導電型埋層之平面圖案或剖面寬度範圍宜大致對應於本體區14的範圍，如此則離子植入步驟便可採用形成本體區所用的相同光罩，可不必另外製作光罩；但如另外製作光罩，植入不同圖案寬度範圍，當然亦屬可行。離子植入製程之較佳參數範圍為：加速電壓範圍四萬電子伏特至四十萬電子伏特；植入之離子為含磷、砷、或銻之離子；植入劑量為每平方公分1E12至3E15個離子。接著，再形成第一導電型井區12、隔離區13、第二導電型本體區14、汲極16，在基板11表面上形成閘極結構17，在本體區14中形成源極15與本體極19。本實施例如第3圖所示，基板11與井區12形成之PN接面，當元件操作，使此PN接面存在逆向偏壓時，因第一導電型摻雜區20的作用，本體區14下方井區12之第一導電型雜質濃度增加，可提供的載子數量增加，該處的空乏區寬度因此較其他區域窄，相對的，第一導電型摻雜區20位於基板11中之第一導電型雜質濃度增加，第二導電型雜質濃度減少，該處的空乏區寬度因此較其他區域寬，如圖中之虛線所標示。同樣的，相較於先前技術，空乏區擴張到本體區14的逆向偏壓，也必須相對提高許多才能造成此PN接面的擊穿，也就是說，第一導電型摻雜區20的形成，使此元件的擊穿防護電壓增加，元件的應用範圍也增加了。另一方面，由於源極15與汲極間的漂移區21的雜質濃度同樣並未受到影響，此元件的崩潰防護電壓並不會降低。簡言之，第一導電型摻雜區20的形成，既可增加該橫向擴散金屬氧化物半導體元件之擊穿防護電壓，且不犧牲崩潰防護電壓，更不需要增加光罩、或改變其他製程參數(例如並未改變整合製程的熱預算(thermal budget)等)，是本發明優於先前技術的特點之一。在本實施例中，因係製作第一導電型埋層，故宜配合使用磊晶之半導體基板，但本發明並不限於必需使用磊晶基板。

請參閱第4A-4D之剖面流程圖，顯示本發明的方法實施例。如第4A圖所示，首先提供一基板11，接著以微影技術與離子植入技術於基板11中定義出第一導電型井區12。接下來，如第4B圖所示，於基板11中形成隔離區13，該隔離區13可以為區域氧化(LOCOS)或淺溝槽絕緣(STI)製程技術所形成，接著以微影技術與離子植入技術於井區12中定義出第二導電型本體區14及第一導電型摻雜區18，其中，本體區14及第一導電型摻雜區18之離子植入步驟次序可以互換。接下來，如第4C圖所示，以微影技術與離子植入技術於本體區14中定義出源極15與本體極19。

再接下來，如第4D圖所示，以微影技術與離子植入技術於井區12中，定義出汲極16，然後，於基板11表面上，形成閘極結構17。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。因此，本發明的範圍應涵蓋上述及其他所有等效變化。

11．．．基板

12．．．井區

13．．．隔離區

14．．．本體區

15．．．源極

16．．．汲極

17．．．閘極結構

18．．．第一導電型摻雜區

19．．．本體極

20．．．第一導電型摻雜區

21．．．漂移區

第1圖示出先前技術之橫向擴散金屬氧化物半導體元件的剖視圖。

第2圖示出本發明的第一實施例的剖視圖。

第3圖示出本發明的第二實施例的剖視圖。

第4A-4D圖示出本發明的方法實施例的剖視圖。

11．．．基板

12．．．井區

13．．．隔離區

14．．．本體區

15．．．源極

16．．．汲極

17．．．閘極結構

18．．．第一導電型摻雜區

19．．．本體極

21．．．漂移區

Claims (6)

1. 一種增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，包含：一基板；位於該基板內部之一第一導電型井區；位於該基板中之隔離區；位於該井區內部之一第二導電型本體區；位於該本體區內部之一源極；位於該井區內部之一汲極；位於該基板表面上之一閘極結構；以及位於該本體區下方之一第一導電型摻雜區，以增加擊穿防護電壓，其中該基板為具有磊晶層之半導體基板，且該第一導電型摻雜區係為一埋層，且其中該第一導電型摻雜區係利用形成本體區之相同光罩圖案，以離子植入技術將第一導電型雜質植入該本體區下方所形成。
2. 如申請專利範圍第1項所述之增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，更包含一本體極，位於該本體區中，以作為該本體區電性接點。
3. 如申請專利範圍第1項所述之增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件，其中該第一導電型摻雜區之剖面寬度與該本體區大致相同。
4. 一種製作增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件之方法，包含以下步驟：提供一基板；於該基板中形成一第一導電型井區； 於該基板中形成隔離區；於該井區內部形成一第二導電型本體區；於該本體區內部形成一源極；於該井區內部形成一汲極；於該基板表面上形成一閘極結構；以及於該本體區下方形成一第一導電型摻雜區以增加擊穿防護電壓，其中該基板為具有磊晶層之半導體基板，且該第一導電型摻雜區係為一埋層，且其中該第一導電型摻雜區係利用形成本體區之相同光罩圖案，以離子植入技術將第一導電型雜質植入該本體區下方所形成。
5. 如申請專利範圍第4項所述之製作增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件之方法，其中該離子植入技術之參數範圍為：加速電壓範圍二十萬電子伏特至二百萬電子伏特；植入之離子為含磷或砷之離子；植入劑量為每平方公分1E12至1E14個離子。
6. 如申請專利範圍第4項所述之製作增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件之方法，其中該第一導電型摻雜區係利用離子植入技術將第一導電型雜質植入該本體區下方而形成，該離子植入技術之參數範圍為：加速電壓範圍四萬電子伏特至四十萬電子伏特；植入之離子為含磷、砷、或銻之離子；植入劑量為每平方公分1E12至3E15個離子。