TWI440181B - 高壓金屬氧化物半導體元件與製作方法 - Google Patents
高壓金屬氧化物半導體元件與製作方法 Download PDFInfo
- Publication number
- TWI440181B TWI440181B TW99102689A TW99102689A TWI440181B TW I440181 B TWI440181 B TW I440181B TW 99102689 A TW99102689 A TW 99102689A TW 99102689 A TW99102689 A TW 99102689A TW I440181 B TWI440181 B TW I440181B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- region
- metal oxide
- oxide semiconductor
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 48
- 150000004706 metal oxides Chemical class 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 238000001459 lithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明係有關一種高壓金屬氧化物半導體元件，特別是指一種定義P型摻雜區範圍，以加強元件崩潰防護電壓(breakdown voltage)之N型高壓金屬氧化物半導體元件，或降低元件導通阻值(ON resistance)之P型該高壓金屬氧化物半導體元件。本發明也有關於一種高壓金屬氧化物半導體元件的製作方法。
金屬氧化物半導體元件源極與汲極間的崩潰防護電壓取決於源極與汲極間的PN接面。舉例而言，突崩潰(avalanche breakdown)的發生肇因於PN接面空乏區電場的升高，因此也限制了源極與汲極所能施加的電壓。若崩潰發生於源極與汲極間的PN接面，會使源極與汲極間的電流急速升高，且造成PN接面的損壞以及MOS元件的功能失常。
第1圖顯示先前技術N型高壓金屬氧化物半導體元件的架構，包括：半導體基板11、P型井區12a、N型漂移區(drift region)14a、N型源極15a、N型汲極18a、N型淡摻雜區16a、臨界電壓調整P型摻雜區19a、以及閘極結構17。其中，N型淡摻雜區16a以及N型漂移區14a都有加強該N型高壓金屬氧化物半導體元件崩潰防護電壓的作用。兩者皆是在濃摻雜區源極15a或汲極15b與P型井區12a間的PN接面，摻雜濃度較淡的N型雜質，以增加PN接面空乏區寬度，以加強該N型高壓金屬氧化物半導體元件崩潰防護電壓。
隨著元件尺寸的縮小與高壓元件所需承受的電壓的增加，上述的先前技術也遇到無法突破的瓶頸。因為上述的先前技術雖然增強了崩潰防護電壓，卻犧牲了另一個重要的元件操作參數，即導通電阻。
反過來說，P型高壓金屬氧化物半導體元件則有降低導通電阻的瓶頸。
有鑑於此，本發明即針對上述先前技術之不足，提出一種能夠增強N型高壓金屬氧化物半導體元件崩潰防護電壓且不犧牲導通電阻，以及能夠降低P型高壓金屬氧化物半導體元件導通電阻且不犧牲崩潰防護電壓的高壓金屬氧化物半導體元件與製作方法。
本發明目的之一在提供一種N型高壓金屬氧化物半導體元件，能夠增強元件崩潰防護電壓且不犧牲導通電阻。
本發明目的之一在提供一種P型高壓金屬氧化物半導體元件，能夠降低導通電阻且不犧牲元件崩潰防護電壓。
本發明的另一目的在提供一種製作高壓金屬氧化物半導體元件之方法。
為達上述之目的，就其中一個觀點言，本發明提供了一種高壓金屬氧化物半導體元件，包含：一基板；位於該基板表面上之一閘極結構；位於該基板內部之一P型井區，從頂面視之此P型井區在水平面上構成一元件區；位於該P型井區內部之一第一N型漂移區；位於該P型井區內部之一N型源極；位於該第一N型漂移區內部之一N型汲極，其與該閘極結構以該第一N型漂移區隔開；以及位於該P型井區與該第一N型漂移區交界處且僅涵蓋部份元件區之一第一P型摻雜區，該第一P型摻雜區係以離子植入技術，植入P型雜質，以加強該高壓金屬氧化物半導體元件之崩潰電壓。
在其中一種實施型態中，從剖面圖視之，該第一P型摻雜區之一端至多延伸至該N型汲極中點，另一端至少延伸至該閘極結構下方一部份。
上述高壓金屬氧化物半導體元件可為對稱元件或非對稱元件，當其為非對稱元件時，宜設置一與該N型源極部分重疊且部分位於該閘極下方之N型輕摻雜區。當其為對稱元件時，宜設置一位於該P型井區內部之一第二N型漂移區，以隔開該N型源極與該閘極結構；以及位於該P型井區與該第二N型漂移區交界處且僅涵蓋部份元件區之一第二P型摻雜區。
就另一個觀點言，本發明也提供了一種高壓金屬氧化物半導體元件，包含：一基板；位於該基板表面上之一閘極結構；位於該基板內部之一N型井區，從頂面視之此N型井區在水平面上構成一元件區；位於該N型井區內部之一第一P型漂移區；位於該N型井區內部之一P型源極；位於該第一P型漂移區內部之一P型汲極，其與該閘極結構以該第一P型漂移區隔開；以及位於該P型汲極與該第一P型漂移區交界處且僅涵蓋部份元件區之一第一P型摻雜區，該第一P型摻雜區係以離子植入技術，植入P型雜質，以降低該高壓金屬氧化物半導體元件之導通阻值。
在其中一種實施型態中，從剖面圖視之，該第一P型摻雜區之一端至多延伸至該N型井區與第一P型漂移區之交界處。
上述高壓金屬氧化物半導體元件可為對稱元件或非對稱元件，當其為非對稱元件時，宜設置一與該P型源極部分重疊且部分位於該閘極下方之P型輕摻雜區。當其為對稱元件時，宜設置一位於該N型井區內部之一第二P型漂移區，以隔開該P型源極與該閘極結構；以及位於該N型井區與該第二P型漂移區交界處且僅涵蓋部份元件區之一第二P型摻雜區，其中從剖面圖視之，該第二P型摻雜區之一端至多延伸至該N型井區與第二P型漂移區之交界處。
就再另一個觀點言，本發明提供了一種製作高壓金屬氧化物半導體元件之方法，包含以下步驟：提供一基板；於該基板內部形成一第一導電型井區，從頂面視之此第一導電型井區在水平面上構成一元件區；於該第一導電型井區內部形成一第二導電型之漂移區；位於該基板表面上，形成一閘極結構；於該第一導電型井區內部形成一第二導電型源極；於該第一漂移區內部形成一第二導電型汲極，其與該閘極結構以該漂移區隔開；以及以離子植入技術，植入P型雜質，以於該基板表面下方形成一不涵蓋整個元件區的P型摻雜區，以在調整臨界電壓的同時加強該半導體元件之崩潰防護電壓或降低該半導體元件之導通阻值。
上述製作高壓金屬氧化物半導體元件之方法中，第一導電型可為P型，第二導電型可為N型；或該第一導電型為N型，第二導電型為P型。其中形成該P型摻雜區之離子植入技術之參數範圍宜為：加速電壓範圍一萬電子伏特至二十萬電子伏特；植入之離子為含硼或銦之離子；植入劑量為每平方公分1E12至1E14個離子。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第2A-2F之剖面流程圖，顯示本發明的第一實施例，本實施例顯示N型高壓金屬氧化物半導體元件之結構與製作方法。如第2A圖所示，首先提供一基板11，接著以微影技術與離子植入技術於基板11中定義出P型井區12a，從頂面視之，此P型井區在水平面上構成一元件區100。接下來，如第2B圖所示，於基板11中形成隔離區13，該隔離區13可以為區域氧化(LOCOS)或淺溝槽絕緣(STI)製程技術所形成。接下來，如第2C圖所示，以微影技術與離子植入技術於P型井區12a中定義出N型第一漂移區14a。
再接下來，如第2D圖所示，以微影技術與離子植入技術於P型井區12a與N型第一漂移區14a交界處，形成一第一P型摻雜區19b，該第一P型摻雜區19b係以離子植入技術，植入P型雜質所形成；此第一P型摻雜區19b可提高該N型高壓金屬氧化物半導體元件之崩潰防護電壓，且不犧牲導通電阻。不但如此，形成此第一P型摻雜區19b的步驟可以與調整臨界電壓的離子植入步驟(VT implant)整合，亦即利用原本元件所需的臨界電壓調整步驟，在不增加光罩與製程步驟的情況下，僅是更動光罩的佈局，即可達成本發明的效果。詳言之，先前技術中之臨界電壓調整步驟係暴露出整個元件，對元件區作全面性植入，本發明則是僅打開該P型井區12a與該N型第一漂移區14a交界處，其範圍請先參照第2F圖，一端至多延伸至汲極區18a中點，另一端則至少延伸至閘極結構17下方的一部分，如第2F圖中之虛線部分所定義之區域。而其離子植入步驟之製程參數，亦可以採用臨界電壓調整之參數，其較佳之參數設定為：加速電壓範圍一萬電子伏特至二十萬電子伏特；植入之離子為含硼或銦之離子；植入劑量為每平方公分1E12至1E14個離子。此步驟利用通道中橫向濃度的變化，既可增加該N型高壓金屬氧化物半導體元件之崩潰防護電壓，且不犧牲導通電阻，更不需要增加光罩、製程步驟、或改變其他製程參數(例如並未改變整合製程的熱預算(thermal budget)等)，是本發明優於先前技術的特點之一。
接下來如第2E圖所示，於基板11上形成閘極結構17的一部分，包含閘極介電層17a與閘極導電層17b。第2F圖顯示以自我對準技術、微影技術、蝕刻技術、與離子植入技術形成N型淡摻雜區16a、於閘極側壁形成閘極間隔層17c(此為閘極結構17的一部分)、以及形成N型源極15a與N型汲極18a。其中，N型淡摻雜區16a與N型源極15a部分重疊且部分位於該閘極結構17的下方。
第3圖示出本發明的第二實施例，本實施例為一P型高壓金屬氧化物半導體元件。該P型高壓金屬氧化物半導體元件之製作流程與本發明的第一實施例主要的差異，除了本實施例包含N型井區12b、第一P型漂移區14b、P型源極15b、P型汲極18b、以及P型淡摻雜區16b與前述N型高壓金屬氧化物半導體元件不同之外，主要在於：第一P型摻雜區19b是定義於P型汲極18b與P型第一漂移區14b交界處，其範圍一端至多延伸至N型井區12b與第一P型漂移區14b的交界處，另一端則沒有限制(如虛線與箭號所示)，而其離子植入步驟之製程參數，亦可以採用臨界電壓調整之參數，其較佳之參數設定為：加速電壓範圍一萬電子伏特至二十萬電子伏特；植入之離子為含硼或銦之離子；植入劑量為每平方公分1E12至1E14個離子。此步驟利用通道中橫向濃度的變化，用以降低導通阻值卻不犧牲崩潰電壓。同樣地，形成此第一P型摻雜區19b的步驟可以與調整臨界電壓的離子植入步驟整合，只需更動光罩的佈局，達成本發明的效果。
前述兩實施例為非對稱元件，第4圖顯示本發明的另一個實施例，本實施例為一N型高壓金屬氧化物半導體對稱元件，與第一實施例的主要差異，在於P型井區12a內省略N型淡摻雜區16a，但增加一第二N型漂移區14c，隔開閘極結構17與N型源極15a，使源極15a也可以施加高電壓。此外本實施例亦增加位於P型井區12a與第二N型漂移區14c交界處之第二P型摻雜區19c，此第二P型摻雜區19c係以離子植入技術，植入P型雜質，以加強該高壓N型金屬氧化物半導體對稱元件之崩潰電壓。同樣地，此第二P型摻雜區19c一端至多延伸至源極區15a中點，另一端則至少延伸至閘極結構17下方的一部分。
第5圖顯示為本發明的又一個實施例，本實施例為一P型高壓金屬氧化物半導體對稱元件，與第二實施例的主要差異，在於N型井區12b內省略P型淡摻雜區16b，但增加一P型第二漂移區14d，隔開閘極結構17與P型源極15b，此外本實施例亦增加位於P型源極15b與第二P型漂移區14d交界處之第二P型摻雜區19c，該第二P型摻雜區19c係以離子植入技術，植入P型雜質，以進一步降低該高壓P型金屬氧化物半導體對稱元件之導通阻值。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。此外，在第1-5圖中，汲極18a/18b係與閘極間隔層17c對齊，此暗示各實施例中之汲極18a/18b係使用自我對準方式，以閘極結構為遮罩作離子植入所形成，但本發明不限於此，汲極18a/18b不使用自我對準方式形成，亦屬可行，例如第6、7圖。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
11．．．基板
12a．．．P型井區
12b．．．N型井區
13．．．隔離區
14a．．．第一N型漂移區
14b．．．第一P型漂移區
14c．．．第二N型漂移區
14d．．．第二P型漂移區
15a．．．N型源極
15b．．．P型源極
16a‧‧‧N型淡摻雜區
16b‧‧‧P型淡摻雜區
17‧‧‧閘極結構
17a‧‧‧閘極介電層
17b‧‧‧閘極導電層
17c‧‧‧閘極間隔層
18a‧‧‧N型汲極
18b‧‧‧P型汲極
19a‧‧‧臨界電壓調整P型摻雜區
19b‧‧‧第一P型摻雜區
19c‧‧‧第二P型摻雜區
第1圖示出先前技術之N型高壓金屬氧化物半導體元件的剖視圖。
第2A-2F圖示出本發明的第一實施例的剖視圖。
第3-5圖示出本發明的另外三種實施例的剖視圖。
第6-7圖示出本發明的其他實施例的剖視圖，其中汲極18a/18b不使用自我對準方式形成。
11．．．基板
12a．．．P型井區
13．．．隔離區
14a．．．第一N型漂移區
15a．．．N型源極
16a．．．N型淡摻雜區
17a．．．閘極介電層
17b．．．閘極導電層
17c．．．閘極間隔層
18a．．．N型汲極
19b．．．第一P型摻雜區
100．．．元件區
Claims (14)
- 一種高壓金屬氧化物半導體元件，包含：一基板；位於該基板表面上之一閘極結構；位於該基板內部之一P型井區，從頂面視之此P型井區在水平面上構成一元件區；位於該P型井區內部之一第一N型漂移區；位於該P型井區內部之一N型源極；位於該第一N型漂移區內部之一N型汲極，其與該閘極結構以該第一N型漂移區隔開；以及位於該P型井區與該第一N型漂移區交界處且僅涵蓋部份元件區之一第一P型摻雜區，該第一P型摻雜區係以離子植入技術，植入P型雜質，其中該第一P型摻雜區非一位於該N型源極與該N型汲極之間的完整通道，藉此造成位於該N型源極與該N型汲極之間的通道發生橫向濃度的變化，以加強該高壓金屬氧化物半導體元件之崩潰防護電壓。
- 如申請專利範圍第1項所述之高壓金屬氧化物半導體元件，其中從剖面圖視之，該第一P型摻雜區之一端至多延伸至該N型汲極中點，另一端至少延伸至該閘極結構下方一部份。
- 如申請專利範圍第2項所述之高壓金屬氧化物半導體元件，其中該高壓金屬氧化物半導體元件為一非對稱元件，其更包含：一與該N型源極部分重疊且部分位於該閘極結構下方之N型輕摻雜區。
- 如申請專利範圍第2項所述之高壓金屬氧化物半導體元件，其中該高壓金屬氧化物半導體元件為一對稱元件，其更包 含：位於該P型井區內部之一第二N型漂移區，以隔開該N型源極與該閘極結構；以及位於該P型井區與該第二N型漂移區交界處且僅涵蓋部份元件區之一第二P型摻雜區，其中從剖面圖視之，該第二P型摻雜區之一端至多延伸至該N型源極中點，另一端至少延伸至該閘極結構下方一部份。
- 一種高壓金屬氧化物半導體元件，包含：一基板；位於該基板表面上之一閘極結構；位於該基板內部之一N型井區，從頂面視之此N型井區在水平面上構成一元件區；位於該N型井區內部之一第一P型漂移區；位於該N型井區內部之一P型源極；位於該第一P型漂移區內部之一P型汲極，其與該閘極結構以該第一P型漂移區隔開；以及位於該P型汲極與該第一P型漂移區交界處且僅涵蓋部份元件區之一第一P型摻雜區，該第一P型摻雜區係以離子植入技術，植入P型雜質，其中該第一P型摻雜區非一位於該N型源極與該N型汲極之間的完整通道，藉此造成位於該P型源極與該P型汲極之間的通道發生橫向濃度的變化，以降低該高壓金屬氧化物半導體元件之導通阻值。
- 如申請專利範圍第5項所述之高壓金屬氧化物半導體元件，其中從剖面圖視之，該第一P型摻雜區之一端至多延伸至該N型井區與第一P型漂移區之交界處。
- 如申請專利範圍第6項所述之高壓金屬氧化物半導體元 件，其中該高壓金屬氧化物半導體元件為一非對稱元件，其更包含：一與該P型源極部分重疊且部分位於該閘極下方之P型輕摻雜區。
- 如申請專利範圍第6項所述之高壓金屬氧化物半導體元件，其中該高壓金屬氧化物半導體元件為一對稱元件，其更包含：位於該N型井區內部之一第二P型漂移區，以隔開該P型源極與該閘極結構；以及位於該N型井區與該第二P型漂移區交界處且僅涵蓋部份元件區之一第二P型摻雜區，其中從剖面圖視之，該第二P型摻雜區之一端至多延伸至該N型井區與第二P型漂移區之交界處。
- 一種製作高壓金屬氧化物半導體元件之方法，包含以下步驟：提供一基板；於該基板內部形成一第一導電型井區，從頂面視之此第一導電型井區在水平面上構成一元件區；於該第一導電型井區內部形成一第二導電型之漂移區；位於該基板表面上，形成一閘極結構；於該第一導電型井區內部形成一第二導電型源極；於該第一漂移區內部形成一第二導電型汲極，其與該閘極結構以該漂移區隔開；以及以離子植入技術，植入P型雜質，以於該基板表面下方形成一不涵蓋整個元件區的P型摻雜區，其中該P型摻雜區非一位於該第二導電型源極與該第二導電型汲極之間的完整 通道，藉此造成位於該第二導電型源極與該第二導電型汲極之間的通道發生橫向濃度的變化，以在調整臨界電壓的同時加強該半導體元件之崩潰防護電壓或降低該半導體元件之導通阻值。
- 如申請專利範圍第9項所述之製作高壓金屬氧化物半導體元件之方法，其中該第一導電型為P型，第二導電型為N型，且該P型摻雜區位於該第一導電型井區與該漂移區交界處且僅涵蓋部份元件區，用以增加該高壓金屬氧化物半導體元件之崩潰電壓。
- 如申請專利範圍第10項所述之製作高壓金屬氧化物半導體元件之方法，其中從剖面圖視之，該P型摻雜區之一端至多延伸至該第二導電型源極中點，另一端至少延伸至該閘極結構下方一部份。
- 如申請專利範圍第9項所述之製作高壓金屬氧化物半導體元件之方法，其中該第一導電型為N型，第二導電型為P型，且該P型摻雜區位於該第二導電型汲極與該漂移區交界處且僅涵蓋部份元件區，用以降低該高壓金屬氧化物半導體元件之導通阻值。
- 如申請專利範圍第12項所述之製作高壓金屬氧化物半導體元件之方法，其中從剖面圖視之，該P型摻雜區之一端至多延伸至該第一導電型井區與第二導電型漂移區之交界處。
- 如申請專利範圍第9項所述之製作高壓金屬氧化物半導體元件之方法，其中形成該P型摻雜區之離子植入技術之參數範圍為：加速電壓範圍一萬電子伏特至二十萬電子伏特；植入之離子為含硼或銦之離子； 植入劑量為每平方公分1E12至1E14個離子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99102689A TWI440181B (zh) | 2010-01-29 | 2010-01-29 | 高壓金屬氧化物半導體元件與製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99102689A TWI440181B (zh) | 2010-01-29 | 2010-01-29 | 高壓金屬氧化物半導體元件與製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201126715A TW201126715A (en) | 2011-08-01 |
| TWI440181B true TWI440181B (zh) | 2014-06-01 |
Family
ID=45024612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99102689A TWI440181B (zh) | 2010-01-29 | 2010-01-29 | 高壓金屬氧化物半導體元件與製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI440181B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI484634B (zh) * | 2012-01-18 | 2015-05-11 | Richtek Technology Corp | 隔離元件及其製造方法 |
| TWI503892B (zh) * | 2012-03-22 | 2015-10-11 | Richtek Technology Corp | 高壓元件及其製造方法 |
| TWI620333B (zh) * | 2015-12-08 | 2018-04-01 | 世界先進積體電路股份有限公司 | 肖特基二極體與其形成方法 |
| US9530900B1 (en) | 2016-01-26 | 2016-12-27 | Vanguard International Semiconductor Corporation | Schottky diode and method for manufacturing the same |
-
2010
- 2010-01-29 TW TW99102689A patent/TWI440181B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW201126715A (en) | 2011-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103646964B (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| TWI408811B (zh) | 高壓元件及其製造方法 | |
| JP2009004792A (ja) | 半導体素子及びその製造方法 | |
| CN102148247B (zh) | 增加击穿防护电压的横向扩散金属氧化物半导体元件与制作方法 | |
| US8143130B1 (en) | Method of manufacturing depletion MOS device | |
| CN110854196A (zh) | 晶体管元件及其制备方法 | |
| US8835258B2 (en) | High voltage device and manufacturing method thereof | |
| TWI440181B (zh) | 高壓金屬氧化物半導體元件與製作方法 | |
| KR101781220B1 (ko) | 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치 | |
| US9627524B2 (en) | High voltage metal oxide semiconductor device and method for making same | |
| US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
| TWI624065B (zh) | 雙擴散金屬氧化物半導體元件及其製造方法 | |
| TWI401801B (zh) | 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法 | |
| US20130207185A1 (en) | Isolated device and manufacturing method thereof | |
| US20120161236A1 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| TWI484634B (zh) | 隔離元件及其製造方法 | |
| TWI434331B (zh) | 空乏型金屬氧化物半導體元件之製造方法 | |
| TWI503892B (zh) | 高壓元件及其製造方法 | |
| CN102903752B (zh) | 高压元件及其制造方法 | |
| US8859373B2 (en) | High voltage device and manufacturing method thereof | |
| TWI422036B (zh) | 高壓元件及其製造方法 | |
| US10811532B2 (en) | High voltage device and manufacturing method thereof | |
| TW201739002A (zh) | 具有雙井區之金屬氧化物半導體元件及其製造方法 | |
| TWI557904B (zh) | 半導體裝置及其製造方法 | |
| US9070766B1 (en) | Semiconductor device and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |