TWI499034B - 積體電路結構及其形成方法 - Google Patents

Description

積體電路結構及其形成方法

本發明係有關於積體電路，特別有關於堆疊晶粒的方法，且更有關於包含堆疊晶粒之封裝組件以及其封裝方法。

由於各種電子元件，例如電晶體、二極體、電阻器、電容器等在集成密度上的持續改進，積體電路的製造以及半導體工業已經持續快速地成長。在集成密度上的改進大多數來自於最小特徵尺寸的重複縮減，其可以讓更多的元件被整合在特定的面積內。

這些在集成密度上的改進原本是二維(two-dimensional：2D)的，其中積體元件佔據的體積實質上是在半導體晶圓的表面上。雖然在微影技術上顯著的改進已經對於二維積體電路的形成產生相當大的改進，但是在二維尺度上可以達到的集成密度仍然有其物理上的限制。這些限制之一為製造這些元件所需的最小尺寸，並且當更多的裝置(device)被放置在一個晶片內時，需要更複雜的設計。

另一額外的限制來自於隨著裝置數量的增加，裝置之間的內連線長度與數量也顯著地增加。當內連線的長度與數量增加時，電路的RC延遲以及功率消耗都會增加。

目前解決上述限制的方式，通常是使用三維積體電路(3D ICs)以及堆疊的晶粒，在三維積體電路與堆疊的晶粒中常使用矽穿孔(through-silicon vias；TSVs)來連接晶粒，在此例中，使用矽穿孔連接一個晶粒上的積體電路至此晶粒的背面。此外，矽穿孔也可提供較短的接地路徑，以連接積體電路中的接地至此晶粒的背面，其通常被接地的鋁膜覆蓋住。因此，需要尋求可以對於含有TSVs的晶粒之堆疊提升品質的方法。

依據一實施例，積體電路結構包含第一晶粒，其包含至少一個矽穿孔(TSV)；第二晶粒黏合至第一晶粒之上，第一晶粒具有面對第二晶粒的一表面；以及模塑料，其包含一部份在第一晶粒與第二晶粒之上。模塑料接觸第二晶粒的一表面，此外，模塑料包含一部份延伸至第二晶粒的表面下方。

其他實施例也揭示如下。

為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：

以下詳述各實施例的製造與使用，然而，可以理解的是，這些實施例提供許多可應用的發明概念，其可以在各種不同的特定背景中實施，在此所討論的特定實施例僅用於說明實施例之製造與使用的特定方式，並非用以限定實施例的範圍。

以下提出新的封裝組件，包括具有矽穿孔(TSVs)(也可以是穿透半導體的導孔(through-semiconductor vias)或穿透基底的導孔(through-substrate vias))的晶粒(die)，以及其形成方法。在此說明製造一實施例的各中間階段，然後討論實施例的各種變化。在全部的說明實施例與各種示意圖中，使用相似的標號來標示相似的元件。

第1A與1B圖分別顯示依據一實施例，最初階段的透視圖與剖面示意圖。首先提供載體(carrier)4，並且在載體4的一側施加接著材料(mounting material)6，使得接著材料6具有平坦的表面。接著材料6可以用液態形式施加至載體4上，然後進行固化。在一實施例中，接著材料6於後續的製程步驟中移除，並且接著材料6可包括可重複使用的材料，例如蠟(wax)、黏著劑(膠)、b階材料(b-stage materials)以及類似的材料。將可重複使用的材料從載體4移除之後，收集可重複使用的材料，並且可以將此材料重複使用在其他載體上，因此，接著材料6也稱為可重複使用的材料6。

矽穿孔(TSV)晶粒10被固定在接著材料6上，其包括矽穿孔(TSVs) 16在其中。在一實施例中，將矽穿孔晶粒10固定在接著材料6上之前，在矽穿孔晶粒10的正面上(正面為第1B圖中所示之朝下的面)預先形成重分佈線(redistribution lines；RDLs)12與凸塊(bump)14(如第1B圖所示)，矽穿孔16則在矽穿孔晶粒10的半導體基底(未繪出)例如矽基底中形成。在一實施例中，如第1B圖所示，矽穿孔16穿透半導體基底，且突出於矽穿孔晶粒10的背面(背面為第1B圖中所示之朝上的面)，成為含有銅的凸塊形狀，例如為銅墊(copper post)。在另一實施例中，矽穿孔16連接至接合墊(bond pad)(未繪出)，接合墊形成於矽穿孔晶粒10的背面上。

參閱第2A與2B圖，將頂端晶粒(top die)20黏合至矽穿孔晶粒10上，例如經由覆晶接合(flip-chip bonding)的方式。頂端晶粒20中的電路電性連接至矽穿孔晶粒10中的矽穿孔16，頂端晶粒20與矽穿孔晶粒10可包含積體電路(未繪出)在其中，例如為互補式金氧半導體(CMOS)電晶體，頂端晶粒20的尺寸可小於或等於矽穿孔晶粒10的尺寸。在第3圖中，底部填膠(underfill)22塗佈在頂端晶粒20與矽穿孔晶粒10之間的空間內，以保護此接合結構，然後將底部填膠22固化。

參閱第4A與4B圖，其分別顯示相同結構之透視圖與剖面示意圖，在此進行晶圓級的塑模製程(wafer-level molding)，並且將模塑料(molding compound)24塑造成覆蓋頂端晶粒20與矽穿孔晶粒10。於固化之後所產生的模塑料24具有平坦的頂部表面，模塑料24可保護堆疊結構，並且在最終結構中留下，因此，模塑料24可使用常用的塑模材料，例如樹脂。第4B圖顯示模塑料24填充在矽穿孔晶粒10與接觸的接著材料6之間的空間內，模塑料24的底部表面大抵上也可與矽穿孔晶粒10的底部表面齊平，因此，頂端晶粒20可藉由模塑料24而彼此互相分開，並且矽穿孔晶粒10也可藉由模塑料24而彼此互相分開。

第5圖顯示將切割膠帶(dicing tape)26固定至模塑料24上，切割膠帶26可包含切割框架(dicing frame)28在其中，於固定切割膠帶之後，切割膠帶26黏著至模塑料24上。接著。如第6A與6B圖所示，其分別顯示透視圖與剖面示意圖，經由移除接著材料6，載體4從模塑料24脫離(de-bonded)，取決於接著材料6所使用的材料，此移除步驟可使用水或其他溶劑進行。在接著材料6可重複使用的實施例中，如第6A與6B圖所示之步驟進行之後，可以將被移除的可重複使用材料6收集並且再利用。在可重複使用的材料被再利用的過程中，重複進行如第1及5圖所示之製程步驟，以接合其他的頂端晶粒至其他的矽穿孔晶粒，並且可以將收集到的可重複使用材料6應用在與載體4類似的其他載體上，形成另一接著材料6，其與第2圖所示之接著材料相似。在其他實施例中，載體4可經由紫外光膠(UV glue)與矽穿孔晶粒10黏接，並且可藉由將紫外光膠暴露在紫外光下而脫離載體4。

接著，對第6A與6B圖所示之結構進行晶粒切割，所產生的一個堆疊晶粒(之後稱為晶圓級模塑單元(wafer-level molding unit)30)之剖面示意圖如第7圖所示。於晶粒切割時，切口線(kerf lines)25與矽穿孔晶粒的邊緣27以及頂端晶粒20的邊緣29相隔一段距離，在所產生的晶圓級模塑單元30中，頂端晶粒20與矽穿孔晶粒10都被模塑料24覆蓋，並且矽穿孔晶粒的邊緣27與頂端晶粒20的邊緣29也被模塑料24覆蓋。由於模塑料24延伸至表面32(矽穿孔晶粒10的背面，面對頂端晶粒20)下方，因此在切割堆疊結構的期間，會降低可能發生的脫層現象，並且也會改善所產生的封裝組件之可靠度測試結果。

參閱第8圖，經由凸塊14將晶圓級模塑單元30接合至封裝基底36上。在其他實施例中，晶圓級模塑單元30可經由導線接合(wire bonding)(未繪出)的方式接合至封裝基底36上。在晶圓級模塑單元30與封裝基底36之間也塗佈底部填膠38，此外，球柵陣列型(ball-grid-array；BGA)球體40，其為錫球(solder ball)，也可以固定至封裝基底36上。

第9A至17圖顯示另一實施例，在此實施例中，重分佈線(RDLs)12與凸塊14(參閱第15圖)在載體4脫離之後形成，以取代其在矽穿孔晶粒10固定至接著材料6之前的預先形成製程。除非特別指明，在此實施例中所使用的相似標號代表上述實施例中所使用的相似元件，此實施例的材料與詳細製程也可參照第1A至8圖所示之實施例。參閱第9A與9B圖，其分別顯示相同結構之透視圖與剖面示意圖，矽穿孔晶粒10固定至接著材料6上，接著材料6更進一步施加在載體4上，在矽穿孔晶粒10的正面(正面為第9B圖中所示之朝下的面)上無重分佈線(RDLs)與凸塊形成。

第10A至15圖所示之製程步驟實質上與第2至6圖所示之製程步驟相同，在第10A與10B圖中，頂端晶粒20黏合至矽穿孔晶粒10上。然後，如第11A與11B圖所示，將底部填膠22塗佈至頂端晶粒20與矽穿孔晶粒10之間。參閱第12A與12B圖，進行晶圓級模塑步驟，以模塑料24覆蓋頂端晶粒20與矽穿孔晶粒10。在第13圖中，將切割膠帶26固定至模塑料24上，接著，如第14A與14B圖所示，進行載體4的脫離步驟。

接著，如第15圖所示，形成重分佈線(RDLs)12與凸塊14，重分佈線(RDLs)12與凸塊14的詳細形成方式為習知，在此不予以討論。接著，在第15圖所示之結構上進行晶粒切割，並且所產生的一個晶圓級模塑單元30如第16圖所示。再次地，切口線與頂端晶粒20與矽穿孔晶粒10的邊緣相隔一段距離，因此頂端晶粒20與矽穿孔晶粒10的邊緣不會暴露出來。第17圖顯示將晶圓級模塑單元30黏合至封裝基底36上。

上述實施例具有許多優點，藉由讓模塑料延伸至矽穿孔晶粒10面對頂端晶粒20的表面下方，可以降低在晶粒切割製程中發生脫層與裂開的可能性，因此可改善所產生的封裝組件之可靠度。

雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

4．．．載體

6．．．接著材料

10．．．矽穿孔晶粒

12．．．重分佈線

14．．．凸塊

16．．．矽穿孔

20．．．頂端晶粒

22、38．．．底部填膠

24．．．模塑料

25．．．切口線

26．．．切割膠帶

27．．．矽穿孔晶粒的邊緣

28．．．切割框架

29．．．頂端晶粒的邊緣

30．．．晶圓級模塑單元

32．．．矽穿孔晶粒面對頂端晶粒的表面

36．．．封裝基底

40．．．錫球。

第1A至8圖為依據一實施例，製造封裝組件的各中間階段之剖面示意圖與透視圖，其中晶粒的重分佈線與凸塊在此晶粒黏合至另一晶粒之前形成；以及

第9A至17圖為依據另一實施例，製造封裝組件的各中間階段之剖面示意圖與透視圖，其中晶粒的重分佈線與凸塊在此晶粒黏合至另一晶粒之後形成。

10．．．矽穿孔晶粒

12．．．重分佈線

14．．．凸塊

20．．．頂端晶粒

22、38．．．底部填膠

24．．．模塑料

30．．．晶圓級模塑單元

36．．．封裝基底

40．．．錫球

Claims (8)

1. 一種積體電路結構，包括：一第一晶粒，包括至少一個穿透基底導孔；一第二晶粒，接合於該第一晶粒之上，其中該第一晶粒包括一第一表面，面對該第二晶粒；一模塑料，包括一部份在該第一晶粒與該第二晶粒之上，其中該模塑料接觸該第一晶粒的該第一表面，且其中該模塑料包括一第一部份延伸至該第一晶粒的該第一表面下方，該模塑料更包括一底部表面與該第一晶粒的一第二表面齊平，其中該第一晶粒的該第二表面與該第一晶粒的該第一表面為相反側，該第二表面具有一重分佈線設置於其上，且該穿透基底導孔自該重分佈線延伸貫穿該第一晶粒並突出於該第一表面之上；以及一封裝基底，接合至該第一晶粒底下，其中該封裝基底與該模塑料隔開，且該模塑料不接觸該封裝基底。
2. 如申請專利範圍第1項所述之積體電路結構，其中該該模塑料更包括一第二部份直接在該第一晶粒之上，且其中該第一部份與該第二部份由一相同材料形成。
3. 如申請專利範圍第1項所述之積體電路結構，其中該第二晶粒接合至該第一晶粒中的該穿透基底導孔。
4. 如申請專利範圍第1項所述之積體電路結構，其中該第二晶粒的尺寸小於該第一晶粒。
5. 一種積體電路結構的形成方法，包括：提供一底部晶粒，包括複數個穿透基底導孔；將一頂端晶粒接合至該底部晶粒之上，其中該底部 晶粒包括一第一表面，面對該頂端晶粒；在該底部晶粒與該頂端晶粒上塑造一模塑料，其中該模塑料接觸該頂端晶粒及該底部晶粒的該第一表面，且其中該模塑料包括一部份延伸至該底部晶粒且包覆住該底部晶粒的側邊，該模塑料更包括一底部表面與該底部晶粒的一第二表面齊平，其中該底部晶粒的該第二表面與該底部晶粒的該第一表面為相反側，該第二表面具有一重分佈線形成於其上，且該穿透基底導孔自該重分佈線延伸貫穿該底部晶粒並突出於該第一表面之上；以及將一封裝基底接合至該底部晶粒之下，其中該封裝基底與該模塑料隔開，且該模塑料不接觸該封裝基底。
6. 如申請專利範圍第5項所述之積體電路結構的形成方法，於接合該頂端晶粒至該底部晶粒之上的該步驟之前，更包括：將一液態形式的接著材料固定至一載體上；固化該接著材料；以及將該底部晶粒放置在該接著材料上。
7. 如申請專利範圍第5項所述之積體電路結構的形成方法，更包括：將一切割膠帶固定至該模塑料上；移除該接著材料，使該載體與該模塑料、該頂端晶粒及該底部晶粒分離；以及以切口線切割該模塑料，該切口線與該底部晶粒的邊緣及該頂端晶粒的邊緣隔開。
8. 如申請專利範圍第5項所述之積體電路結構的形成方法，更包括在該底部晶粒上形成凸塊。