TWI778938B - 半導體裝置和製造其之方法 - Google Patents

Abstract

一種電子裝置以及一種製造一電子裝置之方法。作為非限制性的例子的是，此揭露內容的各種特點係提供各種的電子裝置、以及製造其之方法，其係包括一強化該些電子裝置的可靠度之永久耦接的載體。

Description

半導體裝置和製造其之方法 相關申請案的交互參照/納入作為參考

本申請案係參考到2015年3月16日向韓國智慧財產局申請且名稱為"半導體裝置和製造其之方法"的韓國專利申請案號10-2015-0035939，主張其之優先權，並且主張其之益處，該韓國專利申請案的內容係藉此以其整體被納入在此作為參考。

本申請案係關於半導體裝置和製造其之方法。

目前的半導體封裝以及用於形成半導體封裝之方法是不足的，例如其係導致過多的成本、減低的可靠度、或是過大的封裝尺寸。習知及傳統的方式的進一步限制及缺點對於具有此項技術的技能者而言，透過此種方式與如同在本申請案的其餘部分中參考圖式所闡述的本揭露內容的比較將會變成是明顯的。

此揭露內容的各種特點係提供一種電子裝置以及一種製造一電子裝置之方法。作為非限制性的例子的是，此揭露內容的各種特點係提供各種的電子裝置以及製造其之方法，其係包括一強化該些電子裝置的可靠度之永久耦接的載體。

20‧‧‧基板

21‧‧‧電路圖案

100‧‧‧電子裝置

110‧‧‧第一半導體晶粒

111‧‧‧第一導電襯墊

119‧‧‧第一黏著層

120‧‧‧堆疊的第二半導體晶粒

120a‧‧‧頂端堆疊的晶粒

120b‧‧‧底部堆疊的晶粒

121‧‧‧底膠填充

122‧‧‧導電路徑

123‧‧‧第二導電襯墊

129‧‧‧第二黏著層

130‧‧‧囊封材料

140‧‧‧載體

150‧‧‧互連結構

200‧‧‧電子裝置

200A、200B、200C、200D、200E‧‧‧實施方式

260、260'‧‧‧基板

261‧‧‧導電貫孔

400A、400B、400C‧‧‧實施方式

1000‧‧‧方法

1010、1020、1030、1040、1050、1060‧‧‧區塊

3000‧‧‧方法

3010、3020、3030、3040、3045、3050、3060‧‧‧區塊

圖1是展示根據本揭露內容的各種特點的一種製造一電子裝置之範例的方法之流程圖。

圖2A-2E係展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置之範例的方法的橫截面圖。

圖3係展示根據本揭露內容的各種特點的一種製造一電子裝置之範例的方法之流程圖。

圖4A-4C係展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置之範例的方法的橫截面圖。

以下的討論係藉由提供本揭露內容的例子來呈現本揭露內容的各種特點。此種例子並非限制性的，並且因此本揭露內容的各種特點之範疇不應該是必然受限於所提供的例子之任何特定的特徵。在以下的討論中，該些措辭"例如"、"譬如"以及"範例的"並非限制性的，並且大致與"舉例且非限制性的"、"例如且非限制性的"、及類似者為同義的。

如同在此所利用的，"及/或"是表示在表列中藉由"及/或"所加入的項目中的任一個或多個。舉例而言，"x及/或y"是表示該三個元素的集合{(x)、(y)、(x,y)}中的任一元素。換言之，"x及/或y"是表示"x及y中的一或兩者"。作為另一例子的是，"x、y及/或z"是表示該七個元素的集合{(x)、(y)、(z)、(x,y)、(x,z)、(y,z)、(x,y,z)}中的任一元素。換言之，"x、y及/或 z"是表示"x、y及z中的一或多個"。

在此所用的術語只是為了描述特定例子之目的而已，因而並不欲限制本揭露內容。如同在此所用的，單數形係欲亦包含複數形，除非上下文另有清楚相反的指出。進一步將會理解到的是，當該些術語"包括"、"包含"、"具有"、與類似者用在此說明書時，其係指明所述特點、整數、步驟、操作、元件及/或構件的存在，但是並不排除一或多個其它特點、整數、步驟、操作、元件、構件及/或其之群組的存在或是添加。

將會瞭解到的是，儘管該些術語第一、第二、等等可被使用在此以描述各種的元件，但是這些元件不應該受限於這些術語。這些術語只是被用來區別一元件與另一元件而已。因此，例如在以下論述的一第一元件、一第一構件或是一第一區段可被稱為一第二元件、一第二構件或是一第二區段，而不脫離本揭露內容的教示。類似地，各種例如是"上方"、"下方"、"側邊"與類似者的空間的術語可以用一種相對的方式而被用在區別一元件與另一元件。然而，應該瞭解的是構件可以用不同的方式加以定向，例如一半導體裝置可被轉向側邊，因而其"頂"表面是水平朝向的，並且其"側"表面是垂直朝向的，而不脫離本揭露內容的教示。

本揭露內容的各種特點係提供一種電子裝置(例如，一種半導體裝置)以及一種製造其之方法，其係包含一用於半導體晶粒及/或其它電子構件之穩定的支撐結構，其例如是抑制或禁止翹曲。

本揭露內容的各種特點係提供一種電子裝置，該電子裝置係包含一第一半導體晶粒(例如，一單一晶粒、一堆疊的晶粒、等等)，其係具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平 的底表面)並且包含在該底表面上的第一導電襯墊；一第二半導體晶粒(例如，一單一晶粒、一堆疊的晶粒、等等)，其係與該第一半導體晶粒間隔開(例如，橫向地間隔開)，並且具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平的底表面)並且包含在該底表面上的第二導電襯墊；一囊封材料(例如，模製材料或是其它的囊封材料)，其係囊封該第一半導體晶粒以及該第二半導體晶粒的側表面；以及一載體，其係附接至該第一半導體晶粒以及該第二半導體晶粒的頂表面，並且提供支撐給該第一半導體晶粒以及該第二半導體晶粒。

根據本揭露內容的各種特點，該載體例如可以是矽(Si)、或是包括矽(Si)。再者，該載體例如可以是金屬、或是包括金屬。此種金屬例如可以具有一低於銅(Cu)的熱膨脹係數(TCE)。該載體例如可以包括一大於100μm的厚度。再者，該載體例如可以包括一大於75μm的厚度。該載體例如可以利用黏著劑(例如，一黏著層)來耦接至(例如，直接耦接至、間接耦接至、附接至、等等)該第一及第二半導體晶粒的頂表面。

在一範例的實施方式中，該第一半導體晶粒可以是(或者包含)一邏輯晶片(例如，一處理器晶粒、控制器晶粒、協同處理器晶粒、特殊應用積體電路晶粒、可程式化的邏輯晶粒、離散的邏輯晶粒、等等)，並且該第二半導體晶粒可以是(或者包含)一或多個記憶體晶片。

在一範例的實施方式中，該電子裝置可以進一步包含電性及/或機械式地連接至該第一導電襯墊以及該第二導電襯墊之互連結構(例如，焊料球或凸塊、金屬柱或柱體、襯墊、引線、線、等等)。

根據本揭露內容的各種特點，該電子裝置可包含一基板(例 如，一中介體、等等)，其係在該第一半導體晶粒以及該第二半導體晶粒的底表面上，並且具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平的底表面)，其中該基板係包含從其頂表面通過該基板至其底表面的導電貫孔(例如，直通貫孔、重新分佈層、包括多個導電層及貫孔的導電路徑、等等)。該些導電貫孔的每一個例如可以是電連接至該第一導電襯墊以及該第二導電襯墊中之個別的一個。此種電子裝置可以進一步包含電性及/或機械式地連接至該些導電貫孔的互連結構(例如，焊料球或凸塊、金屬柱或是柱體、襯墊、引線、線、等等)。

本揭露內容的各種特點係提供一種製造一電子裝置(例如，半導體裝置、等等)之方法，該製造方法係包含將一第一半導體晶粒(例如，一單一晶粒、一堆疊的晶粒、等等)以及一第二半導體晶粒(例如，一單一晶粒、一堆疊的晶粒、等等)耦接(例如，直接耦接、間接耦接、附接、等等)至一基板(例如，一中介體、等等)的頂表面，該第一半導體晶粒係具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平的底表面)並且包含在其底表面上的第一導電襯墊，並且該第二半導體晶粒係和該第一半導體晶粒間隔開，具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平的底部側)，並且包含在其底表面上的第二導電襯墊；利用一囊封材料來囊封該第一半導體晶粒以及該第二半導體晶粒的側表面；將一載體附接至該第一半導體晶粒以及該第二半導體晶粒的頂表面；以及移除該基板。

根據本揭露內容的各種特點，該載體例如可以是矽(Si)、或是包括矽(Si)。再者，該載體例如可以是金屬、或是包括金屬。此種金屬例 如可以具有一低於銅(Cu)的熱膨脹係數(TCE)。再者，該載體例如可以包括一大於100μm的厚度。該載體例如可以利用黏著劑(例如，一黏著層)來耦接至(例如，直接耦接至、間接耦接至、附接至、等等)該第一及第二半導體晶粒的頂表面。

該基板的移除可包含用各種方式的任一種(例如，藉由研磨、熱脫開、機械式剝離、化學蝕刻、等等)來移除該基板的一些部份或是全部。此種移除例如可以將該第一導電襯墊以及該第二導電襯墊露出至外部。

該製造方法例如可以包含將互連結構(例如，焊料球或凸塊、金屬柱或是柱體、襯墊、引線、線、等等)附接至該第一導電襯墊以及該第二導電襯墊。

本揭露內容的各種特點係提供一種製造一電子裝置(例如，一半導體裝置、等等)之方法，該製造方法係包含將一第一半導體晶粒(例如，一單一晶粒、一堆疊的晶粒、等等)以及一第二半導體晶粒(例如，一單一晶粒、一堆疊的晶粒、等等)耦接(例如，直接耦接、間接耦接、附接、等等)至一基板(例如，一中介體、等等)的頂表面，該第一半導體晶粒係具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平的底表面)並且包含在其底表面上的第一導電襯墊，並且該第二半導體晶粒係和該第一半導體晶粒間隔開，具有一頂表面或側邊(例如，一平的頂表面)以及一底表面或側邊(例如，一平的底表面)並且包含在其底表面上的第二導電襯墊；利用一囊封材料來囊封該第一半導體晶粒以及該第二半導體晶粒的側表面；將一載體附接至該第一半導體晶粒以及該第二半導體晶粒的頂 表面；薄化(例如，背面研磨、等等)該基板的一底表面；以及穿過該經薄化的基板以形成導電貫孔(或是其它導電的信號分布結構)。

根據本揭露內容的各種特點，該載體例如可以是矽(Si)、或是包括矽(Si)。再者，該載體例如可以是金屬、或是包括金屬。此種金屬例如可以具有一低於銅(Cu)的熱膨脹係數(TCE)。再者，該載體例如可以包括一大於100μm的厚度。該載體例如可以利用黏著劑(例如，一黏著層)來耦接至(例如，直接耦接至、間接耦接至、附接至、等等)該第一及第二半導體晶粒的頂表面。

在該基板的薄化中，該基板例如可被薄化以具有一大約10μm至30μm的厚度。在該些導電貫孔(或是其它的信號分布結構)的形成中，從該基板的頂表面至底表面通過該基板(例如，在該薄化之後被形成、在該薄化之前被形成，例如是在一後段製程(BEOL)的形成重新分配結構的製程中、等等)的貫孔可被形成，並且該些貫孔可以被填入一種導電材料。

該製造方法例如可以包含將互連結構(例如，焊料球或凸塊、金屬柱或是柱體、襯墊、引線、線、等等)附接至該些導電貫孔。

如上所述，在根據本揭露內容的各種特點的一種電子裝置中，一載體可被形成在一第一半導體晶粒以及一第二半導體晶粒上，藉此禁止或抑制翹曲，同時穩固地支撐該第一半導體晶粒以及該第二半導體晶粒。再者，此種載體例如可以有效率地將該第一半導體晶粒以及該第二半導體晶粒所產生的熱放射至外部。

本揭露內容的以上及其它的特點將會在以下各種的範例實施方式的說明中加以描述、或者從該說明來看是明顯的。本揭露內容的各 種特點現在將會參考所附的圖式來加以提出，使得熟習此項技術者可以輕易地實施該各種的特點。

圖1是展示根據本揭露內容的各種特點的一種製造一電子裝置之範例的方法1000的流程圖。該範例的方法1000例如可以與在此論述的任何其它方法(例如，圖3的範例的方法3000、等等)共用任一個或是所有的特徵。圖2A-2E係展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置之範例的方法的橫截面圖。在2A-2E中展示的結構可以與在圖4A-4C中所示的類似結構共用任一個或是所有的特徵。圖2A-2E例如可以描繪在圖1的範例的方法1000的各種階段(或區塊)的一範例的電子裝置。圖1及2A-2E現在將會一起加以論述。應注意到的是，該範例的方法1000的範例區塊的順序可以變化，而不脫離此揭露內容的範疇。

在區塊1010，該範例的方法1000可以包括將一或多個第一電子構件(例如，一或多個半導體晶粒)以及一或多個第二電子構件(例如，一或多個半導體晶粒)耦接至一基板。該些電子構件例如可以用半導體晶粒的形式來加以呈現。此種呈現是為了舉例說明的目的，而不是為了限制。例如，該些電子構件可包括主動構件、被動構件、數位構件、類比構件、混合的類比/數位構件、等等。

該第一及第二半導體晶粒(或是電子構件)可包括各種特徵的任一種，其之非限制性的例子係在此加以提供。例如，該一或多個(例如，至少一個)第一半導體晶粒可包括單一晶粒、一垂直的堆疊的多個晶粒、等等。在一堆疊的實施方式中，一堆疊的晶粒的每一個晶粒例如可以利用各種結構的任一種(例如，導電的直通矽晶穿孔(TSV)結構、等等)來耦接至彼 此。該一或多個第一半導體晶粒可包含一頂表面(例如，一平的頂表面、等等)、一底表面(例如，一平的底表面、等等)、以及在該頂表面與該底表面之間的複數個側表面(例如，平的側表面、等等)。再者，該一或多個第一半導體晶粒的每一個可包含一頂表面(例如，一平的頂表面、等等)、一底表面(例如，一平的底表面、等等)、以及複數個在該頂表面與該底表面之間的側表面(例如，平的側表面、等等)。該一或多個第二半導體晶粒亦可包括單一晶粒、一垂直的堆疊的多個晶粒、等等。該一或多個第二半導體晶粒可包含一頂表面(例如，一平的頂表面、等等)、一底表面(例如，一平的底表面、等等)以及在該頂表面與該底表面之間的複數個側表面(例如，平的側表面、等等)。再者，該一或多個第二半導體晶粒的每一個可包含一頂表面(例如，一平的頂表面、等等)、一底表面(例如，一平的底表面、等等)、以及複數個在該頂表面與該底表面之間的側表面(例如，平的側表面、等等)。

該第一半導體晶粒及/或該第二半導體晶粒例如可以是矽或半導體材料、或是包括矽或半導體材料。例如，該第一及/或第二半導體晶粒可包括邏輯電路(例如，離散的邏輯電路、處理器電路、特殊應用積體電路、可程式化的邏輯電路、等等)、記憶體電路(例如，隨機存取記憶體、唯讀記憶體、EEPROM電路、快閃記憶體電路、記憶棒記憶體、等等)、類比電路、數位及/或類比電源供應器電路、混合的類比/數位電路、等等。

該第一半導體晶粒例如可以包含一或多個第一導電襯墊。此種第一導電襯墊例如可以是在該第一半導體晶粒的底表面(或是底部側)上。類似地，該第二半導體晶粒例如可包含一或多個第二導電襯墊。此種第二導電襯墊例如可以是在該第二半導體晶粒的底表面(或是底部側)上。注 意到的是，在一種其中一堆疊的晶粒係被利用之範例的實施方式中，該堆疊的每一個晶粒都可以具有此種導電襯墊。該些導電襯墊例如可以是、或者包括銅、鋁、鎳、銀、金、各種導電的金屬或其它材料的任一種、其之任意組合、等等。注意到的是，該第一半導體晶粒的第一導電襯墊以及該第二半導體晶粒的第二導電襯墊可以是在其個別的晶粒的其它側邊上，且/或可以是在其個別的晶粒的不同的個別的側邊上。

該基板可包括各種特徵的任一種，其之非限制性的例子係在此加以提供。例如，該基板可包括一種電路板材料(例如，FR-4玻璃環氧樹脂、G-10玻璃布及環氧樹脂、FR-n，其中n=1至6、CEM-m，其中m-1至4、積層、積層熱固性樹脂、敷銅的積層、樹脂浸漬的B-狀態織物(預浸體)、聚四氟乙烯、其之組合、其等同物、等等)。該基板可包括一或多層的各種介電材料的任一種，例如是無機介電材料(例如，Si₃N₄、SiO₂、SiON、SiN、氧化物、氮化物、等等)及/或有機介電材料(例如，一聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、一模製材料、一苯酚樹脂、一環氧樹脂、等等)，但是本揭露內容的範疇並不限於此。該基板例如可以包括矽或是各種半導體材料的任一種。再者，該基板例如可以包括一玻璃或是金屬板(或晶圓)。該基板可以是各種配置的任一種。例如，該基板可以是晶圓或面板的形式。再者，該基板例如可以具有經切割或是單粒化的形式。該基板在此亦可以被稱為一中介體。

該基板例如可以是一基體材料、或是包括一基體材料，而沒有導電的繞線路徑。或者是，該基板例如可包括一或多個導電層、貫孔、及/或信號分布結構。例如，該基板例如可以包括從其之頂表面至或是朝向 其之底表面而延伸到該基板中的導電貫孔。例如，該基板可包括單一或是多層的信號分布結構(例如，在其中該整個基板稍後並未被移除之範例實施方式中、等等)。

該一或多個第一半導體晶粒以及該一或多個第二半導體晶粒可以彼此橫向地(例如，水平地)間隔開來加以設置。在該第一晶粒與該第二晶粒之間例如可以有一空的空間。在一範例的實施方式中，在該第一晶粒與該第二晶粒之間可以沒有被安裝至該基板的電子構件。注意到的是，儘管在此針對於一電子裝置只有論述兩組一或多個半導體晶粒(或構件)，但是此只是為了舉例說明的清楚起見而非限制性的。例如，一或多個第三半導體晶粒、一或多個第四半導體晶粒、等等亦可以耦接至該基板，並且亦與另一晶粒(或構件)橫向地間隔開。此種晶粒(或是其它電子構件)的間隔例如可以是沿著單一線的一維的、或是二維的(例如，在該基板上往下看具有一個二維的矩陣形式)。三維例如可以是由構件堆疊來加以提供的。

在此時點，該一或多個第一半導體晶粒的頂表面可以是與該一或多個第二半導體晶粒的頂表面共平面的。該一或多個第一半導體晶粒的頂表面可以具有和該一或多個第二半導體晶粒的頂表面相同的在該基板之上的高度。然而，情形並不需要是如此的。如同將會在此論述的，若此種頂表面的共面性是所要的，但是並未在該耦接製程期間加以提供時，則一平坦化製程可加以執行。亦注意到的是，該一或多個第一半導體晶粒以及該一或多個第二半導體晶粒的橫向的側邊中之一或多個可以是平的，並且與彼此平行的。

區塊1010可包括製備該晶粒(或是其它構件)及/或基板，以 用於該耦接製程。此種製備例如可以包括從一上游製程接收該晶粒及/或基板、從交貨接收該晶粒及/或基板、等等。此種製備例如可以包括在該晶粒(或構件)及/或基板上形成、或者是製備互連結構。此種製備例如可以包括切割或單粒化該晶粒。此種製備例如可以包括在需要之處形成信號分布結構。此種製備例如可以包括執行清洗、平坦化、等等。

區塊1010可包括用各種方式的任一種來將該第一及第二半導體晶粒(或是其它電子構件)耦接至該基板，其之非限制性的例子係在此加以提供。例如，區塊1010可包括對於該基板及/或晶粒利用一層黏著劑(例如，施加一預先形成的黏著帶或片或膜、印刷或者是沉積一層液體或膏的黏著劑、等等)，來將該半導體晶粒耦接(或附接)至該基板，並且接著定位該晶粒。例如，該黏著劑可以完全地塗覆該基板的頂端側，且/或可以只塗覆該晶粒的底部側。該黏著劑例如可以包括一可脫開的黏著劑(例如，一種熱及/或化學可脫開的黏著劑、一種光可脫開的黏著劑、等等)。同樣例如的是，區塊1010可包括利用一回焊製程以將該半導體晶粒附接至該基板。如同在此論述的，該基板可以用此種基板的一晶圓或面板的形式來加以製備，但是亦可以用單個的形式來加以製備。

一顯示區塊1010的各種特點的範例實施方式200A係被展示在圖2A。該範例實施方式200A(或是組件、子組件、封裝、等等)係包括一基板260'。該第一半導體晶粒110係包括在其之一底表面(或是側邊)上的第一導電襯墊111。該第一半導體晶粒110係利用一第一黏著層119而被耦接(或附接)至該基板260'。

該範例實施方式200A亦包括一堆疊的第二半導體晶粒 120，其係包括一頂端堆疊的晶粒120a以及一底部堆疊的晶粒120b。該頂端堆疊的晶粒120a以及底部堆疊的晶粒120b係電性及/或機械式地彼此耦接(例如，利用一回焊製程、利用導電的黏著劑、等等)。導電路徑122(例如，導電貫孔、導電的直通矽晶穿孔、一般的信號分布結構、等等)係提供在該些堆疊的晶粒之間及/或在該些堆疊的晶粒的任一個或是全部與該第二導電襯墊123之間的電性連接。再者，在該些堆疊的第二半導體晶粒120的每一個之間例如可以有一底膠填充121。

該底部堆疊的晶粒120b係在其之底表面(或是側邊)上包括第二導電襯墊123。該第二半導體晶粒120係利用一第二黏著層129而被耦接(或是附接)至該基板260'。注意到的是，該第一黏著層119以及第二黏著層129可以是對應於其個別的半導體晶粒之分開的黏著層。然而，在另一範例的實施方式中，該第一黏著層119以及第二黏著層129可以是單一連續的黏著層(例如，其係在該第一半導體晶粒110以及第二半導體晶粒120的設置之前，在該基板260'上被形成)之個別的部分。在此種範例實施方式中，在該基板260'的橫向在該第一半導體晶粒110與第二半導體晶粒120之間的頂表面上亦可以有黏著劑。

在該範例實施方式200A中，該一或多個第一半導體晶粒110的頂表面(或是側邊)係與該頂端堆疊的晶粒120a的頂表面(或是側邊)共平面的。該一或多個第一半導體晶粒110的頂表面係具有和該一或多個第二半導體晶粒120的頂表面相同的在該基板260'之上的高度。如同在此所解說的，情形並不需要是如此的，例如在區塊1010，並且若此種共面性是所要的，則一平坦化製程可以在該方法1000期間的某個時點加以執行。

區塊1010係大致包括將一或多個第一電子構件(例如，一或多個半導體晶粒)以及一或多個第二電子構件(例如，一或多個半導體晶粒)耦接至一基板。於是，此揭露內容的範疇不應該受限於任何特定類型的電子構件(或是半導體晶粒)的特徵、任何特定類型的基板、及/或耦接此種構件至該基板的任何特定的方式。

在區塊1020，該範例的方法1000可以包括囊封區塊1010的電子構件及/或基板。區塊1020例如可以包括用各種方式的任一種來執行此種囊封，其之非限制性的例子係在此加以提供。

區塊1020例如可以包括形成囊封材料，以覆蓋該一或多個第一半導體晶粒以及該一或多個第二半導體晶粒的至少任一個或是所有的橫向的側表面。例如，該一或多個第一半導體晶粒以及該一或多個第二半導體晶粒的頂表面及底表面(或是側邊)可以保持未被該囊封材料覆蓋的。再者，區塊1020例如可以包括形成該囊封材料，以覆蓋該第一半導體晶粒及/或第二半導體晶粒的一頂表面(或是側邊)。再者，區塊1020例如可以包括形成該囊封材料，以覆蓋該基板260'的一頂端側(例如，該基板260'的尚未被該些構件所覆蓋的部分。該囊封材料例如可以直接接觸此種被覆蓋的表面，但是亦可以有一或多個介於中間的層的材料。在一其中該基板260'是具有晶圓形式的範例情節中，區塊1020可包括利用該囊封材料來覆蓋該晶圓的頂端側(例如，構件被安裝在其上的晶圓的全部或是至少部分、等等)。

該囊封材料例如可以保護被囊封的構件(或是其被囊封的部分)與外部環境的狀況隔離開。如同在此論述的，該囊封材料亦可以提供其上用以安裝一載體及/或其它構件的一基底。

該囊封材料可包括各種囊封或模製材料的任一種(例如，樹脂、聚合物、聚合物複合材料(例如，具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有一適當的填充物的聚合物)、等等。區塊1020可包括用各種方式的任一種(例如，壓縮模製、轉移模製、液體囊封材料模製、真空疊層、膏印刷、膜輔助的模製、等等)來執行該囊封。

在此提出的各種的範例實施方式中，該囊封材料可以具有一頂表面是與該一或多個第一半導體晶粒以及該一或多個第二半導體晶粒的頂表面共平面的。此種範例的配置可以在該囊封期間、或是在該囊封之後加以形成。例如，在一範例的實施方式中，區塊1020係避免在該半導體晶粒的頂表面上形成囊封材料。在另一範例的配置中，區塊1020係包括在該半導體晶粒中的一或多個的頂表面之上形成該囊封材料，並且接著包括執行一薄化製程(例如，研磨、化學機械平坦化或拋光(CMP)、蝕刻、等等)，以平坦化該囊封材料的頂表面及/或該些頂端晶粒的表面。

一展示區塊1020的各種特點的範例實施方式200B係被展示在圖2B。該範例實施方式200B(或是組件、子組件、封裝、等等)係包括一囊封材料130。該囊封材料130係被展示為囊封或覆蓋該第一半導體晶粒110的橫向的側表面、該第一黏著層119的橫向的側表面、該第二半導體晶粒120的橫向的側表面、該第二黏著層129的橫向的側表面、以及該基板260'的頂端側。

一般而言，區塊1020可包括囊封區塊1010的構件及/或基板。於是，此揭露內容的範疇不應該受限於任何特定的量的囊封的特徵、特定的囊封材料、及/或執行該囊封的特定的方式。

在區塊1030，該範例的方法1000可以包括將一載體至少耦接到該一或多個第一半導體晶粒(或是電子構件)的頂表面(或是側邊)及/或該一或多個第二半導體晶粒(或是電子構件)的頂表面(或是側邊)。區塊1030例如可以包括永久耦接(或是附接)該載體。例如，該載體可以是完成的電子裝置的一部分。區塊1030可包括用各種方式的任一種來執行此種載體耦接，其之非限制性的例子係在此加以提供。

區塊1030例如可以包括將該載體耦接至該一或多個第一半導體晶粒的一頂表面，且/或耦接至該一或多個第二半導體晶粒的一頂表面。如同在此論述的，此種半導體晶粒的頂表面可以從在區塊1020所形成的囊封材料被露出至外部。區塊1030可包括將該載體耦接至此種被露出的頂表面。再者，區塊1030例如可以包括將該載體耦接至在區塊1020所形成的囊封材料的頂表面。在一範例的實施方式中，區塊1030可包括耦接具有一晶圓或面板形式的載體，並且因此該電子裝置(或是包括多個電子裝置的一晶圓)的整個頂表面可以被該載體所覆蓋。

該載體例如可以在該基板於區塊1040被移除(或是被薄化)時提供支撐。例如在該電子裝置的完成之後，此種支撐可以是有利的。該載體亦可以協助由該完成的電子裝置的晶粒(或構件)所產生的熱的耗散。然而，在各種的範例實施方式中，該載體材料可以是在強調支撐或結構的穩定性下加以選擇，而不是散熱。例如，該載體可以是、或者包括一種具有一相當低的熱膨脹係數(CTE)之材料，即使其係具有相對弱的導熱度，例如其並非是一種具有高導熱度的金屬。

在一範例的實施方式中，該載體可以是矽(或其它半導體材 料)、或是包括矽(或其它半導體材料)。此種載體材料例如可以提供支撐，同時大致匹配在區塊1010所耦接的半導體晶粒(或構件)的熱膨脹係數(CTE)。例如此種矽載體可以只包括矽塊材。再者，此種矽載體可包括一或多個穿過其之導電或是導熱的路徑(例如，貫孔)。

在另一範例的實施方式中，該載體可以是金屬、或是包括金屬。在此種範例實施方式中，該載體可以是、或者包括一種具有一低於銅(Cu)的CTE的金屬。該載體例如可以避免或禁止由於在該載體與該一或多個第一半導體晶粒(或構件)以及該一或多個第二半導體晶粒(或構件)的每一個之間的CTE上的差異而發生翹曲。

在一範例的實施方式中，該載體可以具有一大於100μm且小於150μm的厚度。在另一範例的實施方式中，該載體可以具有一在50μm到100μm的範圍中的厚度。

區塊1030可包括用各種方式的任一種來耦接(或附接)該載體。例如，區塊1030可包括利用黏著劑(例如，其之一層)來附接該載體。區塊1030可包括在該載體上形成一層黏著劑、以及施加該載體。區塊1030亦可以包括在該一或多個第一半導體晶粒、一或多個第二半導體晶粒的頂表面(或側邊)、及/或該囊封材料的頂表面上形成一層黏著劑(例如，其係為在該載體上形成一層黏著劑的替代或是額外的)。

區塊1030可包括用各種方式的任一種來形成該層黏著劑。例如，區塊1030可包括施加一預先形成的黏著帶或片或膜。同樣例如的是，區塊1030可包括印刷或者是沉積一黏著膏或液體。區塊1030例如可以包括在一晶圓或面板(例如，一晶圓或面板的載體、一晶圓或面板的電子裝置組 件、等等)上形成該黏著劑。在各種的範例實施方式中，該黏著劑可包括一種永久的黏著劑。注意到的是，區塊1030例如可以包括利用一不同於由區塊1010用於該晶粒(或構件)附接的黏著劑，但是情形並不需要是如此的。區塊1030可包括利用各種機械及/或化學技術的任一種來耦接(或附接)該載體。

區塊1030的一範例實施方式200C係被展示在圖2C。該範例實施方式200C(或是組件、子組件、封裝、等等)係包括一載體140。該載體140係被描繪為耦接至該一或多個第一半導體晶粒110的頂表面(或是側邊)、該一或多個第二半導體晶粒120的頂表面(或是側邊)、及/或該囊封材料130的頂表面(或是側邊)。如圖所示，該載體140的底表面(或是側邊)可以是平面的，並且平行於該一或多個第一半導體晶粒110的頂表面(或是側邊)、該一或多個第二半導體晶粒120的頂表面(或是側邊)、及/或該囊封材料130的頂表面(或是側邊)。如同在此論述的，在附接該載體140期間，該一或多個第一半導體晶粒110的個別的頂表面(或是側邊)、該一或多個第二半導體晶粒120的頂表面(或是側邊)、及/或該囊封材料130的頂表面(或是側邊)的任一個或是全部可以是共平面的。

在區塊1030，該範例的方法1000可以包括將一載體至少耦接到該一或多個第一半導體晶粒的頂表面(或是側邊)及/或該一或多個第二半導體晶粒的頂表面(或是側邊)。於是，此揭露內容的範疇不應該受限於任何特定的載體的特徵及/或附接一載體的任何特定的方式。

在區塊1040，該範例的方法1000可以包括移除該基板(或是中介體)，例如是該些電子構件在區塊1010所耦接到的基板。區塊1040可 包括用各種方式的任一種來移除(或是薄化)該基板，其之非限制性的例子係在此加以提供。

區塊1040例如可以包括機械式(例如，藉由研磨、剪切、剝離、等等)、化學(例如，藉由蝕刻、溶解一在區塊1010被利用來將該晶粒(或構件)附接至該基板的黏著劑、等等)、熱(例如，藉由施加熱以脫開一在區塊1010所利用的熱可脫開的黏著劑、等等)、利用光及/或其它導引能量的技術以使得黏著劑脫開、其之任意組合、其之任何等同者、化學/機械平坦化(CMP)、等等，來移除該基板。

區塊1040例如可以包括移除該基板及/或黏著劑(若有使用的話)，以露出在該一或多個第一半導體晶粒(或是電子構件)的底部側上的第一導電襯墊、露出在該一或多個第二半導體晶粒(或是電子構件)的底表面上的第二導電襯墊、等等。如同在此論述的(例如，在圖3及4的討論中、等等)，該整個基板並不需要被移除。

在該基板於區塊1040的移除之後，該一或多個第一半導體晶粒、一或多個第二半導體晶粒、以及囊封材料係藉由在區塊1030所耦接的載體，用一種結構上穩定的方式來加以支撐。

區塊1040的一範例實施方式200D(或是組件、子組件、封裝、等等)係被展示在圖2D。比較圖2D的範例實施方式200D與圖2C的範例實施方式200C，該基板260'已經被移除。注意到的是，該第一黏著劑119以及第二黏著劑129分別可以被留著附接至該一或多個第一半導體晶粒110以及一或多個第二半導體晶粒120的底部側。例如，該些第一導電襯墊111(例如，至少其之下方的末端)可以從該第一黏著層119而被露出，並且 該些第二導電襯墊123(例如，至少其之下方的末端)可以從該第二黏著層129而被露出。在另一範例的實施方式中，該第一黏著劑119及/或第二黏著劑129、或是其之個別的部分可被移除。

一般而言，區塊1040可包括移除該基板(或是其之一部分)。於是，此揭露內容的各種特點的範疇不應該受限於移除該基板的任何特定的方式的特徵。

在區塊1050，該範例的方法1000可以包括形成互連結構。區塊1050可包括用各種方式的任一種來執行此種形成(及/或耦接)，其之非限制性的例子係在此加以提供。

區塊1050例如可以電性及/或機械式地耦接該些互連結構至該一或多個第一半導體晶粒的第一導電襯墊及/或該一或多個第二半導體晶粒的第二導電襯墊。區塊1050例如可以包括直接在該些第一及/或第二導電襯墊上形成該些互連結構。如同在此論述的，在該基板260'的移除之後，該些第一及/或第二導電襯墊119及129可以透過該第一及第二黏著層119及129(若此種黏著層保留的話)而被露出。此種露出係提供用於將該些互連結構耦接到此種被露出的導電襯墊。

該些互連結構可包括各種特徵的任一種。例如，該些互連結構可包括焊料球或凸塊、金屬柱或柱體、線、引線、襯墊、等等。在一包含焊料球或凸塊的實施方式中，此種球或凸塊可包括Sn-Pb、Sn-Pb-Ag、Sn-Pb-Bi、Sn-Cu、Sn-Ag、Sn-Bi、Sn-Ag-Cu、Sn-Ag-Bi、Sn-Zn、其之組合、其等同物、等等，但是此揭露內容的範疇並不限於此。區塊1050可包括藉由球體落下、凸塊接合、金屬電鍍、塗漿及回焊、等等來形成或是附接此 種互連結構。

在一範例的實施方式中，該些互連結構可包括導電柱或柱體，其係包括銅及/或鎳，並且可包括一焊料蓋(例如，其係包括錫及/或銀)。例如，包括導電柱的導電的結構可包括：(a)一凸塊底部金屬化("UBM")結構，其係包含(i)藉由濺鍍所形成的一層鈦-鎢(TiW)(其可被稱為一"晶種層")、以及(ii)在該鈦-鎢層上藉由濺鍍所形成的一層銅(Cu)；(b)在該UBM上藉由電鍍所形成的一銅柱或柱體；以及(c)被形成在該銅柱上的一層焊料、或是被形成在該銅柱上的一層鎳以及被形成在該鎳層上的一層焊料。

再者，在一範例的實施方式中，該些互連結構可包括一種鉛及/或無鉛的晶圓凸塊或球體(例如，Pb/Sn、無鉛的Sn、其等同物、其之合金、等等)。例如，無鉛的晶圓凸塊(或互連結構)的形成可以(至少部分)藉由：(a)形成一凸塊底部金屬化(UBM)結構，其係藉由(i)藉由濺鍍來形成一層鈦(Ti)或是鈦-鎢(TiW)、(ii)在該鈦或是鈦-鎢層上藉由濺鍍來形成一層銅(Cu)、(iii)以及在該銅層上藉由電鍍來形成一層鎳(Ni)；以及(b)藉由電鍍以在該UBM結構的鎳層上形成一無鉛的焊料材料，其中該無鉛的焊料材料係具有一種重量1%到4%的銀(Ag)的組成物，並且該組成物重量的其餘部分是錫(Sn)。

該些互連結構例如可以提供電性信號在該一或多個第一半導體晶粒110以及該一或多個第二半導體晶粒120與一外部的裝置之間的傳輸。

區塊1050的一範例實施方式200E(或是組件、子組件、封裝、等等)係被展示在圖2E。該範例實施方式200E係展示範例的導電的互連結構150。

一般而言，區塊1050可包括形成互連結構。於是，此揭露內容的各種特點的範疇不應該受限於任何特定的互連結構的特徵、或是受限於形成或耦接一互連結構的任何特定的方式。

在區塊1060，該範例的方法1000可以包括從此種裝置的一晶圓或面板單粒化(或是切割)該電子裝置。注意到的是，區塊1060可以在一其中該電子裝置係被獨立地形成，而不是在一晶圓或面板上被形成之範例的實施方式中跳過。區塊1060可包括用各種方式的任一種來執行此種單粒化，其之非限制性的例子係在此加以提供。

區塊1060例如可以包括利用任一種或是各種機械式及/或能量為基礎的鋸開技術(例如，一鋸刀、雷射或電漿切割工具、切片機、等等)來執行晶圓或是面板的單粒化。

區塊1060的一範例實施方式200E(或是組件、子組件、封裝、等等)係被展示在圖2E。該範例實施方式200E係展示從此種裝置的一面板被單粒化的範例的電子裝置100。例如，該範例的電子裝置100的橫向的側邊係大致平面的。例如，該載體140、第三黏著劑139、及/或囊封材料130的橫向的側邊可以是共平面的。同樣例如的是，在一其中該第一黏著層119以及第二黏著層129是覆蓋該基板260'的一相同的層的部分的實施方式中，此種黏著層的橫向的側邊亦可以是與該載體140、第三黏著劑139、及/或囊封材料130的橫向的側邊共平面的。

一般而言，區塊1060可包括從此種裝置的一晶圓或面板單粒化(或是切割)該電子裝置。於是，此揭露內容的各種特點的範疇不應該受限於執行單粒化的任何特定的方式的特徵。

該範例的方法1000例如可以在區塊1095包括執行繼續的處理。此種繼續的處理可包括執行各種繼續的處理操作的任一種。例如，區塊1095可包括執行進一步的囊封操作、形成信號分布結構、耦接該電子裝置至其它電子裝置、封裝、搬運、標記、等等。

區塊1095的一特點的一範例實施方式200E(或是組件、子組件、封裝、等等)係被展示在圖2E。該範例實施方式200E係展示該範例的電子裝置100被附接至一基板20(例如，一電路板、一主機板、一種多裝置的模組的一封裝基板、另一電子裝置、等等)。例如，該些互連結構150可以提供在該些半導體晶粒的個別的導電襯墊111及123與該基板20的電路圖案21之間的一機械式及/或電連接。此種附接例如可以利用一回焊製程、導電的黏著劑、等等來加以執行。注意到的是，儘管未被展示，一種底膠填充材料(例如，一毛細管底膠填充、預先施加的底膠填充、模製底膠填充、等等)可被形成在該電子裝置100與該基板20之間。

區塊1095例如亦可以包括導引該範例的方法1000的執行流程至該範例的方法1000的任何其它區塊(或子區塊)、或是任何其它在此論述的方法。

一般而言，區塊1095可包括執行繼續的處理。於是，此揭露內容的各種特點的範疇不應該受限於執行繼續的處理的任何特定的方式的特徵。

如同在圖1及2的討論中所解說的，該範例的方法1000(例如，在區塊1040)並不需要移除該基板(或中介體)的整體。以下的討論的各種部分將會發表此種範例的情節。

圖3係展示根據本揭露內容的各種特點的一種範例的製造一電子裝置之方法3000的流程圖。該範例的方法3000例如可以與任何在此論述的其它方法(例如，圖1的範例的方法1000、等等)共用任一個或是所有的特徵。圖4A-4C係展示描繪根據本揭露內容的各種特點的範例的電子裝置以及製造一電子裝置之範例的方法之橫截面圖。在4A-4C中所展示的結構可以與在圖2A-2E中所示的類似結構共用任一個或是所有的特徵。圖4A-4C以及圖2A-2E例如可以描繪在圖3的範例的方法3000的各種階段(或區塊)的一範例的電子裝置。圖3以及4A-4C現在將會一起加以論述。應注意到的是，該範例的方法3000的範例區塊的順序可以變化，而不脫離此揭露內容的範疇。

在區塊3010，該範例的方法3000可以包括將一或多個第一電子構件(例如，一或多個半導體晶粒)以及一或多個第二電子構件(例如，一或多個半導體晶粒)耦接至一基板。區塊3010例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊1010共用任一個或是所有的特徵。

在區塊3020，該範例的方法3000可以包括囊封區塊3010的構件及/或基板。區塊3020例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊1020共用任一個或是所有的特徵。

在區塊3030，該範例的方法3000可以包括將一載體至少耦接到該一或多個第一半導體晶粒(或是電子構件)的頂表面(或是側邊)及/或該一或多個第二半導體晶粒(或是電子構件)的頂表面(或是側邊)。區塊3030例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊 1030共用任一個或是所有的特徵。

在區塊3040，該範例的方法3000可以包括薄化該基板(或中介體)。區塊3040例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊1040共用任一個或是所有的特徵。

如同在此論述的，例如在區塊1040的討論中，該基板(或中介體)可以完全被移除，但是亦可被薄化(例如，留下一剩餘的部分)。區塊3040可包括用各種方式的任一種來薄化該基板，其之非限制性的例子係在此加以提供。

區塊3040例如可以包括(例如，從該基板的與該些電子構件(例如，半導體晶粒)在區塊3010所耦接到的頂端側相反的底部側)研磨該基板。再者，區塊3040例如可以包括利用化學蝕刻(例如，其係為機械式研磨或是其它的材料移除技術的替代或是額外的)。該基板在該薄化之後剩餘的部分例如可以具有一在10μm到30μm(例如，剛好或是大約)的範圍中的厚度。再者，該基板的剩餘的部分例如可以具有一在30μm到50μm(例如，剛好或是大約)的範圍中的厚度。

在該基板的一部分於區塊3040的移除之後，該一或多個第一半導體晶粒、一或多個第二半導體晶粒、以及囊封材料係藉由在區塊3030所耦接的載體與該基板的一剩餘的部分合作，用一種結構上穩定的方式來加以支撐。

區塊3040的一範例實施方式400A(或是組件、子組件、封裝、等等)係被展示在圖4A。比較圖4A的範例實施方式400A與圖2C的範例實施方式200C，該基板260'的一部分已經被移除，其係留下該基板260 的一剩餘的部分。該基板260的剩餘的部分例如可以是一在10μm到30μm(例如，剛好或是大約)的範圍中的厚度、或是一在30μm到50μm(例如，剛好或是大約)的範圍中的厚度。

一般而言，區塊3040可包括薄化該基板(或中介體)。於是，此揭露內容的各種特點的範疇不應該受限於薄化該基板的任何特定的方式的特徵、或是任何特定的被薄化的基板的特徵。

在區塊3045，該範例的方法3000可以包括穿過該被薄化的基板來形成信號分布結構。區塊3045可包括用各種方式的任一種來穿過該被薄化的基板以形成該些信號分布結構，其之非限制性的例子係在此加以提供。

區塊3045例如可以包括穿過該被薄化的基板來形成導電貫孔，例如，其係在該被薄化的基板中形成孔(例如，藉由機械式剝蝕、雷射剝蝕、化學蝕刻、等等)並且延伸至在區塊3010所耦接的晶粒(或電子構件)的底部的導電襯墊。區塊3045接著例如可以包括利用導電材料(例如，金屬電鍍、焊料膏、等等)來填充此種孔。因此，此種導電貫孔係在該被薄化的基板的底表面被露出(例如，用於稍後的連接至互連結構)。

注意到的是，在各種範例的情節中，該導電貫孔的形成可被跳過。例如，在一種其中該被薄化的基板(例如，該基板在區塊3040的薄化之後的剩餘的部分)已經包括延伸穿過該被薄化的基板的信號分布結構(例如，一或多個導電及介電層、重新分佈層、等等)的範例情節中，該導電貫孔的形成可被跳過。

區塊3045的一範例實施方式400B(或是組件、子組件、封 裝、等等)係被展示在圖4B。例如，該範例實施方式400B可以與圖2D中所示的範例實施方式200D共用任一個或是所有的特徵。再者，該範例實施方式400B例如是包括一被薄化的基板260、以及延伸穿過而且提供穿過該被薄化的基板260之導電的信號路徑的導電貫孔261。該些導電貫孔261係電連接至該些第一導電襯墊111以及該些第二導電襯墊123，其係提供穿過該被薄化的基板260之導電的信號路徑。

一般而言，區塊3045可包括穿過該被薄化的基板來形成信號分布結構。於是，此揭露內容的各種特點的範疇不應該受限於任何特定的信號分布結構、或是形成此種信號分布結構的任何特定的方式的特徵。

在區塊3050，該範例的方法3000可以包括形成互連結構。區塊3050例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊1050共用任一個或是所有的特徵。

區塊3050例如可以包括電性及/或機械式耦接該些互連結構至在區塊3045所形成的信號分布結構(例如，導電貫孔、等等)(或是在區塊3040的基板薄化之前或之後可能已經形成為該基板的部分之其它信號分布結構)，並且因此耦接至該一或多個第一半導體晶粒的第一導電襯墊及/或該一或多個第二半導體晶粒的第二導電襯墊。區塊3050例如可以包括直接在該些信號分布結構上(例如，直接在該些導電貫孔、等等上)形成(或是耦接)該些互連結構。

該些互連結構例如可以提供用於在該一或多個第一半導體晶粒(或電子構件)以及該一或多個第二半導體晶粒(或電子構件)(例如，透過在區塊3045所形成的信號分布結構)與一外部的裝置之間的電性信號的傳 輸。

區塊3050的一範例實施方式400C(或是組件、子組件、封裝、等等)係被展示在圖4C。該範例實施方式400C係展示範例的導電的互連結構150。

一般而言，區塊3050可包括形成互連結構。於是，此揭露內容的各種特點的範疇不應該受限於任何特定的互連結構的特徵、或是受限於形成或耦接一互連結構的任何特定的方式。

在區塊3060，該範例的方法3000可以包括從此種裝置的一晶圓或面板單粒化(或切割)該電子裝置。區塊3060例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊1060共用任一個或是所有的特徵。該範例實施方式400C係展示從此種裝置的一面板(或晶圓)被單粒化的範例的電子裝置200。例如，該範例的電子裝置200的橫向的側邊係大致平面的。例如，該載體140、第三黏著劑139、囊封材料130、及/或被薄化的基板260的橫向的側邊可以是共平面的。同樣例如的是，在一種其中該第一黏著層119以及第二黏著層129是覆蓋該基板260'的一相同的層的部分的實施方式中，此種黏著層的橫向的側邊亦可以是與該載體140、第三黏著劑139、囊封材料130、及/或被薄化的基板260的橫向的側邊共平面的。

該範例的方法3000例如可以在區塊3095包括執行繼續的處理。區塊3095例如可以與在圖1及2中所示並且在此所論述的範例的方法1000的區塊1095共用任一個或是所有的特徵。

此種繼續的處理可包括執行各種繼續的處理操作的任一種。例如，區塊3095可包括執行進一步的囊封操作、形成信號分布結構、 耦接該電子裝置至其它電子裝置、封裝、搬運、標記、等等。

區塊3095的一範例實施方式400C(或是組件、子組件、封裝、等等)係被展示在圖4C。該範例實施方式400C係展示該範例的電子裝置200附接至一基板20(例如，一電路板、一主機板、一種多裝置的模組的一封裝基板、另一電子裝置、等等)。例如，該些互連結構150以及導電貫孔261可以提供在該些半導體晶粒的個別的導電襯墊111及123與該基板20的電路圖案21之間的一機械式及/或電連接。此種附接例如可以利用一回焊製程、導電的黏著劑、等等來加以執行。注意到的是，儘管未被展示在該範例實施方式400C中，一種底膠填充材料(例如，一毛細管底膠填充、預先施加的底膠填充、模製底膠填充、等等)可被形成在該電子裝置200與該基板20之間。

再者，區塊3095例如亦可以包括導引該範例的方法3000的執行流程至該範例的方法3000的任何其它區塊(或子區塊)、或是任何其它在此論述的方法。

一般而言，區塊3095可包括執行繼續的處理。於是，此揭露內容的各種特點的範疇不應該受限於執行繼續的處理的任何特定的方式的特徵。

在此的討論係包含許多的舉例說明的圖，其係展示一半導體封裝組件的各種部分以及製造其之方法。為了清楚的舉例說明，此種圖並未展示每一個範例的組件的所有特點。在此所提出的範例的組件及/或方法的任一個都可以與在此所提出的其它組件及/或方法的任一個或是全部共用任一個或是所有的特徵。例如且在無限制性下，關於圖1及2所展示及論 述的範例的組件及/或方法的任一個或是其之部分都可以被納入關於圖3及4所論述的範例的組件及/或方法的任一個中。相反地，關於圖3及4所展示及論述的組件及/或方法的任一個都可以被納入關於圖1及2所展示及論述的組件及/或方法中。

總之，此揭露內容的各種特點係提供一種電子裝置以及一種製造一電子裝置之方法。作為非限制性的例子的是，此揭露內容的各種特點係提供各種的電子裝置、以及製造其之方法，其係包括一強化該些電子裝置的可靠度之永久耦接的載體。儘管先前的內容已經參考某些特點及例子來加以敘述，但是將會被熟習此項技術者理解到可以做成各種的改變，並且等同物可加以取代，而不脫離本揭露內容的範疇。此外，可以做成許多修改以將一特定的情況或材料調適至本揭露內容的教示，而不脫離其範疇。因此，所欲的是本揭露內容不受限於所揭露之特定的例子，而是本揭露內容將會包含落入所附的申請專利範圍的範疇內之所有的例子。

20‧‧‧基板

21‧‧‧電路圖案

100‧‧‧電子裝置

110‧‧‧第一半導體晶粒

111‧‧‧第一導電襯墊

119‧‧‧第一黏著層

120‧‧‧堆疊的第二半導體晶粒

120a‧‧‧頂端堆疊的晶粒

120b‧‧‧底部堆疊的晶粒

121‧‧‧底膠填充

122‧‧‧導電路徑

123‧‧‧第二導電襯墊

129‧‧‧第二黏著層

130‧‧‧囊封材料

140‧‧‧載體

150‧‧‧互連結構

200E‧‧‧實施方式

Claims (30)

1. 一種製造一電子裝置之方法，該方法係包括：將一第一半導體晶粒耦接至一基板的一頂表面，其中該第一半導體晶粒係包括：一第一頂表面；一第一底表面；複數個在該第一頂表面與該第一底表面之間的第一側表面；以及一在該第一底表面上的第一導電襯墊；將至少一第二半導體晶粒耦接至該基板的頂表面，並且其係被設置成與該第一半導體晶粒橫向地間隔開，其中該至少一第二半導體晶粒係包括：一第二頂表面；一第二底表面；複數個在該第二頂表面與該第二底表面之間的第二側表面；以及一在該第二底表面上的第二導電襯墊；利用一囊封材料以至少囊封該複數個第一側表面以及該複數個第二側表面；將一載體永久耦接至該第一頂表面以及該第二頂表面；在所述耦接該載體之後，只移除該基板的一部分；以及在該基板中形成一第一孔以露出該第一導電襯墊，並且在該基板中形成一第二孔以露出該第二導電襯墊。
2. 如申請專利範圍第1項之方法，其中所述將該第一半導體晶粒耦接至該基板的該頂表面包括： 施加黏著劑；以及在施加該黏著劑之後，將該第一半導體晶粒設置在該基板的該頂表面上，使得該黏著劑直接垂直地在該第一半導體晶粒和該基板的該頂表面之間。
3. 如申請專利範圍第1項之方法，其中該第一半導體晶粒和該第二半導體晶粒是不同類型的晶粒，並且在所述囊封過後進一步包括：薄化該囊封材料；以及薄化該第一半導體晶粒及/或該第二半導體晶粒。
4. 如申請專利範圍第1項之方法，其中所述將該載體永久耦接包括藉由黏著層將該載體永久耦接至該第一頂表面、至該第二頂表面以及至該囊封材料的頂表面。
5. 如申請專利範圍第1項之方法，其中：該至少一第二半導體晶粒係包括複數個垂直堆疊的晶粒；該第二頂表面是該複數個垂直堆疊的晶粒的一頂端晶粒的一頂表面；以及該第二底表面是該複數個垂直堆疊的晶粒的一底部晶粒的一底表面。
6. 如申請專利範圍第1項之方法，其中該載體是晶圓狀載體之個別的部分，其對應於該電子裝置，而該晶圓狀載體之其他個別的部分對應於其他電子裝置。
7. 如申請專利範圍第6項之方法，其包括在只移除該基板的一部分之後，至少一部分是藉由從該晶圓狀載體之該些其他個別的部分切割該晶圓狀載體之該個別的部分來單粒化該電子裝置。
8. 一種製造一電子裝置之方法，該方法係包括：將一第一電子構件耦接至一基板的一頂表面，其中該第一電子構件係包括：一第一頂表面；一第一底表面；以及一在該第一頂表面與該第一底表面之間的第一側表面；將至少一第二電子構件耦接至該基板的頂表面，並且其係被設置成與該第一電子構件橫向地間隔開，其中該至少一第二電子構件係包括：一第二頂表面；一第二底表面；以及一在該第二頂表面與該第二底表面之間的第二側表面；利用一囊封材料來至少囊封該基板的頂表面、該第一側表面、以及該第二側表面；將一載體永久耦接至該第一頂表面以及該第二頂表面，其中該載體包括導熱貫孔；以及在所述耦接該載體之後，移除該基板的至少一部分。
9. 如申請專利範圍第8項之方法，其中所述將該第一電子構件耦接至該基板的該頂表面包括：施加黏著劑到該基板的該頂表面及/或到該第一電子構件；並且在所述施加黏著劑之後，將該第一電子構件設置在該基板的該頂表面上。
10. 如申請專利範圍第8項之方法，其中所述囊封包括形成該囊封材 料，使得該基板沒有側表面被該囊封材料所覆蓋。
11. 如申請專利範圍第8項之方法，其中該載體包括矽。
12. 如申請專利範圍第8項之方法，其中所述耦接該第一電子構件以及所述耦接該至少一第二電子構件都利用相同連續的黏著層來執行。
13. 一種製造一電子裝置之方法，該方法係包括：接收基板，該基板包括基板頂表面和基板底表面，該基板包括基體材料且在該基板頂表面和該基板底表面之間沒有導電的繞線路徑；將至少一第一電子構件耦接至一基板的一頂表面，其中該至少一第一電子構件係包括：一第一頂表面；一第一底表面；一在該第一頂表面與該第一底表面之間的第一側表面；以及一第一導電襯墊在該第一底表面上；將至少一第二電子構件耦接至該基板的頂表面，並且其係被設置成與該至少一第一電子構件橫向地間隔開，其中該至少一第二電子構件係包括：一第二頂表面；一第二底表面；以及一在該第二頂表面與該第二底表面之間的第二側表面；利用一囊封材料來至少囊封該基板頂表面、該第一側表面以及該第二側表面，其中該囊封材料的最底表面與該第一電子構件的該第一導電襯墊的最底側一樣低；將一載體永久耦接至該囊封材料的一頂表面以及該第一頂表面及/或該 第二頂表面；以及在所述耦接該載體之後，移除該基板的至少一部分。
14. 如申請專利範圍第13項之方法，其中：該囊封材料沒有部份穿透到該基板中；該第一電子構件沒有部份穿透到該基板中；並且該囊封材料沒有部份覆蓋該基板的側表面。
15. 如申請專利範圍第13項之方法，其包括在該囊封之後：薄化該囊封材料；以及薄化該至少一第一電子構件及/或該至少一第二電子構件。
16. 一種電子裝置，其包括：基板，包括頂基板側、底基板側以及複數個橫向基板側，該複數個基板橫向側在該頂基板側和該底基板側之間；第一半導體晶粒，耦接到該基板，該第一半導體晶粒包括：第一晶粒頂側；第一晶粒底側，耦接到該頂基板側；複數個第一晶粒橫向側，在該第一晶粒頂側和該第一晶粒底側之間；以及第一導電襯墊，在該第一晶粒底側上；第二半導體晶粒，其與該第一半導體晶粒是不同類型的，該第二半導體晶粒耦接到該基板並且被橫向地定位遠離該第一半導體晶粒，該第二半導體晶粒包含：第二晶粒頂側； 第二晶粒底側，耦接到該頂基板側；複數個第二晶粒橫向側，在該第二晶粒頂側和該第二晶粒底側之間；以及第二導電襯墊，在該第二晶粒底側上；第三半導體晶粒，其包括第三晶粒底側和第三晶粒頂側，該第三晶粒底側直接耦接到該頂基板側；以及囊封材料，其覆蓋至少該複數個第一晶粒橫向側和該複數個第二晶粒橫向側，但是沒有覆蓋該第一晶粒頂側和該第二晶粒頂側，並且其中：其中該第二晶粒底側是直接耦接到該第三晶粒頂側；該第三晶粒底側低於該囊封材料的頂側；且該複數個橫向基板側沒有囊封材料。
17. 如申請專利範圍第16項之電子裝置，其中該第一晶粒頂側和該第二晶粒頂側是至少與該囊封材料的該頂側同高。
18. 如申請專利範圍第16項之電子裝置，其中該第一晶粒頂側、該第二晶粒頂側和該囊封材料的該頂側共平面。
19. 如申請專利範圍第16項之電子裝置，其中該囊封材料沒有部份延伸到該基板中。
20. 如申請專利範圍第16項之電子裝置，其包括底膠填充材料，該底膠填充材料在該第二晶粒底側和該第三晶粒頂側之間。
21. 如申請專利範圍第16項之電子裝置，其包括覆蓋層，該覆蓋層黏接到該囊封材料的該頂側、該第一晶粒頂側以及該第二晶粒頂側。
22. 一種電子裝置，其包括： 基板，該基板包含：頂基板側；底基板側；以及複數個導電貫孔，其延伸在該頂基板側和該底基板側之間，其中該些複數個導電貫孔中的每一個導電貫孔在該頂基板側具有頂貫孔端以及在該底基板側具有底貫孔端，該底貫孔端是橫向較寬於該頂貫孔端，並且其中該些複數個導電貫孔的每一個包含焊料；第一半導體晶粒，其耦接到該基板，該第一半導體晶粒包括：第一晶粒頂側；第一晶粒底側，其耦接到該頂基板側；複數個第一晶粒橫向側，在該第一晶粒頂側和該第一晶粒底側之間；以及第一導電襯墊，在該第一晶粒底側上；第二半導體晶粒，其耦接到該基板並且被橫向地定位遠離該第一半導體晶粒，該第二半導體晶粒包括：第二晶粒頂側；第二晶粒底側，耦接到該頂基板側；複數個第二晶粒橫向側，在該第二晶粒頂側和該第二晶粒底側之間；以及第二導電襯墊，在該第二晶粒底側上；以及囊封材料，其覆蓋至少該複數個第一晶粒橫向側和該複數個第二晶粒橫向側。
23. 如申請專利範圍第22項之電子裝置，其中該複數個導電貫孔的每一個直接垂直地延伸在該頂基板側和該底基板側之間。
24. 如申請專利範圍第22項之電子裝置，其中該複數個導電貫孔的每一個僅包含焊料。
25. 如申請專利範圍第22項之電子裝置，包括複數個導電互連結構，其中該複數個導電互連結構中的每一個包含焊料並且是耦接到在該複數個導電貫孔中的個別的一個導電貫孔的底貫孔端處的個別焊料。
26. 一種製造電子裝置的方法，該方法包括：提供基板，該基板包括頂基板側和底基板側；提供第一半導體晶粒，其耦接到該基板，該第一半導體晶粒包括：第一晶粒頂側；第一晶粒底側，耦接到該頂基板側；複數個第一晶粒橫向側，在該第一晶粒頂側和該第一晶粒底側之間；以及第一導電襯墊，在該第一晶粒底側上；提供第二半導體晶粒，其與該第一半導體晶粒是不同類型的，該第二半導體晶粒耦接到該基板並且被橫向地定位遠離該第一半導體晶粒，該第二半導體晶粒包括：第二晶粒頂側；第二晶粒底側，耦接到該頂基板側；複數個第二晶粒橫向側，在該第二晶粒頂側和該第二晶粒底側之間；以及 第二導電襯墊，在該第二晶粒底側上；以及提供囊封材料，該囊封材料覆蓋至少該複數個第一晶粒橫向側和該複數個第二晶粒橫向側，但是沒有覆蓋該第一晶粒頂側和該第二晶粒頂側，其中該基板包括複數個導電貫孔，該複數個導電貫孔延伸在該頂基板側和該底基板側之間，其中該複數個導電貫孔中的每個導電貫孔具有底末端在該底基板側，該底末端橫向較寬於在該頂基板側的頂貫孔末端。
27. 如申請專利範圍第26項之方法，其中該第一晶粒頂側、該第二晶粒頂側和該囊封材料的頂側是共平面。
28. 如申請專利範圍第26項之方法，其包含提供第三半導體晶粒，該第三半導體晶粒具有第三晶粒底側和第三晶粒頂側，該第三晶粒底側直接地耦接到該頂基板側，該第三晶粒頂側直接地耦接到該第二晶粒底側。
29. 如申請專利範圍第26項之方法，在提供該囊封材料之後，進一步包含：提供該複數個導電貫孔於該基板中，其中該基板包含半導體基板及/或玻璃基板。
30. 如申請專利範圍第26項之方法，其中該複數個導電貫孔中的每一個包括焊料。

Images