JP4813035B2 - 貫通電極付基板の製造方法 - Google Patents

Description

本発明は貫通電極付基板の製造方法に係り、さらに詳しくは、基板の厚み方向に貫通する貫通電極によって基板の上下側を導通可能にする構造の貫通電極付基板の製造方法に関する。

従来、基板の厚み方向に貫通電極が形成されて、基板の上下側を導通可能にする構造の貫通電極付基板がある。特許文献１には、樹脂フィルムの中に支持シートや銅箔上に形成された突起状導体を貫通させることにより、樹脂フィルムを貫通する導電体が形成された構造の電気接続装置を製造する方法が記載されている。

また、特許文献２及び３には、合成樹脂シート上に導電性バンプを形成し、その上下に当て板を配置して加熱・加圧することにより、導電性バンプを合成樹脂シートの厚さ方向に挿入する方法が記載されている。
特開平７−７３９２０号公報 特開平７−２３１１６３号公報 特開平６−３４２９７７号公報

ところで、近年では、半導体基板（シリコンなど）に貫通電極が形成された構造の貫通電極付基板が開発されている。このような貫通電極付基板は、例えば、回路基板とそれに実装される半導体チップとの間に配置され、半導体チップが貫通電極付基板を介して回路基板に電気的に接続される。あるいは、半導体素子が形成された半導体基板を積層して電気的に接続するために、半導体基板に貫通電極を設ける場合もある。

そのような貫通電極付基板の第１の製造方法としては、まず、貫通孔が形成された半導体基板を絶縁層で被覆し、その半導体基板の下側に金属箔を貼着する。さらに、その金属箔をめっき給電層に利用する電解めっきで貫通孔内に貫通電極を形成した後に、金属箔を除去することにより、貫通電極を得る。

また、第２の製造方法としては、まず、半導体基板にそれを貫通しないブラインドビアを形成し、さらに半導体基板を酸化してその表面に絶縁層を形成する。その後に、ＣＶＤ法によりシード層を半導体基板の上面に形成し、電解めっきによりブラインドビアを充填する金属層を形成する。次いで、半導体基板を背面側から研削してブラインドビアの下側の金属層を露出させ、さらにシリコン基板の上側の金属層を除去することにより、貫通電極を得る。

しかしながら、上記した第１の製造方法では、電解めっきで貫通電極を形成する際に、基板内において貫通電極の高さがばらつくという問題がある。貫通電極の上部を研磨などで削って平坦化する方法が考えられるが、半導体基板に半導体素子が形成されている場合は、半導体素子にダメージを与えるおそれがある。

また、上記した第２の製造方法では、薄板の半導体基板（例えば２００μｍ程度以下）の片面に比較的高温（３５０℃以上）のＣＶＤ法によってシード層を形成する必要があるので、熱処理によって、半導体基板が反ったり、半導体素子にダメージを与えたりするおそれがある。

なお、上記した特許文献１〜３の製造方法では、半導体基板に貫通電極を形成することは困難である。

本発明は以上の課題を鑑みて創作されたものであり、何ら不具合が発生することなく、半導体基板などに貫通電極を形成できる貫通電極付基板の製造方法を提供することを目的とする。

上記課題を解決するため、本発明は貫通電極付基板の製造方法に係り、仮基板としての第１の半導体基板の上方に、該第１の半導体基板から剥離できる状態で金属ポストを形成する工程と、前記金属ポストに対応する位置に貫通孔が設けられた正規の基板としての第２の半導体基板を、前記第１の半導体基板の上に配置することにより、前記第２の半導体基板の貫通孔に前記第１の半導体基板上の前記金属ポストを挿入する工程であって、前記第２の半導体基板の両面及び前記貫通孔の内面に絶縁層が形成されており、かつ前記金属ポストは前記第２の半導体基板の上面から突出する突出部が設けられた状態で挿入され、
前記突出部をプレスによって潰して前記貫通電極の上側接続部を形成すると共に、前記貫通電極を前記貫通孔に固定する工程と、前記第１の半導体基板を前記金属ポストから剥離することにより、前記第２の半導体基板を貫通する前記金属ポストからなる前記貫通電極を得る工程とを有することを特徴とする。

本発明の一つの好適な態様では、仮基板上に剥離層及びシード金属層（金属箔）が順に形成された後に、シード金属層上に電解めっきによって金属ポストが形成される。その後に、金属ポストに対応する位置に貫通孔が設けられた正規の基板（全面に絶縁層が形成された半導体基板など）が仮基板の上に配置されて、正規の基板の貫通孔に金属ポストが挿入される。次いで、剥離層とシード金属層との界面から仮基板が剥離され、さらにシード金属層が除去されるか、又はシード金属層が貫通電極に接続されるようにパターニングされる。貫通電極が形成される正規の基板（半導体基板）は、半導体素子が形成された素子基板であってもよいし、あるいは半導体素子が形成されていない単なる基板であってもよい。

このように、本発明の好適な態様では、仮基板上に剥離層を介して形成されたシード金属層の上に金属ポストが形成され、その金属ポストが正規の基板の貫通孔に挿入された後に、仮基板が剥離されて廃棄される。このような方法を採用することにより、貫通電極が設けられる正規の基板（半導体基板）上に熱処理を伴うＣＶＤでシード金属層を形成する必要がなく、半導体基板は室温に保たれるので、薄板の半導体基板が反ったり、半導体基板に形成された半導体素子にダメージを与えたりする問題が回避される。

また、予め仮基板上に金属ポストを形成しておくことにより、半導体基板の貫通孔に電解めっきにより金属ポストを直接形成する必要がなくなるので、製造方法の短手番化を図ることができる。

しかも、金属ポストの高さがばらつく場合であっても、仮基板上で金属ポストの上部を研磨するなどしてレベリングを行うことができるので、半導体基板に半導体素子が形成されている場合であっても、金属ポストをレベリングする際に半導体素子にダメージを与えるおそれもない。

本発明の貫通電極付基板は、半導体基板に貫通電極を設けて、半導体チップと回路基板とを整合させるインターポーザとして使用してもよいし、半導体素子が形成された半導体基板に貫通電極を設けて、複数の半導体デバイスが３次元的に積層されて貫通電極を介して相互接続されるようにしてもよい。あるいは、貫通電極付基板の中央主要部に凹部を設けることにより、ＭＥＭＳデバイスの可動部を凹部に収容して実装する実装基板に適用してもよい。

以上説明したように、本発明では、何ら不具合が発生することなく、半導体基板に貫通電極を形成することができるようになる。

以下、本発明の実施の形態について、添付の図面を参照して説明する。

（第１の実施の形態）
図１〜図３は本発明の第１実施形態の貫通電極付基板の製造方法を順に示す断面図である。第１実施形態の貫通電極付基板の製造方法は、図１（ａ）に示すように、まず、仮基板１０を用意し、その仮基板１０上に剥離層１２を形成する。仮基板１０としては、半導体基板（シリコンウェハやシリコンチップなど）が好適に使用され、また剥離層１２としては、常温で仮基板１０及び剥離層１２上に形成されるシード金属層と貼着し、熱をかけるとシード金属層との界面から剥離できる特性を有する熱剥離テープが好適に使用される。

その後に、図１（ｂ）に示すように、剥離層１２上にシード金属層１４を形成する。シード金属層１４としては、銅（Ｃｕ）などよりなる金属箔が好適に使用され、剥離層１２上に貼着される。次いで、図１（ｃ）に示すように、シード金属層１４上にレジスト膜１６を形成する。レジスト膜１６の形成方法としては、レジスト塗布液をスピンコートなどによって形成してもよいし、あるいは、ドライフィルムレジストを貼着してもよい。

続いて、図１（ｄ）に示すように、レジスト膜１６に対して露光・現像を行うことにより、レジスト膜１６に開口部１６ｘを形成する。

次いで、図２（ａ）に示すように、シード金属層１４をめっき給電層に利用する電解めっきにより、レジスト膜１６の開口部１６ｘ内にＣｕなどよりなる金属ポスト１８ａを形成する。その後に、レジスト膜１６が剥離液又はドライアッシングによって除去される。これにより、図２（ｂ）に示すように、仮基板１０上のシード金属層１４上に立設する金属ポスト１８ａが露出する。金属ポスト１８ａは後に半導体基板を貫通して設けられる貫通電極となる。

なお、金属ポスト１８ａの高さのばらつきが問題になる場合は、図２（ａ）の工程の後（レジスト膜１６を除去する前）に、金属ポスト１８ａの上部をＣＭＰなどによって研磨することにより金属ポスト１８ａをレベリングして高さばらつきを低減するようにしてもよい。この場合、仮基板１０には半導体素子が形成されていないので、半導体素子にダメージを与えるおそれはない。

さらに、図２（ｃ）に示すように、貫通電極が形成される正規の基板として、貫通孔２０ｘが形成された半導体基板２０（厚みが例えば２００μｍ以下のシリコンウェハやシリコンチップなど）を用意し、その半導体基板２０を熱酸化することにより、半導体基板２０の両面及び貫通孔２０ｘの内面にシリコン酸化層よりなる絶縁層２２を形成する。半導体基板２０の貫通孔２０ｘは、半導体基板２０上に開口部が設けられたレジスト膜をマスクにしたドライエッチング（ＲＩＥなど）により形成される。また、半導体基板２０の貫通孔２０ｘは、上記した仮基板１０上に形成された金属ポスト１８ａに対応する位置に形成される。半導体基板２０は、半導体素子などが形成された素子基板であってもよいし、あるいは、半導体素子が形成されていない単なる基板であってもよい。

そして、同じく図２（ｃ）に示すように、半導体基板２０の貫通孔２０ｘが仮基板１０上の金属ポスト１８ａに対応するように位置合わせした状態で、半導体基板２０を仮基板１０上に配置する。これにより、図２（ｄ）に示すように、半導体基板２０の貫通孔２０ｘに金属ポスト１８ａが挿入される。このとき、半導体基板２０の厚みは金属ポスト１８ａの高さよりも薄く設定されており、金属ポスト１８ａは半導体基板２０の上面から突出する突出部１８ｂをもった状態で半導体基板２０の貫通孔２０ｘに挿入される。

次いで、図３（ａ）に示すように、下型２４ｂの上に図２（ｄ）の構造体を配置し、上型２４ａでその構造体をプレス（加圧）することにより、半導体基板２０の上面から突出する金属ポスト１８ａの突出部１８ｂを潰す。これにより、図３（ｂ）に示すように、金属ポスト１８ａの突出部１８ｂが横方向に延びて上側接続部１８ｘが形成される。さらに、半導体基板２０の貫通孔２０ｘ内の金属ポスト１８ａが横方向に延びることで、貫通孔２０ｘと金属ポスト１８ａとの間の隙間が埋め込まれ、これによって金属ポスト１８ａが半導体基板２０の貫通孔２０ｘに固定される。

次いで、図３（ｃ）に示すように、１００〜２００℃の温度で熱処理することにより、剥離層１２とシード金属層１４との界面から剥離し、剥離層１２が貼着された仮基板１０が廃棄される。

その後に、図３（ｄ）に示すように、図３（ｃ）の構造体からシード金属層１４を選択的に除去する。シード金属層１４はウェットエッチング又は研磨によって除去される。

このようにして、仮基板１０上に形成された金属ポスト１８ａが、半導体基板２０の貫通孔２０ｘに設けられる貫通電極１８となり、貫通電極１８の下に下側接続部１８ｙが露出する。これにより、本実施形態の貫通電極付基板１が得られる。

なお、上記形態では、シード金属層１４を除去したが、シード金属層１４をフォトリソグラフィ及びエッチングによってパターニングすることにより、半導体基板２０の下面に貫通電極１８に接続される配線パターンを形成して下側接続部としてもよい。

以上説明したように、本実施形態の貫通電極付基板の製造方法では、まず、仮基板１０上に剥離層１２及びシード金属層１４が形成された後に、所要部に開口部１６ｘが設けられたレジスト膜１６がシード金属層１４上に形成される。次いで、シード金属層１４をめっき給電層に利用する電解めっきによりレジスト膜１６の開口部１６ｘに金属ポスト１８ａが形成され、その後にレジスト膜１６が除去される。

続いて、金属ポスト１８ａに対応する部分に貫通孔２０ｘが設けられ、全面が絶縁層２２で被覆された半導体基板２０を用意し、その半導体基板２０が仮基板１０上に配置されて、半導体基板２０の貫通孔２０ｘに金属ポスト１８ａが挿入される。その後に、半導体基板２０の上面から突出する金属ポスト１８ａの突出部１８ｂがプレスによって潰されて、上側接続部１８ｘが形成されると同時に、金属ポスト１８ａが半導体基板２０の貫通孔２０ｘに固定される。

さらに、剥離層１２とシード金属層１４との界面から剥離されて、剥離層１２が貼着された仮基板１０が廃棄された後に、シード金属層１４が除去される。これにより、金属ポスト１８ａの下面が露出し、金属ポスト１８ａが半導体基板２０を貫通する貫通電極１８となる。そして、貫通電極１８の上側及び下側がそれぞれ上側接続部１８ｘ及び下側接続部１８ｙとなる。このようにして、半導体基板２０の上下側を導通可能にする貫通電極１８が半導体基板２０の貫通孔２０ｘに形成される。複数の貫通電極１８は、半導体基板２０の両面及び貫通孔２０ｘの内面に形成された絶縁層２２によって電気的に絶縁される。

このように、本実施形態では、仮基板１０上に形成されたシード金属層１４をめっき給電層として利用して金属ポスト１８ａを電解めっきで形成することから、貫通電極１８が挿入される半導体基板２０上に熱処理を伴うＣＶＤでシード金属層を形成する必要がなく、半導体基板２０が室温に保たれるので、薄板の半導体基板２０に反りが発生するおそれがなくなる。しかも、半導体基板２０に半導体素子が形成されている場合であっても、半導体基板２０には熱処理が施されないので、半導体素子にダメージを与えるおそれもない。

さらに、図２（ｄ）の工程の後に、金属ポスト１８ａをレベリングして高さのばらつきを低減する場合であっても、仮基板１０には半導体素子は形成されていないので、半導体素子にダメージを与えるおそれもないし、各種のレベリング方法を採用することもできる。

また、レジスト膜１６の開口部１６ｘ内に電解めっきで金属ポスト１８ａを形成する工程は、比較的長い時間を要するが、仮基板１０上に予め金属ポスト１８ａを形成しておくことで、半導体基板２０に貫通電極１８を形成する手番を短縮させることができ、製品納期の短縮化を図ることができる。

図４には、本発明の第１実施形態の貫通電極付基板１を半導体チップと回路基板とを整合させるインターポーザに適用した例が示されている。

図４に示すように、回路基板３０では、樹脂基板３２にそれを貫通するビアポスト３８が設けられており、樹脂基板３２の上面に形成された配線パターン３４がビアスト３８を介して樹脂基板３０の下面側に形成された外部接続端子３６に接続されている。

そして、本実施形態の貫通電極付基板１の貫通電極１８の下側接続部１８ｙがバンプ４２ａを介して回路基板３０の配線パターン３４に接続されている。さらに、貫通電極付基板１の貫通電極１８の上側接続部１８ｘにバンプ４２ｂを介して半導体チップ４０が接続されている。

このようにして、本実施形態の貫通電極付基板１は、回路基板３０とそれに実装される半導体チップ４０（ＣＰＵなど）との間に配置され、半導体チップ４０の端子が回路基板３０の端子に整合又はグリッド変換されて電気的に接続される。

また、図５に示すように、本発明の貫通電極付基板は半導体素子などが形成された貫通電極付半導体素子基板１ａ（半導体チップなど）であってもよい。すなわち、上記した図４と同様な回路基板３０の上に、本実施形態の複数の貫通電極付半導体素子基板１ａが３次元的に積層されて実装され、各貫通電極１８がバンプ４２を介して相互接続された状態で、回路基板３０の配線パターン３４に接続される。さらに、複数の貫通電極付半導体素子基板１ａは封止樹脂４４によって封止されている。

このようにすることにより、複数の半導体素子基板間における配線長が短縮されて動作周波数の増大に対応できると共に、高密度実装化に対応するチップ積層タイプのモジュールを低コスト、高歩留りで製造することができるようになる。

（第２の実施の形態）
図６は本発明の第２実施形態の貫通電極付基板の製造方法を示す断面図である。第２実施形態では、本発明の貫通電極付基板をＭＥＭＳ(Micro-electro-mechanical-systems）デバイス用の実装基板（シリコンキャップ）に適用する形態を例示する。

第２実施形態の貫通電極付基板の製造方法は、図６（ａ）に示すように、まず、第１実施形態と同様な方法により、仮基板１０上に剥離層１２及びシード金属層１４を形成した後に、シード金属層１４上に立設する金属ポスト１８ａを形成する。その後に、図６（ｂ）に示すように、貫通孔２０ｘが設けられた半導体基板２０を用意し、半導体基板２０の両面及び貫通孔２０ｘの内面に絶縁層２２を形成する。第２実施形態では、半導体基板２０として、その中央主要部に凹部２０ｂが設けられることで周縁部に凸部２０ａが形成された構造のものが使用される。

次いで、同じく図６（ｂ）に示すように、半導体基板２０の凸部２０ａが設けられた面を上側にして、半導体基板２０の貫通孔２０ｘが仮基板１０上の金属ポスト１８ａに対応するように位置合わせした状態で、半導体基板２０を仮基板１０上に配置する。これにより、図６（ｃ）に示すように、仮基板１０上の金属ポスト１８ａが突出部１８ｂをもった状態で半導体基板２０の貫通孔２０に挿入される。

続いて、図７（ａ）に示すように、第１実施形態と同様に、上型２４ａ及び下型２４ｂによって図６（ｃ）の構造体を挟んでプレス（加圧）する。これにより、図７（ｂ）に示すように、半導体基板２０の上面から突出する金属ポスト１８ａの突出部１８ｂが潰されて、上側接続部１８ｘが形成されると同時に、金属ポスト１８ａが半導体基板２０の貫通孔２０ｘに固定される。

次いで、図７（ｃ）に示すように、第１実施形態と同様に、剥離層１２とシード金属層１４との界面から剥離することにより，剥離層１２が貼着された仮基板１０を廃棄する。その後に、半導体基板２０の下面のシード金属層１４をフォトリソグラフィ及びエッチングによりパターニングする。これによって、金属ポスト１８ａが貫通電極１８となり、その下に貫通電極１８に接続される下側接続部１８ｙが形成される。

以上により、第２実施形態に係る貫通電極付基板１ｂが得られる。

第２実施形態の貫通電極付基板１ｂは、図８に示すように、貫通電極１８の下側接続部１８ｙに外部接続端子５２が設けられる。そして、可動部５６を備えたMEMSデバイス５０（加速度センサ）が用意され、その可動部５６が貫通電極付基板１ａの凹部２０ｂに収容されるようにして、MEMSデバイス５０の接続部（不図示）が貫通電極１８の上側接続部１８ｘにバンプ５４を介して接続される。MEMSデバイス５０はマイクロマシーニング技術によって製造され、加速度センサの他に、圧力センサやスイッチなどがある。このようにして、MEMSデバイス５０の可動部５６が貫通電極付基板１ａの凹部２０ｂ（キャビティ）に収容されて実装される。

第２実施形態の貫通電極付基板の製造方法は、第１実施形態と同様な効果を奏すると共に、可動部を備えたMEMSデバイス用の実装基板（シリコンキャップ）を容易に製造することができる。

（その他の実施形態）
図９は本発明のその他の実施形態の貫通電極付基板の製造方法における金属ポストの形成方法を示す断面図である。

前述した第１及び第２実施形態では、仮基板１０上のシード金属層１４上に電解めっきにより金属ポスト１８ａを形成したが、図９に示すように、仮基板１０上のシード金属層１４上にワイヤボンディング法によってボールバンプ１９を形成してもよい。すなわち、ワイヤボンダのキャピラリから金などの金属線を所定長だけ出し、この金属線の先端部を放電により球状に丸め、その後キャピラリを下降して金属線の先端球状部をシード金属層１４に接触させ、加熱と超音波振動によりシード金属層１４に接合する。続いて、キャピラリを引き上げながら金属線をクランパで固定することで金属線を引きちぎる。これを複数回行うことにより、図９に示すようなボールバンプ１９が形成される。その後の工程は第１及び第２実施形態と同一であるので省略する。

図１は本発明の第１実施形態の貫通電極付基板の製造方法を示す断面図（その１）である。 図２は本発明の第１実施形態の貫通電極付基板の製造方法を示す断面図（その２）である。 図３は本発明の第１実施形態の貫通電極付基板の製造方法を示す断面図（その３）である。 図４は本発明の第１実施形態に係る貫通電極付基板をインターポーザに適用した例を示す断面図である。 図５は本発明の第１実施形態に係る貫通電極付基板を半導体デバイスに適用し、それを３次元的に積層して接続した例を示す断面図である。 図６は本発明の第２実施形態の貫通電極付基板の製造方法を示す断面図（その１）である。 図７は本発明の第２実施形態の貫通電極付基板の製造方法を示す断面図（その２）である。 図８は本発明の第２実施形態に係る貫通電極付基板をMEMSデバイスの実装基板に適用した例を示す断面図である。 図９は本発明のその他の実施形態の貫通電極付基板の製造方法における金属ポストの形成方法を示す断面図である。

符号の説明

１，１ａ，１ｂ…貫通電極付基板、１０…仮基板、１２…剥離層、１４…シード金属層、１６…レジスト膜、１６ｘ，２０ｘ…開口部、１８ａ…金属ポスト、１８…貫通電極、１８ｘ…上側接続部、１８ｙ…下側接続部、２０…半導体基板、２０ａ…凸部、２０ｂ…凹部、２２…絶縁層、２４ａ…上型、２４ｂ…下型、３０…回路基板、３２…樹脂基板、３６，５２…外部接続端子、３８…ビアポスト、３４…配線パターン、４０…半導体チップ、４２，４２ａ，４２ｂ，５４…バンプ、４４…封止樹脂、５０…MEMSデバイス、５６…可動部。

Claims (6)

1. 仮基板としての第１の半導体基板の上方に、該第１の半導体基板から剥離できる状態で金属ポストを形成する工程と、
   前記金属ポストに対応する位置に貫通孔が設けられた正規の基板としての第２の半導体基板を、前記第１の半導体基板の上に配置することにより、前記第２の半導体基板の貫通孔に前記第１の半導体基板上の前記金属ポストを挿入する工程であって、前記第２の半導体基板の両面及び前記貫通孔の内面に絶縁層が形成されており、かつ前記金属ポストは前記第２の半導体基板の上面から突出する突出部が設けられた状態で挿入され、
   前記突出部をプレスによって潰して前記貫通電極の上側接続部を形成すると共に、前記貫通電極を前記貫通孔に固定する工程と、
   前記第１の半導体基板を前記金属ポストから剥離することにより、前記第２の半導体基板を貫通する前記金属ポストからなる前記貫通電極を得る工程とを有することを特徴とする貫通電極付基板の製造方法。
2. 前記第１の半導体基板上には剥離層及びシード金属層が順に形成されており、
   前記金属ポストを形成する工程は、
   前記シード金属層をめっき給電層に利用した電解めっきにより所要部に前記金属ポストを形成する工程であり、
   前記貫通電極を得る工程は、
   前記前記第１の半導体基板を前記金属ポストから剥離する際に、前記剥離層と前記シード金属層との界面から剥離する工程と、
   前記シード金属層を除去するか、又は、前記シード金属層を前記貫通電極に接続されるようにパターニングする工程とを含むことを特徴とする請求項１に記載の貫通電極付基板の製造方法。
3. 前記第２の半導体基板は、中央主要部に凹部が設けられることで周縁部に凸部が設けられた構造を有し、かつ前記貫通孔は前記凹部が形成された領域に設けられており、
   前記第２の半導体基板の貫通孔に前記金属ポストを挿入する工程において、前記第２の半導体基板の前記凸部が設けられた面を上側にして、前記第２の半導体基板を前記第１の半導体基板上に配置することを特徴とする請求項１又は２に記載の貫通電極付基板の製造方法。
4. 前記第２の半導体基板には、半導体素子が形成されていることを特徴とする請求項１又は２に記載の貫通電極付基板の製造方法。
5. 前記第１の半導体基板上には剥離層とシード金属層とが形成されており、
   前記金属ポストを形成する工程は、
   ワイヤボンディング法によって前記シード金属層上にボールバンプを形成する工程であり、
   前記貫通電極を得る工程は、
   前記第１の半導体基板を前記金属ポストから剥離する際に、前記剥離層と前記シード金属層との界面から剥離する工程と、
   前記シード金属層を除去するか、又は前記シード金属層を前記貫通電極に接続されるようにパターニングする工程を含むことを特徴とする請求項１に記載の貫通電極付基板の製造方法。
6. 前記第１の半導体基板及び前記第２の半導体基板はシリコンからなり、前記シード金属層及び金属ポストは銅よりなることを特徴とする請求項２又は５に記載の貫通電極付基板の製造方法。

Images