TWI467735B - 多晶片堆疊封裝結構及其製法 - Google Patents

Description

多晶片堆疊封裝結構及其製法

本發明係有關於一種封裝結構及其製法，尤指一種在堆疊結構內層提供散熱途徑及增加整體結構剛性之多晶片堆疊封裝結構及其製法。

按，隨著科技的快速發展，各種新的產品不斷推陳出新，為了滿足消費著方便使用及攜帶容易之需求，現今各式電子產品無不朝向輕、薄、短、小發展。

而現今之電子產品除了要有輕、薄、短、小之特性外，亦希望電子產品能兼具高效能、低耗電、多功能等產品特性，故業界遂發展出於一封裝基板上接置複數半導體晶片，藉以增加電性功能，惟在單一封裝基板上接置複數半導體晶片，則因該封裝基板之使用面積有限，而限制接置半導體晶片之數量，且以平面接置半導體晶片之封裝結構無法有效縮小體積，難以達到薄小之目的；因而嗣後發展出將半導體晶片堆疊整合之封裝結構，其目前研究方向為將複數半導體晶片予以堆疊，而該經堆疊之半導體晶片之封裝結構則因傳輸路徑短，且經立體堆疊，故具有高效能、低耗電、多功能等特性，此外，相較傳統單一半導體晶片逐一接置於封裝基板上，是種半導體晶片之堆疊結構亦可大幅減少封裝基板之使用面積。

請參閱第1圖，係為習知多晶片堆疊封裝結構；如圖所示，係於一封裝基板10上以錫球110電性連接第一半導 體晶片11，且該第一半導體晶片11上疊置有第二半導體晶片12，又於該第二半導體晶片12上疊置一第三半導體晶片13，而該第二半導體晶片12及第三半導體晶片13係以打線方式之銲線14電性連接至該封裝基板10。

惟，該習知多晶片堆疊封裝結構為配合打線之電性連接方式，位於上方之第二半導體晶片12必須小於下方之第一半導體晶片11，且該第三半導體晶片13又必須小於下方之第二半導體晶片12，方能提供是種多晶片堆疊結構，並打線電性連接，但也限制了晶片之堆疊數量，導致電性功能有限，亦無法有效提昇電性傳輸效能。

而為提昇更高之電性功能及傳輸效能，且因應電子產品功能整合的趨勢，遂開發出將能垂直電性連接之具矽穿孔(Through-Silicon Via,TSV)技術(其中該些矽穿孔中填充有導電材料)，以將複數晶片進行多晶片垂直堆疊結構，以結合該堆疊結構於同一封裝基板上封裝體中，該封裝結構不僅以提高電性功能，亦可大幅提升電性傳輸效能，而能符合高階封裝之使用需求。

請參閱第2A圖，係為習知具矽穿孔之晶片堆疊封裝結構，如圖所示，係於一封裝基板20上以錫球210電性連接經堆疊之複數TSV晶片21，且於該最頂層之TSV晶片21上接置一般之半導體晶片22。

惟，該些堆疊之TSV晶片21，因該些TSV晶片21之作動頻率高，且位處中間位置之TSV晶片21，由於複數晶片堆疊後彼此的間隙狹小，故會發生熱逸散困難、散 熱效率不佳等問題，輕則發生該些TSV晶片21降頻運作，重則會導致該些TSV晶片21燒毀，使得終端產品損毀。

請參閱第2B圖，而為解決位處中間位置之TSV晶片21散熱不易的問題，係於最頂層之半導體晶片22裸露於外界環境之表面上黏貼一金屬散熱片23，以將位於中間位置之TSV晶片21所產生之熱經由堆疊TSV晶片21間之錫球210及矽穿孔中之導電材，逐一傳導至頂層的金屬散熱片23。

然而，該位處中間位置之TSV晶片21須經長距之傳導路徑始能將熱傳導至散熱片23，因而散熱效率不佳；其次接置於最頂層之半導體晶片22上之金屬散熱片23的面積不可超過該半導體晶片22之面積過多，否則易有黏接及應力方面等問題，容易導致該半導體晶片22碎裂。

因此，鑒於上述之問題，如何提供一種能使用於多晶片堆疊封裝結構中，且製作成本低廉、製作方式簡單、能大幅提升散熱效率、又不致傷害半導體晶片之散熱結構，實已成為目前亟欲解決之課題。

鑑於上述習知技術之種種缺失，本發明揭露一種具內層散熱之多晶片堆疊封裝結構，係包括：內層散熱板，係具有相對之第一表面及第二表面，且包括：金屬板體，係具有複數貫穿該金屬板體之穿孔；形成於該金屬板體之部份表面及該些穿孔中之孔壁上的氧化層，以外露該金屬板體之側面；以及由導電材料形成於各該穿孔中之氧化層上 的導電通孔；接置於該內層散熱板之第一表面上的第一晶片；以及接置於該內層散熱板之第二表面上的第二晶片。

又，所述之多晶片堆疊封裝結構中，該第二晶片係以其頂面接置於該內層散熱板上，且該多晶片堆疊封裝結構復可包括電路板，係接置在該第二晶片底面下。

於另一多晶片堆疊封裝結構中，該內層散熱板之平面尺寸大於該第一晶片之面積，使該第一晶片遮蔽部分該內層散熱板第一表面，且該多晶片堆疊封裝結構復可包括金屬罩，係設於該外露之該內層散熱板第一表面上，以遮蓋該第一晶片。又，該第二晶片係以其頂面接置於該內層散熱板上，且是種多晶片堆疊封裝結構復可包括電路板，係接置在該第二晶片底面下。再者，該多晶片堆疊封裝結構復可包括封裝膠體，係形成於該電路板上，並包覆該第二晶片。此外，是種多晶片堆疊封裝結構中，該內層散熱板，係包括：金屬板體，其平面尺寸大於該第一晶片之面積，且具有複數貫穿該金屬板體之穿孔；氧化層，係形成於該些穿孔中之孔壁上及部分金屬板體表面，俾該金屬罩接置於該外露之金屬板體上；以及導電通孔，係由導電材料形成於各該穿孔中之氧化層上。

前述之多晶片堆疊封裝結構，復可包括其他晶片，例如第三晶片，係接置並電性連接該第一晶片。

為得到前述之多晶片堆疊封裝結構，本發明復提供一種多晶片堆疊封裝結構之製法，係包括：提供一具有相對之第一表面及第二表面之內層散熱板，該內層散熱板具有 複數貫穿該第一表面及第二表面之導電通孔；以及於該內層散熱板之第一表面及第二表面上分別接置第一晶片及第二晶片，且各自電性連接至該些導電通孔。

所述製法中，該內層散熱板之製法，係包括：提供一金屬板體；形成複數貫穿該金屬板體之穿孔；於該金屬板體之部份表面及其穿孔中之孔壁上形成氧化層，以外露該金屬板體之側面；以及於該穿孔中填充導電材料以形成該導電通孔，俾得到具有複數貫穿該第一表面及第二表面之導電通孔的該內層散熱板。該導電通孔之製法，係包括：於該氧化層上形成金屬層，且該金屬層填入該些穿孔；以及移除該氧化層表面及該些穿孔之孔端上的金屬層，以令各該穿孔中之金屬層外露於該氧化層表面，而成為該些導電通孔。

又該製法中，該第二晶片係以其頂面接置於該內層散熱板上，且復可包括將其上疊接有該內層散熱板及第一晶片之該第二晶片底面接置於電路板上。

於另一多晶片堆疊封裝結構之製法，其中，該內層散熱板之平面尺寸大於該第一晶片之面積，使該第一晶片遮蔽部分該內層散熱板第一表面，且復包括在接置該第一晶片後和接置該第二晶片之前，於該外露之該內層散熱板第一表面上設置金屬罩，以遮蓋該第一晶片，其中，該第二晶片係以其頂面接置於該內層散熱板上，且復可包括將其上疊接有該內層散熱板、第一晶片及金屬罩之該第二晶片底面接置於電路板上。此外，復可包括於該電路板上形成 包覆該第二晶片之封裝膠體。

在內層散熱板之平面尺寸大於該第一晶片之面積的態樣中，該內層散熱板之製法，係包括：提供一金屬板體；形成複數貫穿該金屬板體之穿孔；於該金屬板體之部分表面及其穿孔中之孔壁上形成氧化層，俾使外露之金屬板體表面供該金屬罩接置於其上；以及於該穿孔中填充導電材料以形成該導電通孔，其中，該導電通孔之製法，係包括：於該氧化層上形成金屬層，且該金屬層填入該些穿孔；以及移除該氧化層表面及該些穿孔之孔端上的金屬層，以令各該穿孔中之金屬層外露於該氧化層表面，而成為該些導電通孔。

由上可知，本發明之多晶片堆疊封裝結構及其製法，係提供一具有相對之兩表面及複數貫穿之導電通孔的內層散熱板，於該內層散熱板之兩表面上分別接置至少一晶片，且各該晶片電性連接至該些導電通孔，俾於該些堆疊之晶片中夾設該內層散熱板，以藉由該內層散熱板提供位處中間位置之晶片的快速散熱途徑，以免除夾設於中間層之晶片逐層傳熱，導致散熱不佳之缺失；此外，本發明係以具有氧化層之金屬板體作為散熱板，亦可提供該多晶片堆疊封裝結構之整體結構剛性提升，以避免多晶片堆疊封裝結構之壓損可能性。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地 瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“頂面”、“底面”“一”、“上”及“下”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第一實施例

請參閱第3A至3G圖，係為本發明所揭露之多晶片堆疊封裝結構之製法。

首先，請參閱第3A至3E圖，係揭示如何提供一具有相對之第一表面3a及第二表面3b與側面3c之內層散熱板3(第3E圖)，且該內層散熱板3具有複數貫穿該第一表面3a及第二表面3b之導電通孔31。

如第3A圖所示，首先，提供一例如為鋁之金屬板體30。

如第3B圖所示，對該金屬板體30以機械鑽孔或雷射鑽孔形成複數貫穿該金屬板體30之穿孔300。

如第3C圖所示，之後，於該金屬板體30之部份表面 及其穿孔300中之孔壁上形成氧化層301，以外露該金屬板體30之側面3c，該氧化層301之材質為氧化鋁。

接著，根據第3D及3E圖之方法於該穿孔300中填充導電材料以作為導電通孔31。如第3D圖所示，於該氧化層301上形成例如為銅之金屬層302，且該金屬層302填入該些穿孔300。

如第3E圖所示，然後，以研磨方式移除該氧化層301表面及該些穿孔300之孔端上的金屬層302，以令各該穿孔300中之金屬層302外露於該氧化層301表面，而成為一具有相對之第一表面3a及第二表面3b之內層散熱板3，且該內層散熱板3並具有複數貫穿該第一表面3a及第二表面3b之導電通孔31。

接著，如第3F圖所示，於該內層散熱板3之第一表面3a及第二表面3b上分別接置第一晶片32a及第二晶片32b(其中該第一及第二晶片32a,32b可為具有TSV設計之晶片，或上下表面皆設有線路之晶片)，且各自電性連接至該些導電通孔31。具體而言，該第一晶片32a及第二晶片32b皆以接置金屬凸塊方式，例如透過錫球34電性連接該內層散熱板3之導電通孔31。通常，接置在內層散熱板3之第一表面3a及第二表面3b上的晶片之兩晶片表面上具有相對應之電極墊321，例如，第一晶片32a之底面具有電極墊321，以電性連接該內層散熱板3之導電通孔31；第二晶片32b之頂面具有電極墊321，以電性連接該內層散熱板3之導電通孔31，至於第一晶片32a頂面的電極墊 321和第二晶片32b底面的電極墊321則可接置並電性連接其他電子元件，例如電路板或晶片等。而該內層散熱板3則可於多晶片堆疊結構內層提供快速散熱途徑，以避免夾設於中間層之晶片逐層傳熱，導致散熱不佳之缺失；此外，本發明係以具有氧化層之金屬板體作為散熱板，亦可提供該多晶片堆疊封裝結構之整體結構剛性提升，以避免多晶片堆疊封裝結構之壓損可能性。是以，該表面上復可接置多個晶片，例如第三晶片32c，係接置並電性連接該第一晶片32a。

如第3G圖所示，該第二晶片32b係以其頂面接置於該內層散熱板3上，且復可包括將其上疊接有該內層散熱板3及第一晶片32a之該第二晶片32b底面透過錫球34接置於電路板33上，其中，該電路板33可為主機板或封裝基板。

根據前述之製法，本發明復提供一種具內層散熱之多晶片堆疊封裝結構，係包括：內層散熱板3，係具有相對相對之第一表面3a及第二表面3b，並具有複數貫穿該第一表面3a及第二表面3b之導電通孔31；第一晶片32a，係接置於該內層散熱板3之第一表面3a上；以及第二晶片32b，係接置於該內層散熱板3之第二表面3b上。

所述之內層散熱板3，係包括：材料係例如鋁之金屬板體30，係具有複數貫穿該金屬板體30之穿孔300；材料係例如氧化鋁之氧化層301，係形成於該金屬板體30之部份表面及該些穿孔300中之孔壁上，以外露該金屬板體30 之側面3c；以及導電通孔31，係由材料係例如銅之導電材料填充於各該穿孔300中之氧化層301上。

此外，該第一晶片32a及第二晶片32b皆以接置金屬凸塊方式電性連接該內層散熱板3之導電通孔31。例如，該第二晶片32b係以其頂面接置於該內層散熱板3上，且該多晶片堆疊封裝結構復可包括電路板33，係接置在該第二晶片32b底面下。又，該多晶片堆疊封裝結構復可包括第三晶片32c，係接置並電性連接該第一晶片32a。

第二實施例

請參閱第4A至4I圖，係為本發明所揭露之又一種多晶片堆疊封裝結構之製法，與第一實施例之不同處在於該內層散熱板之一表面上覆蓋一金屬罩，且該內層散熱板之平面尺寸大於該第一晶片之面積。

請參閱第4A至4E圖，係該內層散熱板之製法示意圖。如第4A圖所示，首先，提供一金屬板體30，並形成複數貫穿該金屬板體30之穿孔300。

接著，如第4B圖所示，於該金屬板體30之部分表面及其穿孔300中之孔壁上形成氧化層301，俾使外露之金屬板體30表面供該金屬罩接置於該金屬板體30上。舉例而言，係於該金屬板體30之兩相對表面30a,30b上之周圍分別形成阻層40，且該阻層40中形成有開口400，以令該金屬板體30之部份表面及該些穿孔300外露於該開口400。之後於該開口400中之部份金屬板體30及該些穿孔300中之孔壁上形成氧化層301。

請參閱第4C至4E圖，係於該穿孔300中形成導電材料以作為該導電通孔31。如第4C圖所示，於該氧化層301上形成金屬層302，且該金屬層302填入該些穿孔300。

如第4D圖所示，移除該阻層40，而外露出該金屬板體30之四周圍表面。

如第4E圖所示，移除該氧化層301表面及穿孔300之孔端上的金屬層302，以令各該穿孔300中之金屬層302外露於該氧化層301表面，而成為該具有相對之第一表面3a及第二表面3b之內層散熱板3，且具有該些貫穿該第一表面3a及第二表面3b之導電通孔31。

如第4F圖所示，於該內層散熱板3之第一表面3a上接置第一晶片41a，該第一晶片41a之相對兩晶片表面上具有電極墊411，以令第一晶片41a之電極墊411透過錫球44電性連接至該些導電通孔31。

如第4G圖所示，於外露出第一晶片41a遮蔽範圍之該內層散熱板3之第一表面3a的金屬板體30上設置金屬罩43，以令該金屬罩43結合於該金屬板體30上，且該金屬罩43遮蓋該第一穿孔晶片41a。此外，在設置金屬罩43之前第一晶片41a上復可接置多個晶片，例如第三晶片41c，係接置並電性連接該第一晶片41a。

如第4H圖所示，反轉該內層散熱板3，令該第二表面3b朝上，以於該內層散熱板3之第二表面3b上接置第二晶片41b，其係如前述實施例之方式使該第二晶片41b係以其頂面接置於該內層散熱板3上。

如第4I圖所示，將第二晶片41b上疊接有該內層散熱板3、第一晶片41a及金屬罩43之該第二晶片41b底面接置於電路板33上。此外，復包括於該電路板33上形成包覆該第二晶片41b之封裝膠體45，該封裝膠體45可與內層散熱板3邊緣及/或電路板33邊緣齊平。

根據本實施例之製法，本發明復提供一種具內層散熱之多晶片堆疊封裝結構，其係與第一實施例之封裝結構大致相同，其差異在於該內層散熱板3之平面尺寸大於該第一晶片41a之面積，使該第一晶片41a遮蔽部分該內層散熱板3第一表面3a，且該多晶片堆疊封裝結構復包括金屬罩43，係設於該外露之該內層散熱板3第一表面3a上，以遮蓋該第一晶片41a。

所述之內層散熱板，係包括：金屬板體30，其平面尺寸大於該第一晶片41a之面積，且具有複數貫穿該金屬板體30之穿孔300；氧化層301，係形成於該些穿孔300中之孔壁上及部分金屬板體30表面，俾該金屬罩43接置於該外露之金屬板體30上；以及導電通孔31，係由導電材料填充於各該穿孔300中之氧化層301上。

同樣地，該第二晶片41b係以其頂面接置於該內層散熱板3上，且該多晶片堆疊封裝結構復可包括電路板33，係接置在該第二晶片41b底面下。此外，復可包括第三晶片41c，係接置並電性連接該第一晶片41a；以及封裝膠體45，係形成於該電路板33上，並包覆該第二晶片41b。

本發明之多晶片堆疊封裝結構及其製法，係提供一具 有相對之兩表面及複數貫穿之導電通孔的內層散熱板，於該內層散熱板之兩表面上分別接置至少一晶片，且各該晶片電性連接至該些導電通孔，俾於該些堆疊之晶片中夾設該內層散熱板，以藉由該內層散熱板提供位處中間位置之晶片的快速散熱途徑，以免除夾設於中間層之晶片逐層傳熱，導致散熱不佳之缺失；此外，本發明係以具有氧化層之金屬板體作為散熱板，亦可提供該多晶片堆疊封裝結構之整體結構剛性提升，以避免多晶片堆疊封裝結構之壓損可能性。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10‧‧‧封裝基板

11‧‧‧第一半導體晶片

110‧‧‧錫球

12‧‧‧第二半導體晶片

13‧‧‧第三半導體晶片

14‧‧‧銲線

20‧‧‧封裝基板

210‧‧‧錫球

21‧‧‧TSV晶片

22‧‧‧半導體晶片

23‧‧‧金屬散熱片

3‧‧‧內層散熱板

3a‧‧‧第一表面

3b‧‧‧第二表面

30‧‧‧金屬板體

30a‧‧‧表面

30b‧‧‧表面

300‧‧‧穿孔

301‧‧‧氧化層

302‧‧‧金屬層

31‧‧‧導電通孔

32a‧‧‧第一晶片

32b‧‧‧第二晶片

321‧‧‧電極墊

32c‧‧‧第三晶片

33‧‧‧電路板

34‧‧‧錫球

40‧‧‧阻層

400‧‧‧開口

41a‧‧‧第一晶片

41b‧‧‧第二晶片

411‧‧‧電極墊

41c‧‧‧第三晶片

43‧‧‧金屬罩

44‧‧‧錫球

45‧‧‧封裝膠體

3c‧‧‧側面

第1圖係為習知多晶片堆疊封裝結構的剖視示意圖；第2A及2B圖係為習知具矽穿孔之晶片堆疊封裝結構的剖視示意圖；其中，該第2B圖係具有金屬散熱片之另一實施態樣；第3A至3G圖係為本發明多晶片堆疊封裝結構之第一實施例的製法剖視示意圖；以及第4A至4I圖係為本發明多晶片堆疊封裝結構之第二實施例的製法剖視示意圖。

3‧‧‧內層散熱板

3a‧‧‧第一表面

3b‧‧‧第二表面

30‧‧‧金屬板體

300‧‧‧穿孔

301‧‧‧氧化層

31‧‧‧導電通孔

32a‧‧‧第一晶片

32b‧‧‧第二晶片

32c‧‧‧第三晶片

321‧‧‧電極墊

33‧‧‧電路板

34‧‧‧錫球

Claims (18)

1. 一種多晶片堆疊封裝結構，係包括：內層散熱板，係具有相對之第一表面及第二表面，且包括：金屬板體，係具有複數貫穿該金屬板體之穿孔；氧化層，係形成於該金屬板體之部份表面及該些穿孔中之孔壁上，以外露該金屬板體之側面；以及導電通孔，係由導電材料形成於各該穿孔中之氧化層上；第一晶片，係接置於該內層散熱板之第一表面上；以及第二晶片，係接置於該內層散熱板之第二表面上。
2. 如申請專利範圍第1項所述之多晶片堆疊封裝結構，其中，該第二晶片係以其頂面接置於該內層散熱板上，且該多晶片堆疊封裝結構復包括電路板，係接置在該第二晶片底面下。
3. 如申請專利範圍第1項所述之多晶片堆疊封裝結構，其中，其中，該第一晶片及第二晶片皆以接置金屬凸塊方式電性連接該內層散熱板之導電通孔。
4. 如申請專利範圍第1項所述之多晶片堆疊封裝結構，其中，該內層散熱板之平面尺寸大於該第一晶片之面積，使該第一晶片遮蔽部分該內層散熱板第一表面，且該多晶片堆疊封裝結構復包括金屬罩，係設於外露之該內層散熱板第一表面上，以遮蓋該第一晶片。
5. 如申請專利範圍第4項所述之多晶片堆疊封裝結構，其中，該第二晶片係以其頂面接置於該內層散熱板上，且 該多晶片堆疊封裝結構復包括電路板，係接置在該第二晶片底面下。
6. 如申請專利範圍第5項所述之多晶片堆疊封裝結構，復包括封裝膠體，係形成於該電路板上，並包覆該第二晶片。
7. 如申請專利範圍第1項所述之多晶片堆疊封裝結構，其中，該金屬板體之材料為鋁；該氧化層之材料為氧化鋁。
8. 如申請專利範圍第1或4項所述之多晶片堆疊封裝結構，復包括第三晶片，係接置並電性連接該第一晶片。
9. 一種多晶片堆疊封裝結構之製法，係包括：提供一具有相對之第一表面及第二表面之內層散熱板，其中，該內層散熱板之製法，係包括：在一金屬板體上形成貫穿其上下表面之複數穿孔；於該金屬板體之部份表面及其穿孔中之孔壁上形成氧化層，以外露該金屬板體之側面；以及於該穿孔中填充導電材料以形成該導電通孔，俾得到具有複數貫穿該第一表面及第二表面之導電通孔的該內層散熱板；以及於該內層散熱板之第一表面及第二表面上分別接置第一晶片及第二晶片，且各自電性連接至該些導電通孔。
10. 如申請專利範圍第9項所述之多晶片堆疊封裝結構之製法，其中，該導電通孔之製法，係包括：於該氧化層上形成金屬層，且該金屬層填入該些穿孔；以及 移除該氧化層表面及該些穿孔之孔端上的金屬層，以令各該穿孔中之金屬層外露於該氧化層表面，而成為該些導電通孔。
11. 如申請專利範圍第9項所述之多晶片堆疊封裝結構之製法，其中，該第二晶片係以其頂面接置於該內層散熱板上，且復包括將其上疊接有該內層散熱板及第一晶片之該第二晶片底面接置於電路板上。
12. 如申請專利範圍第9項所述之多晶片堆疊封裝結構之製法，其中，該第一晶片及第二晶片皆以接置金屬凸塊方式電性連接該內層散熱板之導電通孔。
13. 如申請專利範圍第9項所述之多晶片堆疊封裝結構之製法，其中，該內層散熱板之平面尺寸大於該第一晶片之面積，使該第一晶片遮蔽部分該內層散熱板第一表面，且復包括在接置該第一晶片後和接置該第二晶片之前，於外露之該內層散熱板第一表面上設置金屬罩，以遮蓋該第一晶片。
14. 如申請專利範圍第13項所述之多晶片堆疊封裝結構之製法，其中，該第二晶片係以其頂面接置於該內層散熱板上，且復包括將其上疊接有該內層散熱板、第一晶片及金屬罩之該第二晶片底面接置於電路板上。
15. 如申請專利範圍第14項所述之多晶片堆疊封裝結構之製法，復包括於該電路板上形成包覆該第二晶片之封裝膠體。
16. 如申請專利範圍第13項所述之多晶片堆疊封裝結構之 製法，其中，該內層散熱板之製法中，該氧化層係形成於該金屬板體之部分表面及其穿孔中之孔壁上，俾使外露之金屬板體表面供該金屬罩接置於其上。
17. 如申請專利範圍第16項所述之多晶片堆疊封裝結構之製法，其中，該導電通孔之製法，係包括：於該氧化層上形成金屬層，且該金屬層填入該些穿孔；以及移除該氧化層表面及該些穿孔之孔端上的金屬層，以令各該穿孔中之金屬層外露於該氧化層表面，而成為該些導電通孔。
18. 如申請專利範圍第9項所述之多晶片堆疊封裝結構之製法，其中，該金屬板體之材料為鋁；該氧化層之材料為氧化鋁。