TW201408148A

TW201408148A - 嵌埋電子元件之基板結構及其製法

Info

Publication number: TW201408148A
Application number: TW101128296A
Authority: TW
Inventors: Toau-Tzu Wang; Chih-Kui Yang; I-Ta Tsai
Original assignee: Unimicron Technology Corp
Priority date: 2012-08-06
Filing date: 2012-08-06
Publication date: 2014-02-16

Abstract

一種嵌埋電子元件之基板結構及其製法，該方法包括於具有貫孔之基板上貼合第一絕緣層以遮蓋住該貫孔，接著將兩端具有電極墊之電子元件設置於該貫孔中之第一絕緣層上，再於該電子元件與貫孔之間的間隙中形成第二絕緣層，接著於該電子元件、第二絕緣層和基板上形成接合層，以使該電子元件位於該接合層與第一絕緣層之間，並於該接合層上形成該第三絕緣層，最後壓合該第一絕緣層與第三絕緣層，俾將電子元件固定於該貫孔中。

Description

嵌埋電子元件之基板結構及其製法

　　本發明係有關一種基板結構及其製法，詳而言之，係有關於一種嵌埋電子元件之基板結構及其製法。

　　隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(Integration)以及微型化(Miniaturization)的封裝要求，提供多數主被動元件及線路連接之電路板(Circuit board)亦逐漸由單層板演變成多層板(Multi-layer bord)，俾於有限的空間下，藉由層間連接技術(Interlayer connection)擴大電路板上可利用的電路面積而配合高電子密度之集體電路(Integrated circuit)需求。

　　惟，因電路板的導電線路層數以及元件密度提高，配合高度積集化(Integration)半導體晶片運作產生的熱量亦會大幅增加，這些熱量若不及時排除，將導致半導體封裝件過熱而嚴重威脅晶片壽命。目前，球柵陣列式(BGA)結構在更高腳數(1500pin)以上及高頻應用上已無法符合電性及散熱性的需求。覆晶之球柵陣列式(FCBGA)結構則可以使用於更高腳數及更高頻之產品，但若是多晶片覆晶封裝其整體之封裝成本高，且在技術上仍有許多限制，尤其晶片置於外表面佔據空間不易縮小尺寸到較輕薄短小及高功能之目的。

　　為此，提出一種新的解決方法，即是將半導體晶片直接埋入基板。如第1圖所示，係為習知的半導體晶片埋入基板結構之封裝件之剖面示意圖，該封裝件係包括承載板10，且該承載板10之表面100形成有至少一開口100a；至少一半導體晶片11，係接置於該承載板10上且收納於該開口100a中，且該半導體晶片11上形成有多數電極墊110；線路增層結構12係形成於該承載板10上，且該線路增層結構12係藉由複數導電盲孔120電性連接至該半導體晶片11上之電極墊110。

　　於第1圖中，該半導體晶片11係具有主動面11a及與該主動面相對之非主動面11b，且該主動面11a上形成有多數電極墊110，該非主動面11b係透過黏著材料13接置於該承載板開口100a中。該線路增層結構12係包括至少一介電層121，與形成於該介電層121上之線路層122，以及形成於該介電層121中並電性連接該線路層122之導電盲孔120，且該等多數個導電盲孔120得以電性連接至收納於該承載板開口100a中之半導體晶片11的電極墊110。而在該線路增層結構12之最外表面之線路層上則形成有多數電性連接端123，且該最外層線路層上係形成有一係如防焊層之絕緣保護層124，該絕緣保護層124係具有多數開口以外露出該電性連接端123，用以提供植置導電元件，例如為焊球(Solder ball)125，俾供收納於該承載板10中之該半導體晶片11得以透過其表面之電極墊110、線路增層結構12以及焊球125電性導接至外部元件。

　　上述結構雖然提高了晶片的封裝密度及電性功能，但半導體晶片11透過黏著材料13接置於該承載板10開口100a中，由於在半導體晶片11與承載板10之間的間隙之填膠程序難以控制，容易於半導體晶片11之邊緣產生空區，導致後續加熱製程時會產生爆米花(pop corn)現象，造成整體構裝結構品質不穩定。

　　鑒於上述習知技術之缺失，本發明之主要目的在於提供一種嵌埋電子元件之基板結構及其製法，以避免電子元件與承載板之間的間隙中產生空區。

　　為達上述及其他目的，本發明提供一種嵌埋電子元件之基板結構之製法，係包括以下步驟：於具有貫孔之基板上貼合第一絕緣層，以遮蓋住該貫孔；將至少一電子元件設置於該貫孔中之該第一絕緣層上，且該電子元件與貫孔之間具有間隙，其中，該電子元件的兩端具有電極墊；於該間隙中形成第二絕緣層；於該電子元件、第二絕緣層和基板上形成接合層，俾使該電子元件位於該接合層與第一絕緣層之間；於該接合層上形成該第三絕緣層；以及壓合該第一絕緣層與第三絕緣層，以使該第一絕緣層完全充填於該間隙中。

　　其次，所述之嵌埋電子元件之基板結構之製法可復包括：於該第三絕緣層和接合層中形成穿孔以外露該電子元件的電極墊；及於該第三絕緣層上形成線路層以及於該穿孔中形成導電盲孔，以使該線路層藉該導電盲孔電性連接該電子元件的電極墊。

　　此外，所述之該第一絕緣層、第二絕緣層和第三絕緣層24之材料係可相同，其中，該接合層係可為膠片。

　　經前述製法，本發明之嵌埋電子元件之基板結構係包括：第一絕緣層；基板，係設置於該第一絕緣層上，且該基板具有貫通之貫孔；至少一電子元件，係設置於該貫孔中之該第一絕緣層上，且該電子元件與貫孔之間具有間隙；第二絕緣層，係形成於該間隙中；接合層，係形成於該電子元件、第二絕緣層和基板上，俾使該電子元件位於該接合層與第一絕緣層之間；以及第三絕緣層，係設置於該接合層上。

　　另外，本發明之嵌埋電子元件之基板結構之貫孔端部之接合層與該第二絕緣層和第三絕緣層之間分別具有第一接觸面以及第二接觸面，且該第一接觸面及第二接觸面係朝該第一絕緣層方向凹陷。

　　相較於習知技術，本發明之嵌埋電子元件之基板結構及其製法，係利用第三絕緣層與第一絕緣層壓合形成於電子元件與承載板之間的間隙之第二絕緣層，使得第二絕緣層可完全填充於該間隙中，以將電子元件牢固於承載板的貫孔中，故可提高基板良率、提高產量，得到良好的結構及品質。

　　以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。　
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「第一」、「第二」、「第三」及「上」等之用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本創作可實施之範疇。
　　
　請參閱第2A至第2I圖，將詳細說明本發明之嵌埋電子元件之基板結構之製法之一實施例之剖面示意圖。此處須注意的一點是，該些圖式均為簡化之示意圖，其僅以示意方式說明本發明之基本架構，因此其僅顯示與本發明有關之構成，且所顯示之構成並非以實際實施時之數目、形狀、及尺寸比例繪製，其實際實施時之數目、形狀及尺寸比例為一種選擇性之設計，且其構成佈局形態可能更為複雜。
　　請參閱第2A圖，提供具有貫孔200之基板20。該基板20可為絕緣核心板、金屬板、具有線路之電路板其中之一者，且該基板20之厚度可視需要而定。
　　請參閱第2B圖，於具有貫孔200之基板20上貼合第一絕緣層21，以遮蓋住該貫孔200。該第一絕緣層21可為預浸材(prepeg)或薄膜狀(film)材料，例如環氧樹脂(epoxy resin)、聚乙醯胺(polyimide)、LCP、雙順丁烯二酸醯亞胺／三氮阱(BT,Bismaleimide triazine)、ABF(Ajinomoto Build-up Film)、聚苯醚(PPE)、聚四氟乙烯(PTFE)、苯丙環丁稀(BCB,benzoncylobutene)等。
　　請參閱第2C圖，將至少一電子元件3設置於該貫孔200中之該第一絕緣層21上，且該電子元件3與貫孔200之間具有間隙201，其中，該電子元件3的兩端具有電極墊30。或者，可藉由一黏著劑(未圖示)將至少一電子元件3之非主動面接置於該第一絕緣層21上且容納於該基板20之貫孔200中，而與基板20之間具有間隙201。該電子元件3包括主動元件、被動元件或半導體晶片等。
　　請參閱第2D圖，於該間隙201中形成第二絕緣層22，該第二絕緣層22和第一絕緣層21可為相同或不同材料製成。由第2D圖可知，在尚未執行壓合程序之前，該第二絕緣層22往往無法完全填充於該間隙中而產生一些空區220，一般而言，空區220大約佔貫孔200的空間的10%((亦即，貫孔200的空間-電子元件3體積)/貫孔200的空間)。
　　請參閱第2E圖，於該電子元件3、第二絕緣層22和基板20上形成接合層23，俾使該電子元件3位於該接合層23與第一絕緣層21之間。該接合層23和第一絕緣層21可為相同或不同材料製成，可例如為膠片。具體而言，接合層可使用與聚丙烯（Polypropylene, PP）及基板20(epoxy)相同膠系的純膠片(bonding sheet)，且該接合層23之厚度可視需要而定，常用之厚度為12μm、25μm或50μm等。
　　請參閱第2F圖，於該接合層23上形成該第三絕緣層24，該第三絕緣層24和第一絕緣層21及第二絕緣層22可為相同或不同材料製成。
　　請參閱第2G圖，壓合該第一絕緣層21與第三絕緣層24。如第2G圖所示，執行壓合後，該貫孔200端部之接合層23與第二絕緣層22之間的第一接觸面231、該貫孔200端部之接合層23與第三絕緣層24之間的第二接觸面232係朝該第一絕緣層21方向凹陷，藉此使第二絕緣層22完全充填入該基板20與電子元件3之間的間隙，使該間隙中不會產生如第2F圖所示之空區220。
　　另請參閱第2H至2I圖，本發明之嵌埋電子元件之基板結構之製法還可包括以下步驟。
　　請參閱第2H圖，於該第三絕緣層24和接合層23中形成穿孔250以外露該電子元件3的電極墊30。
　　請參閱第2I圖，於該第三絕緣層24上形成線路層25以及於該穿孔250中形成導電盲孔251，以使該線路層25藉該導電盲孔251電性連接該電子元件3的電極墊30。
　　根據前述之製法，本發明提供一種嵌埋電子元件之基板結構，如第2G圖所示，包括：第一絕緣層21；基板20，係設置於該第一絕緣層21上，且該基板20具有貫通之貫孔200；至少一電子元件3，係設置於該貫孔200中之該第一絕緣層21上，且該電子元件3與貫孔200之間具有間隙；第二絕緣層22，係形成於該間隙中；接合層23，係形成於該電子元件3、第二絕緣層22和基板20上，俾使該電子元件3位於該接合層23與第一絕緣層21之間；以及第三絕緣層24，係設置於該接合層23上。
　　此外，該貫孔200端部之接合層23與該第二絕緣層22和第三絕緣層24之間分別具有第一接觸面231以及第二接觸面232，且該第一接觸面231及第二接觸面232係朝該第一絕緣層21方向凹陷。
　　再者，嵌埋電子元件之基板結構可復包括形成於該第三絕緣層24上之線路層25以及貫穿該接合層23和該第三絕緣層24之導電盲孔251，其中，該線路層25藉該導電盲孔251電性連接該電子元件3的電極墊30。
　　綜上所述，本發明之嵌埋電子元件之基板結構及其製法，係利用接合層接合第三絕緣層與貼合有第一絕緣層之承載件並壓合該第三絕緣層與第一絕緣層，藉此可避免第二絕緣層未完全充填於電子元件與基板貫孔之間的間隙，故該間隙中不會產生空區，因此，本案之嵌埋電子元件之基板結構及其製法能提高電子元件的封裝密度及電性功能，並可確保第二絕緣層完全充填於電子元件與基板貫孔之間的間隙，進而增加基板結構的品質良率。
　　上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

　　

10．．．承載板

100．．．表面

100a．．．開口

11．．．半導體晶片

110．．．電極墊

11a．．．主動面

11b．．．非主動面

12．．．線路增層結構

120．．．導電盲孔

121．．．介電層

122．．．線路層

123．．．電性連接端

124．．．絕緣保護層

125．．．焊球

13．．．黏著材料

20．．．基板

200．．．貫孔

201．．．間隙

21．．．第一絕緣層

22．．．第二絕緣層

220．．．空區

23．．．接合層

231．．．第一接觸面

232．．．第二接觸面

24．．．第三絕緣層

3．．．電子元件

30．．．電極墊

25．．．線路層

250．．．穿孔

251．．．導電盲孔

　　第1圖為習知嵌埋半導體晶片之基板結構之剖面圖；以及

　　第2A至2I圖為本發明之嵌埋電子元件之基板結構之製法剖面示意圖。