TWI334211B - Package substrate structure and manufacturing method thereof - Google Patents

Description

1334211 九、發明說明： .· 【發明所屬之技術之領域】 本發明係有關於一種封裝基板結構及其製法，尤指一 種線路層具有大面積導體區塊之封裝基板結構及其製法。 【先前技術】 在封裝基板製造業界，低成本、高可靠度及高佈線密 度一直是所追求之目標；為達目標，於是發展出一種多層 封裝基板’係在一核心基板（core substrate)表面上形成介電 馨層及線路層’並於該介電層巾形成導電盲孔（___ _ holes)以提供線路層之間的電性連接。 而在該多層封蓑基板中之線路層除了一般線路外，亦 包含有提供與電源連接或接地之 a W之用途的大面積導體區塊， 該夕層：裝基板之製法如第！八至1?圖所示。 如弟1A圖所示，俾描极 . 電性連接端102，1G2,之承载層H置複數線路1〇1及 板及多層封裝基板的介上二’：載層10係為核心 如第1B圖所示，接著，於哕 電性連接端陶⑽表面形成=層1G、線路】〇1及 形成藉备M . ;丨電層11，且該介電層11 沁成複數第一盲孔110，110， I电層11 之表面。 路該電性連接端1〇2,102, 如第1C圖所示，於該介電 如第圖所示，於該導電形成-導如3。 且於該阻層14中形成複數小9表㈣成1且層14’ 口區140·以分別顯露部 貝幵口區丨4〇及一大面積開 包層11及電性連接端102 102, 110279 5 表面之導電層13。 ' \ E圖所不，藉由該導電層13作為電鍍之電流傳 11_，巾’係包括形成於該些第一盲孔 區刚，ho,中之第-Γ1，151’，以及形成於阻層開口 — 、’、欠路152與大面積之導體區塊152,。 如第1F及1]7，園6匕- Q所不，移除該阻層14及導電層13以 顯路弟一線路152及導體區塊152,。 宓产;隹；：大面積導體區塊152,於電鍍形成時，因其電流 =厂'面積之第—線路152為*，以致 厚度不足，與第-線路152之間有— ^e，甚 ^ 陷1 53，如此卽；土士、分_ 在王座生凹 導致進弟一線路層15之整面厚度不均勻， 厚度分佈不均造成下描思。士亡 丫層 品質不佳及阻二:層時之盲孔加工困難’電性連接 f法因：避種具有大面積導體區塊之線路層之 4的大面積區電流密度分佈和小面積區 :机也度分佈之差異，所造成該線路層厚度不均勻或導二 失’實已成為目前業界亟待克服之難題。 【發明内容】 ==習知技術之缺點，本發明之一目 一種封裝基板結構及其製法，得避免造成線路 導體區塊厚度不足或中央凹陷，致該線路層厚度不== 缺失 。 本發明之又—目的為提供一種封裝基板結構及其製 110279 6 .=提供後續線路增層得以避免造成盲孔加 連接品質不佳及阻抗控制不良的情況。 難、性 法，：m目的’本發明提供—種封裝基板結構之制 凌知包括.提供一承载層，其表面 稱之衣 該圖素化鍊路層具有複數繞敌万A 圖木化線路層，

該承載層及圖孝化線路”面第一電性連接端；於 一八h 層表面形成-第-介電層，且P W电層中形成複數第一盲孔以顯露 且該弟 面;於第-介電層表面形成一第：介—二連，表 中形成複數小面積開口區及至少—大^:於”介電層 份第-介電層表面，且部份開口區係對』顯露部 該大面積開口區所顯露之f :—目孔’並於 凸於第二介電層表面:其;電材 -盲孔及第-盲孔所顯露之 ：：-介電層之第 電層；於該導電層表面开電14連接^表面形成一導 以顯露部份之導電> ^ 阻層，且該阻層形成開口區 開。區心:以=開;:係對應第二介電層 形成於該些第一盲孔中並電心：=弟-導電盲孔， 一線路，係形成於小面積 / 一電性連接端，第 至少—導體區塊，係形第一!電！表面，以及 面，並使該些介電材凸枝 '開口區之弟一介電層表 移除阻層及其所覆蓋之導電層敢埋於該導體區塊中；以及 之其i2者該承载層係為核心板及多層封裝基板的介電層 復包括於第二介電層及第一線路層表面形成一線路增 110279 7 層結構，該線路增層結構 、： 第二線路層及複數第二導命亡^增層介電層、至少一 接該虺第-線J # 电目孔，第一導電盲孔係電性連 弟—線路層具有複數 、，包括於該線路增層結構表面形成：接：： I數顯露線路增層結構之第二電性連接二、形成 提供二载:提封裝基板結構之製法，係包括： 路層具有複數線路及複數第—電性連接:層於：圖案化線 圖案化線路層表面形成一第—介電層， 形成複數第-盲孔以顯露第一電性連接端電層中 面積開口區及至少一大面=於第二介電層中形成複數小 表面，且部份開口區係對應 亡 弟；丨电層 區所顧露之第入φβ·*' 目，並於该大面積開口 _介電面形成複數介電材凸柱;於該第 區中、第—介電層之第-盲孔及第 電性連接端表面形成-導電#.於义 電層表面電鍍形成-金屬層；以及移除該第二二二 面上之導電層及金屬層，以形技一"包層表 -導電盲孔，形成於該也第4二：係包括第 释麥而 如形成於小面積開口區之第一介電 ;二介二=少一導體區塊’係形成於大面積開口區之 區塊表面 且使該些介電材凸柱頂面顯露出該導體 110279 8 ⑴ 4211 之其^者該承载層係為核心板及.多層封農基板的介電層 復包括於第-公_ 路增層結構，該=表面表面形成一線 少一第二線路層及複數 增層介電層、至 性連接該些第二線路声， 一蛤電目孔係電 線路層，又最外面之/ 一接第二線路層與第〜 取外面之弟二線路層具有複數第 设包括於該線路增層处 連接糙。 複數開孔以顯露該線路：：=形成一防烊層，並形成 一 i線料層結構n性連接端。 發明復提供-種封裝基板結構，係包括·· 其表面配置-圖案化線 載層’ 路及複數第—電性連接端.層有複數線 載層及第一電性連接端夺面、，'層，係配置於該承 芯Γ連接端表面；—第二介電層，係配置於第-二 二此：具有硬數小面積開口區及至少-大面積開口 ㈣顯露部份第一介電層表面，且部份開口區 、W第目孔，又該大面積開口區所顯露之第一介電芦 :具有複數介電材凸柱；以及-第-線路層，係包括； 導電盲孔’配置於該些第一盲孔中並 性連接端’第-線路，係配置於小面積開口區 :表面，以及-導體區塊，係配置於大面積開一 介電層表面。 弟 其中’該承載層係為核心板及多層封裝基板的介電芦 之其中一者。 曰 110279 9 =中，該些介電材凸柱頂面係後埋 顯露出該導體區塊表面之其中一者。 ¥紅ε塊中及 狀』：’該些介電材凸柱係呈陣列佈局’且其頂面之形 狀知為矩形、圓形及任意幾何形狀之其中—者。 復包括一線路增層結構，机。 路層表面’該線路增層結構包括至少二層介=第：, 一第二線路層及複數第二導電 曰 夕 連接該些第二線路層，以及^ έ 導電盲孔係電性 路層。 I路層u及電性連接第二線路層與第一線 且右—㈣層，係配置於料路增層結構表面，並 '有t ，錢露料增層結構之最外面第二線路層 之邛伤表面，以供做為電性連接端。 曰

本4月之大面積之第一線路層中具有介電材凸柱，而 :小，料大面積區電流密度分佈和小面積區電流密度分 佈之差異，以避免造成導體區塊厚度不足或中央凹陷，致 h線路層厚度不均句的缺失，以利於後續線路增層結構電 性連接第—線路料，得以避免造成盲孔加工困難，電性 連接品質不佳及阻抗控制不良的情況。 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 式’所屬技術領域中具有通常知識者可由本說明書所揭示 之中容輕易地瞭解本發明之其他優點與功效。 [弟一製法貫施例] 请蒼閱第2A至2F圖，係為本發明之封裝基板結構的 110279 10 第一實施例製法。 · /第2A圖所示，提供一承载層，盆表面配置 尔化線路層，該圖案化線路 圖 οηο 虿歿數線路201及第一電 !·生連接為202,202，，且該承載層2〇 基板的介電層之其卜者，然後㈣板及,層封裳 電層21中形成複數第—盲孔21G / 21且該弟-介 端202,202,表面。 ，卩顯露第-電性連接 第2二圖所示’於第一介電層21表面形成-第二介 及5小一 士；姓 中形成後數小面積開口區220 至乂―大面關口區22〇,以顯露部 口區22咖，係對應第—盲^似。，彳 ;大面積開口區220,所顯露之$ — 數介電材凸柱22卜 以層21表面形成複 咖，=中2C=r於該第二介電層22表面及其開口區 孔所"電層21之第一盲孔210,210·及第-盲 第一電性連接端202,202,表面形成一導電層 3，接者於該導電層23表面报士 n 中形成開口區240,240,以顯露部份:^24,且該阻層24 開口區240,240,係分別對應苐層23 '且該阻層 々 一不一 "％層開口區220,220·。 如苐2D圖所示，雷*声报士 咕 M w 电鍍形成一弟-線路層25,係包括 電盲孔机阶’形成於該些第—盲孔训，21〇，中 =連接至第-電性連接# 2G2,2G2，，第—線路以， 场成於小面積開口區22〇之第一介電層Μ表面，以及導 】10279 1] 1334211

體區塊252,，係形成於大 · 221之第一介電層2】 貝幵°° 220’具有介電材凸柱 嵌埋於該導體區塊说中。’亚使該些介電材凸桎頂面22! 帛2E及2E圖所示，移除該阻層^及 ¥电層23，以顯露第—線路層25。 -斤覆I之 如第2F圖所示，於第二 表面形成-線路增層結構26，㈣線路層25 只从丫吟 由於線路增層結構製法為業 二1、 述。該線路增層結構26包括至少-妗声 二電層、疊置於該介電層上之第二線路層犯：二 ΐ形成於該介電層260中之複數第二導電盲孔26卜並中 弟-導電盲孔261係電性連接連接該些第二線路層加， 以及電性連接第二線路層262與第一線路層25,又最外面 之第^線路層262具有複數第二電性連接端263。 、，，復包括於該線路增層結構26表面形成一防烊層27， 亚形成複數開孔270以顯露線路增層結構26之第二電性 接端263。 由於第二介電層22之開口區22〇，中具有複數介電材 凸柱221 ’使該第一線路層25形成於該大面積開口區22〇, 中時，得以縮小電鍍時大面積區22〇，電流密度分佈和小面 積區220電流密度分佈之差異，以避免造成導體區塊25y 厚度不足或中央凹陷，使第一線路層25中大面積之導體區 塊252'具有平整表面’俾使該線路增層結構26中之第二導 電盲孔261電性連接至該導體區塊252·得以避免電性連接 不良的情況。 110279 12 [第一製法實施例] . 請參閲第3A至3D R· 第二實施例製法#明之封裝基板結構的 層及第二線路係為全加成=/不同處在於該第一線路 於該2二ΓΓΓ提供—係如第25圖所示之結構，係 具有複數绫敗ςΛι 圖本化線路層，該圖案化線路層 層％係為t ^ —電性連接端3G2,3G2,，㈣承載 後於哕承載Γ:及多層封裝基板的介電層之其中-者’然 一第二：：層30及該圖案化線路層3〇1，3〇2,3〇2，表面形成 亡孔31 ’且於該第—介電層31中形成複數第一 =一八，31〇’以顯露第一電性連接端3〇2,302,表面，並於 弟-二電層3!表面形成一第二介電層32,於第二介電層 中形成複數小面積開吨32〇及至少一大面積開口區 〇以顯露部份第一介電層31纟面，且部份開口區 •’320係對應該第一盲孔31〇,31〇,，並於該大面積開口區 320所顯露之第一介電| 31纟面形成複數介電材凸柱 321’於該第二介電層32表面及其開口區320,320'中、第 一介電層31之第一盲孔310,310，及第一盲孔所顯露之第一 電性連接端302,302,表面形成一導電層33。 請參閱第3B圖’於該導電層33表面電鍍形成一金屬 層 35'。 ««月參閱弟3C及3C’圖，移除該第二介電層32表面上 之導電層33及金屬層35, ’以形成一第一線路層35，係包 括第一導電盲孔351，35Γ，形成於該些第一盲孔310,310， 110279 13 1334211 中並電性連接至第一電性連 〇 在π氺从， 丈佼鵠^2,302，第一線路352， 係形成於小面積開口區32〇 弟）丨私層31表面，以及導 主 係形成於大面積開口區320,之第一介電層31 '面’且使該些介電材凸柱321頂面顯露出導體也. 表面。 弟3D圖’於該第二介電層32及第-線路層35 ^所^ —線路增層結構36,由於線路增層結構製法為業 界所熟知’故不贅述1線路增層結構36包括 介電層剔、至少一第二線路層如及複數第二導電^ 36卜弟二導電盲孔361係電性連接該些第二線路層地， 以及電性連接第二線路層362與第一線路層％，又 之第=線路層362具有複數第二電性連接端363。 復包括於該線路增層結構36表面形成_防焊層p， 並形成複數開孔370以顯露線路增層結構36之第二: 接端363。 毛r王連 同理，於本發明的第二實施例中，由於第二介電芦 之開口區320’中具有複數介電材凸柱321，使該第—曰線路 層35形成於大面積開口區32〇，中時，得以縮小電铲時大 積區320’電流密度分佈和小面積區32〇電流密度=佈之 異，以避免造成導體區塊352,厚度不足或中央凹陷，使 一線路層35中大面積之導體區塊352，具有平整表面，

該線路增層結構36中之第二導電盲孔361電性連接至該曾 體區塊352’得以避免電性連接不良的情況。 X V

[結構實施例] 110279 14 1334211

. 本發明復提供一種封裝基板結構，請參閱第2E，3C 圖’係包括：-承載層2〇,3()，其表面配置—圖案化線路 層，該圖案化線路層具有複數線路2〇1，3〇1及複數第一電 .性連接端202,2〇2，,302,302，； 一第一介電層21，31，係配置 於該承載層20,30及第一電性連接端2〇2,2〇2,，3〇2,3〇2，表 一面’·並具有複數第一盲孔210,21〇，，31〇,31〇|以顯露第一電 性連接端202,202，，302,302，表面；一第二介電層22,32，係 配置於第-介電層21，31表面，並具有複數小面積開口區 220,320及至少一大面積開口區22〇，，32〇,，該些開口區 220’320,220'，320’顯露部份第一介電層21，31表面，且部份 開口區 220,320,220’，32〇|係對應第一盲孔21〇,21〇，，31〇, ，又該大面積開口區220，，320'所顯露之第一介電層 21，31表面具有複數介電材凸柱221，321;以及一第一線^ 層25,35，係包括第-導電盲孔251，351，251，，351，，配置於 該些第一盲孔210,210，，310,310，中並電性連接至第一電性 籲連接端202,202’，302,302’，第一線路252,352,係配置於小 面積開口區220,320之第一介電層21，31表面，以及一導 體區塊252，，352·，係配置於大面積開口區22〇，，32〇，之第一 介電層21，31表面。 其中，該承載層20,30係為核心板及多層封裝基板的 介電層之其中一者。 其中’該些介電材凸柱頂面221，321係嵌埋於該導體 區塊252’中（第2Ε圖）及顯露出該導體區塊352，表面（第 圖）之其中一者。 110279 15 1334211 其中，該些介電材凸柱221，32〗係呈陣列佈局，且其 頂面之形狀係為矩形、圓形（圖未示）及任意幾何形狀_ 示）之其中一者。 °

—復包括一線路增層結構26,36 ’係位於該承載層2ι，3ι 及第一線路層25,35表面，該線路增層結構26,36包括至 少:增層介電層260,360、至少一第二線路層262,362及複 數第—導電盲孔261，361，第二導電盲孔261，361係電性連 接該些第二線路層262,362，以及電性連接第二線路層 262,362 與第一線路層 252,352。 復包括一防焊層27,37,係位於該線路增層結構26,36 表2，並具有複數開孔270,370，以顯露線路增層結構26,36 之取外面第二線路層262 362之部份表面，以供做為電性 連接端263,363。 惟以上所述之具體實施例，僅係用以例釋本發明之特 點及功效，而非用以限定本發明之可實施範疇，在未脫離 鲁本，明上揭之精神與技術範疇下，任何運用本發明所揭示 中各而7U成之等效改變及修飾，均仍應為下述之申請專利 範圍所涵蓋。 【圖式簡單說明】 第1Α至1F圖係為習知封裝基板之製法剖視示意圖； 第1F圖係為第1F圖之立體剖視示意圖； 第2A至2F圖係為本發明之第一製法實施例剖視示意 圖； 第2E’圖係為第2E圖之立體剖視示意圖； 16 110279

Claims (1)

1. 4211 f、申請專利範圍： 1 · 一種封裝基板結構，係包括： 一承載層，其表面配置一圖案化線路層，該 線路層具有複數線路及複數第一電性連接端；乂、卞 -第-介電層’係配置於該承載層及第一電 裢表面，並具有複數第一盲孔以g 面； 4蕗弟—電性連接端表 -第二介電層，係配置於第—介電層表面， 设數小面積開口區及至少一大面積開口區，： 顯露部份第一介電戶表面， 二開 Q m… 開口區係對應第-盲 數介電材凸柱；以及 "電層表面具有複 ;第：線路層，係包括第一導電盲孔，配置於該此 L一J =電性連接至第一電性連接端，第-線路: 係配置於小面積開σ區之第—介電層表面，以及 區塊，係配置於大面積開口區之第一介電層表面。 2如祀圍第1項之結構’其中，該承載層係為核 〜板及^層封裝基板的介電層之其中一者。 3. 如申請專利範圍第μ之結構，其中，該些介電材凸柱 頂面係敗埋於該導體區塊中及顯露出該導體區塊表面 之其中一者。 又 4. 如^請專利範圍第μ之結構，其中，該些介電材凸柱 钰主陣列佈局’且其頂面之形狀係為矩形、圓形 幾何形狀之其中一者。 #心 Π 0279 18 1334211 專利範圍第1項之結構.，復包括-線路增層結 構，係配置於該承载層及第一 έ 弟線路層表面，該線路增層 ; 增層介電層、至少-第二線路層及複數 第一導笔目孔，第-導·雷亡了丨在+ 士 目絲電性連接該些第二線路 層，以及電性連接第二線路層與第一線路声。 6·如申請專利範圍第5項之結構，復包括-防焊層，係配 置於該線路增層处^ ^ 路…構：：: 有複數開孔，以顯露線 曰…構之取外面弟二線路層之部份表面 電性連接端。 H文马 1'種封裝基板結構之製法，係包括： 其表面配置一圖案化線路層，該圖 *化線路層具有複數線路及複數第—電 於該承載層及圖案化線路層表面形 一’入· 層，且該第一介電層中形成複數 ^ 第一彳丨电 性連接端表面；4複㈣—盲孔以顯露第-電 於第一介電層表面形成一第二介電層 二形成複數小面積開口區及至少一大面積 孔、路:Ρ伤弟一介電層表面’且部份開口區係對應 ^亚於該大面積開σ區所顯露之第—介電 稷數介電材凸柱； 衣面幵y成 於第二介電層表面及其開口區中、第 -目孔及第-盲孔所顯露之第一電性 = 一導電層； 咬伐鴂表面形成 於該導電層表面形成一阻層，且該阻層形成開口區 110279 19 1334211 以顯露部份之導電層，且哕 . 阻層開口區係對應第二介電 層開口區； 電鍍形成m路層，係包 成於該些第一盲孔中並電性連 逑接至苐一電性連接端，第 一、表路’係形成於小面積開 s , 谓闹口區之第一介電層表面，以 及至少一導體區塊，係形 风於大面積開口區之第一介電 廣表面’並使該些介電材 φ, ,、，R 电材凸柱頂面嵌埋於該導體區塊 丫，以及 移除阻層及其所覆蓋之導電層。 8. 如申請專利範圍第7項之萝 之衣法，其中，該承載層係為核 〜板及多層封裝基板的介電層之其中一者。 9. 如申請專利範圍第7項之製法復包 第—蝻枚麻生 、弟一介電層及 包括=料面M-、祕增層結構，該料增層結構 導電電層、至少一第二線路層及複數第二 Ιίι 電盲孔係電性連接該些第二線路層， 包性連接第二線路層與第一線路層，又 二線路層具有複數第二電性連接端。 弟 1〇.如申凊專利範圍第9項之製法，復包括 構表©形劣„, 1匕括於该線路增層結 1^ ，並形成複數開孔㈣露線路增層 、⑺構之第二電性連接端。 曰層 11.種=裝基板結構之製法，係包括： 幸2供一承載層’其表面配置-圖案化線路層，該圖 -相層具有複數線路及複數第一電性連接端； 於該承載層及圖案化線路層纟面形成一第一介· Π0279 20 層’且該第一介電層中形成複數第_ 性連接端表面； 匕心肩露第一電 於第一介電層表面形成一第—八 層中形成複數小面積開口區及至二介電 顯路部份第一介電層表面，且部份開口區係：：：區： 孔，亚於該大面積開σ區所顯露之第二第-盲 複數介電材凸柱； 丨电層表面形成 第-層表面及其開σ區中、第-介電層之 成一導電層；目孔所顯露之第—電性連接端表面形 ^導f層表面電錢形成一金屬層，·以及 移除該第二介電層表面上 成一第一線路層，係包括第—導電=及I屬層，以形 -盲孔中並電性連接至第一：:成於該些第 形成於小面積開口區之第一介電線路’係 體區塊，係形成於女^ ^等 使該些介雷^ 區之第一介電層表面，且 12如申咬直〗頂面顯露出該導體區塊表面。 = = U項之製法’其中 核心板及Μ封裝基板的介電層之1卜者 13.如申請專利範圍第u 及第-線路層表面…t 復包括於第二介電層 層結構包括至少—增層線路增Μ構’該線路增 數第二導電盲孔曰二導：：、至少-第二線路層及複 路層，以及電性連目孔係電性連接該些第二線 接弟一線路層與第一線路層，又最外 110279 21 丄丄 面之第二線路層具有複數第二連 _ 青專利範圍第U項之製法，復包:於 結構表面形成-防焊層，並形成有複數開切 路增層結構之第二電性連接端。

   110279 22