TWI764317B - 電路板與其製造方法 - Google Patents
電路板與其製造方法Info
- Publication number
- TWI764317B TWI764317B TW109135387A TW109135387A TWI764317B TW I764317 B TWI764317 B TW I764317B TW 109135387 A TW109135387 A TW 109135387A TW 109135387 A TW109135387 A TW 109135387A TW I764317 B TWI764317 B TW I764317B
- Authority
- TW
- Taiwan
- Prior art keywords
- electroplating
- blocks
- plating
- block
- metal layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000007747 plating Methods 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 78
- 229910000679 solder Inorganic materials 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000009713 electroplating Methods 0.000 claims description 256
- 238000000034 method Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 23
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 113
- 239000012792 core layer Substances 0.000 description 28
- 239000011888 foil Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
一種製造電路板的方法包含形成導體層於基板的表面上,圖案化導體層以定義複數個電鍍區塊以及複數個電鍍線,其中電鍍區塊包含至少兩種尺寸,電鍍區塊中的第一組由電鍍線中的第一電鍍線連接,電鍍區塊中的第二組由電鍍線中的第二電鍍線連接,其中電鍍區塊的第一組的總面積與電鍍區塊的第二組的總面積的比例約為1至5。形成防焊層於基板的表面上,其中防焊層覆蓋電鍍線以及部分暴露電鍍區塊。電鍍至少一金屬層在暴露的電鍍區塊上,其中金屬層的最頂表面低於防焊層的頂表面。
Description
本揭露是關於一種電路板與其製造方法。
電鍍技術已廣泛地應用於各種工業應用中,以電路板技術(包含印刷電路板、IC載板等)為例,電路板包含有基板(如核心層或是多層線路板等,但不限於此)以及設置在基板表面上的接觸墊,其中以核心層為例,核心層可以包含絕緣材料層,如FR4樹脂材料等。基板上可配置有經圖案化的多個導電區塊,而接觸墊則可以透過電鍍的方式形成在這些導電區塊上。由於接觸墊會做為電路板與其他組件之間訊號或是電流連接的介面,若是接觸墊具有不平整的電鍍厚度將會導致不期望的缺陷例如組裝的不正常或是不均勻的負載等。因此,電鍍金屬層的厚度均勻性對於產品的品質有著關鍵性的影響。
於本揭露的一些實施方式中,一種製造電路板的方法包含形成導體層於基板的表面上,圖案化導體層以定義複數個電鍍區塊以及複數個電鍍線,其中電鍍區塊包含至少兩種不同的尺寸,電鍍區塊中的第一組由電鍍線中的第一電鍍線連接,電鍍區塊中的第二組由電鍍線中的第二電鍍線連接,其中電鍍區塊的第一組的總面積與電鍍區塊的第二組的總面積的比例約為1至5。形成防焊層於基板的表面上,其中防焊層覆蓋電鍍線以及部分暴露電鍍區塊。電鍍至少一金屬層在暴露的電鍍區塊上,其中金屬層的最頂表面低於防焊層的頂表面。
於一些實施例中,方法更包含在將金屬層電鍍於暴露的電鍍區塊之後,在電鍍區塊之第一組中之相鄰兩者之間的位置截斷第一電鍍線,以及在電鍍區塊之第二組中之相鄰兩者之間的位置截斷第二電鍍線。
於一些實施例中,方法更包含在將金屬層電鍍於暴露的電鍍區塊之前,凹陷電鍍區塊中的至少一者。
於一些實施例中,電鍍區塊之第一組以串聯方式連接,電鍍區塊之第二組以串聯方式連接
本揭露之一些實施方式提供了一種製造電路板的方法,包含形成導體層於基板的表面上;圖案化導體層以定義複數個電鍍區塊以及一電鍍線,其中所有的電鍍區塊由電鍍線連接;形成防焊層於基板的表面上,其中防焊層覆蓋電鍍線以及部分暴露電鍍區塊;以及電鍍至少一金屬層在暴露的電鍍區塊上,其中金屬層的最頂表面低於防焊層的頂表面。
本揭露之一些實施方式提供了一種電路板,包含基板、設置於基板的表面上的複數個接觸墊,以及防焊層。接觸墊包含複數個電鍍區塊與設置於電鍍區塊上的金屬層,電鍍區塊包含至少兩種不同的尺寸。防焊層覆蓋基板的表面與電鍍區塊的邊緣,其中接觸墊的最頂表面低於防焊層的頂表面,且接觸墊的最頂表面與防焊層的頂表面之間的間距大於0微米且小於5微米。
於一些實施例中,電路板更包含電鍍線尾段從電鍍區塊中的第一電鍍區塊延伸並指向相鄰的第二電鍍區塊。
於一些實施例中,電鍍線尾段與第一電鍍區塊連接而不與第二電鍍區塊連接。
於一些實施例中,電路板更包含兩電鍍線尾段,分別自電鍍區塊中相鄰的兩者延伸並指向彼此。
於一些實施例中,金屬層嵌入電鍍區塊中的至少一者。
藉由適當地安排電鍍區塊的布局,可以使得電鍍時的電流密度更為均勻,進而讓電鍍厚度也變得更為均勻。因此,由此方法所製造的電路板上的接觸墊也可具有均勻的厚度。
以下將以圖式及詳細說明清楚說明本發明之精神,任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後,當可由本發明所教示之技術,加以改變及修飾,其並不脫離本發明之精神與範圍。
本揭露提供了一種製造電路板的方法,其中藉由適當地配置電鍍區塊的佈局,使得在電鍍過程中的電流密度可以更為均勻,進而讓電鍍的厚度更為均勻。因此,使用此方法所製作的電路板,其上之接觸墊也具有均勻的厚度。
第1A圖至第7B圖繪示根據本揭露之電路板的製造方法之多個實施例的不同製造階段,其中第1A、2A、3A、4A、5A、6A、7A圖為上視圖,第1B、2B、3B、4B、5B、6B、7B圖為沿第1A圖至第7A圖中之線段A-A的剖面圖。參照第1A圖與第1B圖,提供基板100,基板100包含有核心層102,核心層102可包含有多個導電通孔於其中以連接核心層102相對表面的線路。核心層102可包含樹脂材料,例如環氧樹脂、聚醯亞胺樹脂、BT(bismaleimide triazine)樹脂、FR4樹脂、或FR5樹脂。於一些實施例中,金屬箔層104,如銅或銅合金的薄層覆蓋在核心層102的表面。
參照第2A圖與第2B圖,執行預清潔製程以清潔基板100。舉例而言,預清潔製程可以被執行以移除基板100之表面,尤其是金屬箔層104上的殘存物,這些殘存物可能會導致接觸墊的阻值提高。於一些實施例中,預清潔製程是用以移除金屬箔層104上的原生氧化物。於一些實施例中,預清潔製程包含乾式蝕刻或是濕式蝕刻。於預清潔製程之後,毯覆形成導體層110於基板100的表面上。舉例而言,導體層110形成於基板100的金屬箔層104上,而金屬箔層104可被視為種子層,使得導體層110可以平整地形成在基板100的表面。亦即,導體層110可具有均勻的厚度而共形地形成在基板100的金屬箔層104上。於一些實施例中,金屬箔層104全面地覆蓋核心層102,而導體層110全面地覆蓋金屬箔層104。
參照第3A圖與第3B圖,對導體層110與其下方之金屬箔層104執行圖案化製程,以定義出多個電鍍區塊120與多條電鍍線130。於一些實施例中,導體層110與其下方之金屬箔層104更定義有至少一電鍍框190以及至少一夾具電極140,多條電鍍線130則是連接至電鍍框190,而後再經由連接線192連接至夾具電極140。於一些實施例中,電鍍區塊120、電鍍線130、夾具電極140、電鍍框190以及連接線192為相同材料層,且透過同一道蝕刻製程所定義。當進行電鍍製程時,由夾具電極140所提供的電流通過連接線192至電鍍框190,而後再透過與電鍍框190連接的各電鍍線130分配至各電鍍區塊120。
由於電路板可包含有多個功能不同的接觸墊,且這些接觸墊可能會有對應地具有不同的形狀及/或面積,以滿足使用需求。因此,這些對應於接觸墊的電鍍區塊120也會具有不同的形狀及/或面積。
舉例而言,電鍍區塊120包含有具有較大面積的第一電鍍區塊120A以及具有較小面積的第二電鍍區塊120B。於一些實施例中,第一電鍍區塊120A的數量是複數個,且第一電鍍區塊120A設置於基板100的中心區域。於一些實施例中,第二電鍍區塊120B的數量是複數個,且第二電鍍區塊120B設置於基板100的外圍區域並且圍繞第一電鍍區塊120A。於一些實施例中,具有較大面積的第一電鍍區塊120A可以在後續作為與插座的端子(金手指)對接的端子(金手指),或是作為銲接處的焊墊。而具有較小面積的第二電鍍區塊120B則可作為測試墊、端子或是焊墊。
每一第一電鍍區塊120A的面積與每一第二電鍍區塊120B的面積之間的比例關係是根據使用需求而定,而可在極大的範圍值內變化。舉例而言,每一第一電鍍區塊120A的面積與每一第二電鍍區塊120B的面積之比例可大於5。於一些實施例中,每一第一電鍍區塊120A的面積與每一第二電鍍區塊120B的面積之比例可大於20。
由於每一第一電鍍區塊120A的面積與每一第二電鍍區塊120B的面積之比例可以極大,若是每一第一電鍍區塊120A與每一第二電鍍區塊120B各自獨立地與電鍍框190連接,則流經每一第一電鍍區塊120A的電流與流經每一第二電鍍區塊120B的電流也因此出現差異,因而導致在後續的電鍍製程中出現不均勻的電鍍厚度。
為了解決上述問題,本揭露之電鍍線130可用以連接全部的第二電鍍區塊120B,使得連接的第二電鍍區塊120B的總面積近似於第一電鍍區塊120A的面積。
舉例而言,第一電鍍區塊120A在所有的電鍍區塊120中具有最大的面積,而每一第一電鍍區塊120A透過第一電鍍線130A分別連接至電鍍框190。第二電鍍區塊120B可以被分組(圖中為一組)而藉由第二電鍍線130B連接,這些成組的第二電鍍區塊120B透過第二電鍍線130B以串聯的方式連接至電鍍框190。於一些實施例中,每一第一電鍍區塊120A的面積與成組的第二電鍍區塊120B的總面積之比例約為1至5。於另一些實施例中,每一第一電鍍區塊120A的面積與成組的第二電鍍區塊120B的總面積之比例約為5至1。
透過將面積較小的第二電鍍區塊120B分組並以串聯的方式連接,這些相連的第二電鍍區塊120B的總面積將會近似於第一電鍍區塊120A的面積。因此,每一電鍍線130所通過的電鍍面積也會更為平均,進而讓電鍍線130之壓降與電流變得更為均勻。
參照第4A圖與第4B圖。防焊層150形成在基板100上,用以控制電鍍金屬所沉積的位置。防焊層150可以透過一或多道黃光微影製程製作。防焊層150包含絕緣材料且具有足夠的厚度以定義出多個在第一電鍍區塊120A和第二電鍍區塊120B上的開口152,其中防焊層150的厚度大於電鍍區塊120的厚度。
於一些實施例中,防焊層150僅覆蓋第一電鍍區塊120A和第二電鍍區塊120B的外緣,而第一電鍍區塊120A和第二電鍍區塊120B的大部分面積皆暴露於防焊層150。第一電鍍區塊120A和第二電鍍區塊120B所暴露的面積便是後續電鍍金屬所沉積的位置。同樣地,防焊層150僅覆蓋夾具電極140的外緣,而使得夾具電極140大部分的面積皆暴露於防焊層150。
於一些實施例中,防焊層150會覆蓋核心層102未被第一電鍍區塊120A、第二電鍍區塊120B和夾具電極140所蓋住的區域。電鍍線130、電鍍框190以及連接線192均會被防焊層150覆蓋。
參照第5A圖與第5B圖,執行一或多個電鍍製程以形成一或多個金屬層160在第一電鍍區塊120A和第二電鍍區塊120B所暴露的表面上。舉例而言,夾具電極140透過夾具連接至電源供應器,使得電壓被施加至夾具電極140。如此一來,夾具電極140便可以視為電鍍基板100時的電壓源。
第一電鍍區塊120A與成組的第二電鍍區塊120B透過對應的電鍍線130連接至電鍍框190,其中第一電鍍區塊120A分別透過對應的第一電鍍線130A連接至電鍍框190,成組的第二電鍍區塊120B透過第二電鍍線130B連接至電鍍框190。電鍍框190透過連接線192與夾具電極140連接,使得電鍍框190具有與夾具電極140實質上相同的電壓位準。
如前所述,具有較小面積的第二電鍍區塊120B之間藉由第二電鍍線130B連接,使得這些連接的第二電鍍區塊120B之總面積近似於第一電鍍區塊120A的面積,故流經各個電鍍線130之壓降與電流可以更為均勻。因此,形成在第一電鍍區塊120A與第二電鍍區塊120B上的一或多個金屬層160也可以具有較為均勻的厚度。
於一些實施例中,金屬層160包含有底層金屬層162以及頂層金屬層164,其中底層金屬層162位於頂層金屬層164和第一電鍍區塊120A與第二電鍍區塊120B之間。底層金屬層162可包含具有良好接著性的金屬,如鎳(Ni),其中底層金屬層162具有阻障特性,用以避免頂層金屬層164的材料滲透進入核心層102。頂層金屬層164可包含具有較高硬度的金屬且用以防止底層金屬層162氧化,頂層金屬層164舉例而言可以包含金的合金。
參照第6A圖與第6B圖,執行截斷製程,以在電鍍金屬層160於第一電鍍區塊120A與第二電鍍區塊120B上之後截斷至少一個的電鍍線130。舉例而言,用以連接第二電鍍區塊120B的第二電鍍線130B,會在金屬層160電鍍於第一電鍍區塊120A與第二電鍍區塊120B上之後被截斷。更進一步地說,第二電鍍線130B是在相鄰兩第二電鍍區塊120B之間的位置被截斷,使得第二電鍍區塊120B之間不會直接連接彼此。於一些實施例中,用以分別將第一電鍍區塊120A連接至電鍍框190的第一電鍍線130A不會被截斷。
於一些實施例中,用以截斷第二電鍍線130B的截斷製程可以透為雷射鑽孔,而雷射光會穿透防焊層150以截斷第二電鍍線130B。因此,防焊層150中會形成多個穿孔154,而基板100的核心層102的一部分會暴露於此些穿孔154。
參照第7A圖與第7B圖,執行切斷製程以切割基板100並移除基板100包含有夾具電極140與電鍍框190(見第6A圖)的部分,以得到電路板200,其中電路板200可以作為IC載板或是連接電路板等。
如第7A圖所示,第一電鍍線130A從對應的第一電鍍區塊120A延伸並終止於電路板200的邊緣。第二電鍍線130B的一端也會終止於電路板200的邊緣。然而,第二電鍍線130B會在金屬層160電鍍完之後被截斷,因此,會有多個電鍍線尾段132存在於電路板200上。每個電鍍線尾段132從其中一個第二電鍍區塊120B延伸並指向相鄰的另一第二電鍍區塊120B。從相鄰對的第二電鍍區塊120B所延伸的電鍍線尾段132會對齊彼此。每一電鍍線尾段132不會與相鄰的電鍍線尾段132直接連接,也不會與相鄰的另一第二電鍍區塊120B直接連接。
如第7B圖所示,電路板200包含有核心層102,設置在核心層102表面的電鍍區塊120,設置在電鍍區塊120上的金屬層160,以及介於電鍍區塊120之間的防焊層150。由金屬箔層104、導體層110、與金屬層160所共同組成的疊層可以被稱為接觸墊180,接觸墊180在核心層102上。每一接觸墊180包含有下部部分182與上部部分184,其中下部部分182包含了金屬箔層104與導體層110,且下部部分182被上部部分184以及防焊層150所覆蓋。上部部分184包含了金屬層160,且上部部分184暴露於防焊層150。接觸墊180之下部部分182的寬度W1大於接觸墊180之上部部分184的寬度W2。
防焊層150具有厚度T1,厚度T1是從核心層102的頂表面起算至防焊層150的頂表面S2。電鍍區塊120具有厚度T2,厚度T2是從核心層102的頂表面起算至接觸墊180的下部部分182的頂表面S3。接觸墊180具有厚度T3,厚度T3是從核心層102的頂表面起算至接觸墊180的最頂表面S1。金屬層160具有厚度T4,厚度T4是從下部部分182的頂表面S3起算至接觸墊180的最頂表面S1。
於一些實施例中,接觸墊180的最頂表面S1低於防焊層150的頂表面S2。防焊層150的厚度T1大於接觸墊180的厚度T3,防焊層150的厚度T1大於電鍍區塊120的厚度T2與金屬層160的厚度T4之和。間距G存在於接觸墊180的最頂表面S1與防焊層150的頂表面S2之間。於一些實施例中,接觸墊180的最頂表面S1與防焊層150的頂表面S2之間的間距G為大於0微米且小於5微米,較佳地為大於0微米且小於2微米。
於一些實施例中,接觸墊180的金屬層160包含有底層金屬層162接觸對應的電鍍區塊120,底層金屬層162例如是鎳層。接觸墊180的金屬層160包含有頂層金屬層164設置在對應的底層金屬層162上,頂層金屬層164例如是含金合金的層。頂層金屬層164用以提供足夠的硬度以保護接觸墊180不易被損壞。
雖然第1A圖至第7B圖之實施例是以基板100包含核心層102,且金屬箔層104與導體層110設置在核心層102的表面為例進行說明,然而在其他的實施例中,基板可以包含多層線路板,此時金屬箔層與導體層,或是其後經圖案化得到的電鍍區塊,為設置在多層線路板的表面,本發明不限於此。
參照第8圖與第9圖,其分別為本揭露之製造電路板的方法之不同實施例的上視圖,其中第8圖與第9圖的階段與前述第3A圖與第3B圖相同,且是跟著第1A-2B圖並在後續接著執行第4A-7B圖之步驟。
如第8圖所示,基板300,如核心層或是多層線路板上設置有多個電鍍區塊320、多條電鍍線330、至少一電鍍框390、至少一夾具電極340,以及至少一連接線392。電鍍線330分別連接至電鍍框390,電鍍框390與夾具電極340之間透過連接線392連接。本實施例中,電鍍區塊320具有多種尺寸以及形狀,例如包含有圓形以及長度不同的各種矩形等。本實施例可以按照之前所述的方式將電鍍區塊320進行分組,使得成組的電鍍區塊320的面積趨於相近。舉例而言,一部分的電鍍區塊320,如電鍍區塊320A,由電鍍線330A所串聯連接,成組的電鍍區塊320A中的每個電鍍區塊320的形狀與尺寸不盡相同。以此類推,一部分的電鍍區塊320,如電鍍區塊320B,由電鍍線330B所串聯連接,一部分的電鍍區塊320,如電鍍區塊320C,由電鍍線330C所串聯連接,一部分的電鍍區塊320,如電鍍區塊320D,由電鍍線330D所串聯連接,而剩下的電鍍區塊320,如電鍍區塊320E,則是由電鍍線330E所串聯連接。
成組的電鍍區塊320A、電鍍區塊320B、電鍍區塊320C、電鍍區塊320D、電鍍區塊320E中,其各自的總面積大致相近。舉例而言,這些成組的電鍍區塊320中,具有最大的總面積的那一組與具有最小的總面積的那一組的面積比例可設計為不大於五,以提升電鍍的均勻性。
如第9圖所示,基板400,如核心層或是多層線路板上設置有多個電鍍區塊420、多條電鍍線430、至少一電鍍框490、至少一夾具電極440,以及至少一連接線492。本實施例之電鍍區塊420的配置大致上與第8圖相同,但是電鍍線430的路徑不同。例如,本實施例中電鍍線430的數量變更為四條,而電鍍線430A、430B、430C、430D分別以串聯及並聯的方式連接多個電鍍區塊420A、420B、420C、420D,使得各組電鍍區塊420之間的總面積比例不大於5。
比對第8圖與第9圖可以得知,實務上可以配合不同的佈線需求調整電鍍線的路徑以及數量,且電鍍區塊之連接方式可以為串聯方式連接或是串聯及並聯方式連接,以提升製程設計的靈活性。
參照第10圖與第11圖,其分別為本揭露之製造電路板的方法之不同實施例的上視圖,其中第10圖與第11圖的階段與前述第3A圖與第3B圖相同,且是跟著第1A-2B圖並在後續接著執行第4A-7B圖之步驟。
如第10圖所示,基板500,如核心層或是多層線路板上設置有多個電鍍區塊520、多條電鍍線530、至少一電鍍框590、至少一夾具電極540,以及至少一連接線592。電鍍區塊520被分組並透過對應的電鍍線530連接。舉例而言,電鍍線530A連接電鍍區塊520A,電鍍區塊520A可包含有至少兩種尺寸以及形狀。電鍍線530B連接電鍍區塊520B,電鍍區塊520B可包含有至少兩種尺寸以及形狀。電鍍線530C連接電鍍區塊520C,電鍍區塊520C可包含有至少兩種尺寸以及形狀。電鍍線530A、530B以及530C連接至電鍍框590,電鍍框590透過連接線592與夾具電極540連接。而這些被分組的電鍍區塊520A、520B、520C各自的總面積大致相近。
舉例而言,在這些三組電鍍區塊520A、520B、520C中,成組的電鍍區塊520B具有最大的總面積,而成組的電鍍區塊520A/520C具有較小的總面積。成組的電鍍區塊520B之總面積與成組的電鍍區塊520A/520C的總面積的比例關係為不大於5。
如第11圖所示,基板600,如核心層或是多層線路板上設置有多個電鍍區塊620、電鍍線630、至少一電鍍框690、至少一夾具電極640,以及至少一連接線692。於一些實施例中,所有的電鍍區塊620皆透過單一一條電鍍線630連接,其中這些電鍍區塊620包含有至少兩種尺寸與形狀,電鍍區塊620的形狀不僅限於矩形與圓形,而可出現如三角形或是其他多邊形的組合。
參照第12圖與第13圖,其分別為本揭露之製造電路板的方法另一實施例的剖面圖,其中是跟著第1A-4B圖之後,並在後續接著執行第6A-7B圖之步驟。
如第12圖所示,於一些實施例中,基板700,如核心層702上的電鍍區塊720B的面積小於電鍍區塊720A的面積。本方法更包含形成圖案化遮罩770於基板700上,以暴露具有較小面積的電鍍區塊720B並讓面積較大的電鍍區塊720A被圖案化遮罩770所覆蓋。於一些實施例中,電鍍區塊720A、720B可進一步被電鍍線730連接至電鍍框790。
接著,執行蝕刻製程以凹陷電鍍區塊720B。被凹陷的電鍍區塊720B仍覆蓋其下方的核心層702。亦即,每一個被凹陷的電鍍區塊720B具有中心部分722與周邊部分724,其中中心部分722暴露於防焊層750與圖案化遮罩770,而周邊部分724被防焊層750與圖案化遮罩770覆蓋。周邊部分724的厚度大於中心部分722的厚度。每一個電鍍區塊720包含有金屬箔層702以及導體層704,其中導體層704被凹陷,而金屬箔層702仍被導體層704所覆蓋。
如第13圖所示,圖案化遮罩770被移除,並執行電鍍製程,以沉積金屬層760在所暴露的電鍍區塊720的表面上。沉積在具有較小面積的電鍍區塊720B上的金屬層760的厚度H2,大於沉積在具有較大面積的電鍍區塊720A上的金屬層760的厚度H1。於一些實施例中,金屬層760會嵌入電鍍區塊720B中,而金屬層760跟電鍍區塊720B之間的介面會低於防焊層750和電鍍區塊720B之間的介面。
本揭露提供了一種製造電路板的方法,藉由適當地安排電鍍區塊的布局,可以使得電鍍時的電流密度更為均勻,進而讓電鍍厚度也變得更為均勻。因此,由此方法所製造的電路板上的接觸墊也可具有均勻的厚度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100,300,400,500,600,700:基板
102,702:核心層
104,704:金屬箔層
110,710:導體層
120,320,320A,320B,320C,320D,320E,420,420A,420B,420C,420D,520,520A,520B,520C,620,720A,720B:電鍍區塊
120A:第一電鍍區塊
120B:第二電鍍區塊
130,330,330A,330B,330C,330D,330E,430,430A,430B,430C,430D,530,520A,520B,520C,630,730:電鍍線
132:電鍍線尾段
130A:第一電鍍線
130B:第二電鍍線
140,340,440,540,640:夾具電極
150,750:防焊層
152:開口
154:穿孔
160,760:金屬層
162:底層金屬層
164:頂層金屬層
180:接觸墊
182:下部部分
184:上部部分
190,390,490,590,690,790:電鍍框
192,392,492,592,692:連接線
200:電路板
722:中心部分
724:周邊部分
770:圖案化遮罩
A-A:線段
W1,W2:寬度
T1,T2,T3,T4:厚度
S1:最頂表面
S2,S3:頂表面
G:間距
H1,H2:厚度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之詳細說明如下:
第1A圖至第7B圖繪示根據本揭露之電路板的製造方法之多個實施例的不同製造階段。
第8圖至第11圖分別為本揭露之製造電路板的方法之不同實施例的上視圖。
第12圖與第13圖分別為本揭露之製造電路板的方法另一實施例的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:基板
102:核心層
120:電鍍區塊
120A:第一電鍍區塊
120B:第二電鍍區塊
130:電鍍線
130A:第一電鍍線
130B:第二電鍍線
140:夾具電極
190:電鍍框
192:連接線
A-A:線段
Claims (10)
- 一種製造電路板的方法,包含: 形成一導體層於一基板的一表面上; 圖案化該導體層以定義複數個電鍍區塊以及複數個電鍍線,其中該些電鍍區塊包含至少兩種不同的尺寸,該些電鍍區塊中的一第一組由該些電鍍線中的一第一電鍍線連接,該些電鍍區塊的一第二組由該些電鍍線中的一第二電鍍線連接,其中該些電鍍區塊的該第一組的總面積與該些電鍍區塊的該第二組的總面積的比例約為1至5; 形成一防焊層於該基板的該表面上,其中該防焊層覆蓋該些電鍍線以及部分暴露該些電鍍區塊;以及 電鍍至少一金屬層在暴露的該些電鍍區塊上,其中該金屬層的最頂表面低於該防焊層的頂表面。
- 如請求項1所述之方法,更包含在將該金屬層電鍍於暴露的該些電鍍區塊之後,在該些電鍍區塊之該第一組中之相鄰兩者之間的位置截斷該第一電鍍線,以及在該些電鍍區塊之該第二組中之相鄰兩者之間的位置截斷該第二電鍍線。
- 如請求項1所述之方法,更包含在將該金屬層電鍍於暴露的該些電鍍區塊之前,凹陷該些電鍍區塊中的至少一者。
- 如請求項1所述之方法,其中該些電鍍區塊之該第一組以串聯方式連接,該些電鍍區塊之該第二組以串聯方式連接。
- 一種製造電路板的方法,包含: 形成一導體層於一基板的一表面上; 圖案化該導體層以定義複數個電鍍區塊以及一電鍍線,其中所有的該些電鍍區塊由該電鍍線連接; 形成一防焊層於該基板的該表面上,其中該防焊層覆蓋該電鍍線以及部分暴露該些電鍍區塊;以及 電鍍至少一金屬層在暴露的該些電鍍區塊上,其中該金屬層的最頂表面低於該防焊層的頂表面。
- 一種電路板,包含: 一基板; 複數個接觸墊,設置於該基板的一表面上,其中該些接觸墊包含複數個電鍍區塊與設置於該些電鍍區塊上的一金屬層,該些電鍍區塊包含至少兩種不同的尺寸;以及 一防焊層,覆蓋該基板的該表面與該些電鍍區塊的邊緣,其中該些接觸墊的最頂表面低於該防焊層的頂表面,且該些接觸墊的最頂表面與該防焊層的頂表面之間的間距大於0微米且小於5微米。
- 如請求項6所述之電路板,更包含一電鍍線尾段從該些電鍍區塊中的一第一電鍍區塊延伸並指向相鄰的一第二電鍍區塊。
- 如請求項7所述之電路板,其中該電鍍線尾段與該第一電鍍區塊連接而不與該第二電鍍區塊連接。
- 如請求項6所述之電路板,更包含兩電鍍線尾段,分別自該些電鍍區塊中相鄰的兩者延伸並指向彼此。
- 如請求項6所述之電路板,其中該金屬層嵌入該些電鍍區塊中的至少一者。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109135387A TWI764317B (zh) | 2020-10-13 | 2020-10-13 | 電路板與其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109135387A TWI764317B (zh) | 2020-10-13 | 2020-10-13 | 電路板與其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202215919A TW202215919A (zh) | 2022-04-16 |
| TWI764317B true TWI764317B (zh) | 2022-05-11 |
Family
ID=82197034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109135387A TWI764317B (zh) | 2020-10-13 | 2020-10-13 | 電路板與其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI764317B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1585114A (zh) * | 2003-08-22 | 2005-02-23 | 全懋精密科技股份有限公司 | 有电性连接垫金属保护层的半导体封装基板结构及其制法 |
| TW200901420A (en) * | 2007-06-29 | 2009-01-01 | Phoenix Prec Technology Corp | Package substrate structure and manufacturing method thereof |
| TW201021658A (en) * | 2008-11-28 | 2010-06-01 | Phoenix Prec Technology Corp | Circuit board with embedded trace structure and method for preparing the same |
| TW201625094A (zh) * | 2014-12-18 | 2016-07-01 | 欣興電子股份有限公司 | 線路板及其製作方法 |
-
2020
- 2020-10-13 TW TW109135387A patent/TWI764317B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1585114A (zh) * | 2003-08-22 | 2005-02-23 | 全懋精密科技股份有限公司 | 有电性连接垫金属保护层的半导体封装基板结构及其制法 |
| TW200901420A (en) * | 2007-06-29 | 2009-01-01 | Phoenix Prec Technology Corp | Package substrate structure and manufacturing method thereof |
| TW201021658A (en) * | 2008-11-28 | 2010-06-01 | Phoenix Prec Technology Corp | Circuit board with embedded trace structure and method for preparing the same |
| TW201625094A (zh) * | 2014-12-18 | 2016-07-01 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202215919A (zh) | 2022-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI246133B (en) | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| US7065869B2 (en) | Method for plating of printed circuit board strip | |
| US7877873B2 (en) | Method for forming a wire bonding substrate | |
| TWI419627B (zh) | 線路板結構及其製作方法 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| TWI764317B (zh) | 電路板與其製造方法 | |
| KR100634238B1 (ko) | 테이프 캐리어 패키지용 탭 테이프 | |
| KR20040024381A (ko) | 인쇄회로기판의 도금방법 | |
| US6240632B1 (en) | Method of manufacturing lead frame and integrated circuit package | |
| CN114364146A (zh) | 电路板与其制造方法 | |
| KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
| WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN101305453A (zh) | 细间距互连及制造方法 | |
| KR20060108045A (ko) | 반도체 패키지용 인쇄회로기판의 윈도우 가공방법 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
| KR100599636B1 (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 | |
| CN100570868C (zh) | 电路板及其制造方法 | |
| KR20030091172A (ko) | 인쇄회로기판의 도금용 전원공급구조 | |
| KR100866532B1 (ko) | 링 형상의 도금인입선을 갖는 비오씨 반도체 패키지 기판의제조방법 | |
| KR101091243B1 (ko) | 인쇄회로기판의 제조방법 | |
| US7291788B2 (en) | Circuit substrate | |
| TW202418892A (zh) | 電路板結構及其製作方法 | |
| KR100609647B1 (ko) | 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법 |