TWI325621B - Chip assembly and chip package - Google Patents

Description

VIT06-0189 22506twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於一 種晶片組裝體與晶片封裝體。 【先前技術】 在半導體產業中’積體電路（integrated circuits，1C) 的生產主要可分為三個階段：積體電路的設計、積體電路 的製作及積體電路的封裂。 在積體電路的製作中，晶片（chip)是經由晶圓（wafer) 製作、形成積體电路以及切割晶圓（wafer sawing )等步驟 而完成。晶圓具有一主動面（active surface )，其泛指晶 圓之具有主動元件（active dement)的表面。當晶圓内部 之積體電路完成之後，晶圓之主動面更配置有多個焊墊 (bondingpad) ’以使最終由晶圓切割所形成的晶片可經 由這些焊墊而向外電性連接於一承載器（carrier)。承載 為例如為一導線架（leadframe )或—電路板（drcuit board )日曰片了藉由打線接合技術（wire-bonding technology nip-chip bonding technology ) 配置於承顧上且電性連接至承載器，使得“之這些焊 塾可電性連接至承载H之多個接點，以構成—；封農體。 就覆晶接合技術而言，通常在晶圓之主動面上形成這 些焊塾之後’會於各個胖上製作—導電凸塊 bump) ’以作為晶片電性連接至承載器的中介。由於這些 導電凸塊通常以面陣列的方式排列於晶片之主動面上，使 1325621 22506twf.doc/n

VlT〇6-〇ig9 得覆晶接合技術適於運用在高接點數及高接點密度之晶片 封裝體，例如已普遍地應用於半導體封裝產業中的覆晶/ 球格陣列式封裝（flip chip/ball grid array package )。此外， 相，於打線接合技術，由於這些導電凸塊可提供晶片與承 载器之間較短的傳輪路徑，使得覆晶接合技術可提升晶片 封裝體之電性效能（electrical performance )。 S知之晶片封裝體的晶片在進行高速啟動（turn〇n) 與關閉（turnoff)的切換時，晶片内部的電流迴路會產生 切換雜訊（switchingnoise)，而配置於晶片封裝體内的去 ，合電容（decoupling capacit〇r )將適時地穩定電源與過濾 ^頻雜訊。在習知之晶片封裝體中，去耦合電容依^設^ 需求而配置於承載器内或承載器上，然而這些配置=耦合 電容的位置皆有其缺點。進言之，55置於錢器内的去^ 合電容其製作不易且製造成本較高。此外，配置於承載器 上的去耦合電容雖然其電容值可較大’但是配置於承載^ 上的去輕合電容與晶片相距較遠而無法達到預期的效果。 【發明内容】 ’ 本發明&供一種晶片組裝體及晶片封震體，其電性效 能較佳。 八 、本發明提出一種晶片組裝體，其包括—晶片與至少一 被動元件（passive element)。晶片包括一基材（su^tra=)、 —線路單元（circuit unit)、多個第一焊墊與多個導電孔道 (conductive via)。基材具有彼此相對的—第—表面與= 第二表面。線路單元配置於第一表面上，且這些^一^墊 6 VIT06-0189 22506twf.doc/n 配置於第二表面h這些導電孔道貫穿 ==連Ϊ這些第一焊塾與線路單元。此外，被動元 件配置於第二表面上且電性連接至這些第—焊墊。 種晶片封裝體，其包括—承載器與一晶 裝體配置於承载器上且電性連接至承載 ':Ϊ 晶片與至少一被動元件。晶片包括 二基：、一線路單元、多個第-焊墊與多個導電孔道。基 材具有彼此相對的—第—表面與-第二表面，其中第-表 面面向承載ϋ。線路單元配置於第—表面上，且這些第一 表面上。這些導電孔道貫穿基材，其中這 二孔道電性連接這焊塾與線路單元。此外，被 動兀件配置於第二表面上且電性連接至這些第一焊塾。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉較佳實關，並配合所關式，作詳細說明如下。 【實施方式】 請參考圖1，其繪示本發明第一實施例之一種晶片封 裝體的剖面示意圖。第—實施例之晶片封裝體2G0包括-承載器210與-晶片組裝體22〇。晶片組裝體22〇配置於 承載210上且電性連接至承載器21〇，而晶片組裝體22〇 包括一晶片222與至少一被動元件224 (圖i僅示意地繪 示一個）。 晶片222包括一基材222a、一線路單元22处、多個 焊墊222c與多個導電孔道222d。基材222a具有彼此相對 的兩表面S卜S2，其中基材222a之表面S1面向承載器 1325621 VIT06-0189 22506twf.doc/n 210。線路單元222b配置於基材222a之表面SI上。這些 焊墊222c配置於基材222a之表面S2(即晶片222之背面） 上。這些導電孔道222d貫穿基材222a，其中這些導電孔 道222d電性連接這些焊墊222c與線路單元22%。此外， 被動兀件224配置於基材222a之表面S2上且電性連接至 這些焊墊222c。

由於被動元件224配置於晶片222之基材222a的表 面S2上，所以與習知技術之將被動元件配置於承載器上 的作法相較，晶片封裝體2〇〇的被動元件224與晶片 相距較近。因此，當晶片222運作時，被動元件224所能 f到的效能為最佳，使得晶片封裝體2⑻的電性效能有所 實施例中’被動元件224可為電容，其包括兩 2=4a與-介電層224b。這些導電層224a可藉由表 （surface _nting techn〇1〇gy)而分別電性連

Μ 5且介電層224b配置於這些導電層224a lav: ) ϋ，&些導電層咖可分別為接地層（ground (圖T僅線路早：222b包括至少-電晶體1〇〇 電鱗不—個）與多條線路搬、刚、106。 =?〇=，進而電性連接至承载器= ^’_單元222一包括其他峨 8 VIT06-0189 22506twf.doc/n 與其他積體電路（未綠示），在此第一實施例只是用以舉 例而非限定本發明。 詳言之’第一實施例之晶片222的線路單元222b中 的電源線路104可經由部分的導電孔道222d(亦即電源導 電孔道）與部分的焊墊222c (亦即電源焊墊），而電性連 接至被動元件224的其中一導電層224a (亦即電源層）。 此外’晶片222的線路單元222b中的接地線路1〇6可經由 另一部份的導電孔道222d (亦即接地導電孔道）與另一部 份的焊塾222c(亦即接地焊墊）’而電性連接至被動元件 224的另一導電層224a (亦即接地層）。 當第一實施例之晶片封裝體200的晶片222在進行高 速啟動與關閉的切換時，傳輸於晶片222之線路單元222b 内的電流會引起切換雜訊。配置於基材222a的表面S2上 的被動元件224可作為去耦合電容而適時地穩定電源與過 渡高頻雜訊。與習知技術相較，由於被動元件224與晶片 222相距較近’因此例如為電容的被動元件224其穩定電 源與過渡南頻雜訊的效果較佳。 值得說明的是，第一實施例中，承載器21〇可為電路 板，且晶片組装體220更包括多個導電凸塊226。這些導 電凸塊226配置於線路單元222b的一表面S3(即晶片222 之主動面）與承載器21〇之間，其中表面S3為線路單元 222b之遠離基材222a之表面。晶片222藉由這些導電凸 塊226而電性連接至承載器210。综言之，第一實施例之 晶片222是猎由覆晶接合技術而電性連接至承載器。 1325621 VIT06-0189 22506twf.doc/n 請參考圖2，其繪示本發明第二實施例之一種晶片封 裝體的剖面示意圖。第二實施例之晶片封裝體3〇〇與第一 實施例之晶片封裝體200的主要不同之處在於，被動元件 324的外型與配置方式。在第二實施例中，被動元件324 包括兩導電層324a、一介電層324b與多個導電貫孔 (conductive through hole) 324c。介電層 324b 配置於這些

導電層324a之間，且這些導電貫孔324c貫穿介電層 324b。此外，就圖2所繪示的相對位置而言，位於介電層 下方的導電層324a具有多個焊墊324d與一導電部 (conductive portion )324e，且這些焊墊 324d 與導電部 324e 電性絕緣。 這些導電貫孔324c電性連接位於介電層32牝上方的 導電層324a與這些焊塾324d。此外，這些焊塾324d電性 連接至部分的焊墊322c，且導電部324e電性連接至另一 部分的焊墊322c。

詳言之，第二實施例之晶片322的線路單元32沘中 的電源線路104可經由部分的導電孔道322d(亦即電源導 電孔道）、部分的焊墊322C(亦即電源焊墊）、燁墊32如 與導電貫孔324c ’而電性連接至被動元件324之位於 層鳩上^的導電層324& (亦即電源層）。此外，晶片 322的線路單兀322b的接地線路1〇6可經由另一部分的導 電孔道现（亦即接地導電孔道）與 ，地焊塾）’而電性連接至被動元件 的/電部现（亦即接地層）。必須說明 的疋’位於介錢324b上方料電層⑽與位於介電層 VIT06-0189 22506twfdoc/n 3施下方的導電部现可依照設計需求而分別為接地層 與電源層，據此上述實施例只是用以舉例而非限定本發明曰。

值得注意的是，由於被動元件似的兩導電層X 可以平行於基材322a之表面S2,（即晶片322之背 方式配置於晶片322上，所以兩導電層遍的面積 大。因此，當晶片322運作時，被動元件324亦可作 熱片而將晶片322所產生的熱傳遞至外界環境中。 综上所述，本發明之晶片組裝體與晶片封裝體至 有以下的優點： /、 、由於本發明之被動元件是配置於晶 以與習知技術之將被動元件配置於承載器上的作法相較， ^發明之晶組裝體的被動元件與晶片相距較近。因此， 當晶片運作時’被動元件所能達到的效能為最佳，使 ，明之晶片組裝體與應用其之晶片封裝體的電性效能有 提升。 二、 由於本發明之被動元件的這些導電層可以平 背面的方式配置於晶片上，所以這些導電層的面積 β 乂 。因此，當晶片運作時，被動元件亦可作為散熱片 而將晶片所產生的熱傳遞至外界環境甲。 ’、、、 三、 由於本發明之晶片組裝體與晶片封褒體可採用 有被動件械置於晶^#面上，麟本糾之 裝體與晶片縣體的製造方法可與現有製程整合。 —雖然本發明已啸佳實_揭露如上，财並非用以 限定本發明，任何所屬技術領域中具有通常知識者 脫離本發明之精神和範圍内，當可作些許之更動與濁飾， 1325621 VIT06-0189 22506twf.doc/n 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 第—實施例之一種晶片封裴體的剖面 第二實施例之一種晶片封裴體 W剖面

【主要元件符號說明】 100 :電晶體 102、104、106 :線路 200、300 ·晶片封裝體 210 :承載器

【圖式簡單說明】 圖1繪示本發明 示意圖。 圖2繪示本發明 示意圖。 220 :晶片組裝體 222、322 :晶片 222a、322a :基材 222b、322b :線路單元 222c、322c、324d :焊塾 222d、322d :導電孔道 224、324 :被動元件 224a、324a :導電層 224b、324b :介電層 226 :導電凸塊 324c :導電貫孔 324e :導電部 8卜32、82，、83:表面 12

Claims (1)

1. 晶片 包括 申請專利範圍： 種晶片組裝體，包括 丨、“---一 _ _ 1 ------——--J 面，:ίΐ第具Ϊ彼此相對的一第一表面與一第二表 /、中。亥弟二表面為該晶片的背面； 鬌 = 線路單配置於該第—表面上； 置於該第二表面上;以及 電性連接兮此^ ’貝穿該基材’其中該些導電孔道 至少-被=弟—焊塾與該線路單元；以及 、[焊ΐ:=於該第二表面上且電性連接至 具中該被動元件包括： 一第〜導電層； 其中該’具有多個第二焊墊與-導電部， 一二率—烊墊與該導電部電性絕緣； ；以/電層’配置於該第—導電層與該第二導電層 導電孔焊電層且電性連接該第-，分該㈣—=墊且該電性連接 分該些第1塾。。 電性連接至另—部 緩利範圍第1項所述之晶片組裝體，… 、該些線;晶體與多條線路，且該電晶體= 3.如申請專利範圍第1項所述之晶片組裝體，其令該 13 99-1-26 破動元件騎容。 第 導:圍第1項所述之晶片組裝體，其中該 5曰1為接也層，且該導電部為電源層。 第 導專利範圍第1項所述之晶片組裝體，其中談 『電層，源層，且該導電部為接地層。、中^ 多询暮^請專利範圍第1項所述之晶片組裝體，更包括 三表^凸塊’其配置於該線路單元之遠離該基材的^ 7·〜種晶片封裝體，包括： 〜承載器；以及 栽器 ，=片組裝體’配置於該承載ϋ上域性連接至該承 該晶片組裝體包括： 一晶片，包括： 一 基材，具有彼此相對的一第一表面與—第 % 一表，，其中該第一表面面向該承載器，該第— 表面為該晶片的背面； 一 :線路單元，配置於該第—表面上； =固第1塾’配置於該第二表面上；以及 電孔道’貫穿該基材，其中該些導電 ^ _連接該些第一焊墊與該線路單元；以及 接至ίϋ被t件，配置於該第二表面上且電性連 货其巾該被動元件包括： —第一導電層； 一第二導電層’具有多個第二焊墊與〜導電 14 99-1-26 第二焊墊與該導電部電m 電層之間；以及’丨包層’配置於該第一導電層與該第二導 第電貫孔，貫穿該介朗且電性連接該 鲁 、:性連接至部分該些第-焊塾，且該導二泫 &如=至另，分該些第—焊墊。 線路單元包二圍第7項所述之晶片封裝體，其中談 連接至該些體與多條線路，且該電晶體 被動利範圍第7項所述之晶片封裝體，， * ~ 7 ^ ^ η, 曰為接地層，且該導電部為電源層。 a 鲁 第-導電圍第7項所述之晶片封|體，其中续 s為電源層，且該導電部為接地層。 晶片咖第7項所述之晶片魄體，其中今 遠離該基材==凸塊，其配置於該線路單元: 由該些導電凸塊:;==，其中該晶岣 承栽卿7额㈣㈣體，其％ 15