TWI860262B - 功率晶片封裝結構及其製造方法 - Google Patents

Abstract

本發明公開一種功率晶片封裝結構及其製造方法。所述功率晶片封裝結構包含一載板、多個支撐部、一導電膏、及一功率晶片。所述載板包含一陶瓷板及形成於所述陶瓷板的一內金屬層。所述內金屬層包含一連接墊及彼此間隔設置且位於所述連接墊外側的多個承載區塊。多個所述支撐部分別形成於多個所述承載區塊之上，並且所述導電膏設置於所述連接墊之上。所述功率晶片包含設置於多個所述支撐部的一晶片本體、及形成於所述晶片本體的一接合墊。所述接合墊連接於所述導電膏，以使所述功率晶片電性耦接於所述載板。

Description

功率晶片封裝結構及其製造方法

本發明涉及一種封裝結構，尤其涉及一種功率晶片封裝結構及其製造方法。

當現有功率晶片封裝結構採用無打線（wire-less）架構時，現有功率晶片封裝結構之中的功率晶片容易產生傾斜，進而產生可靠度（reliability）不佳的問題。於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。

本發明實施例在於提供一種功率晶片封裝結構及其製造方法，能有效地改善現有功率晶片封裝結構所可能產生的缺陷。

本發明實施例公開一種功率晶片封裝結構製造方法，其包括：一前置步驟：提供一第一載板，包含一第一陶瓷板及形成於所述第一陶瓷板的內板面的一第一內金屬層；其中，所述第一內金屬層包含有至少一個第一連接墊、及彼此間隔且位於至少一個所述第一連接墊外側的多個第一承載區塊；一第一增層步驟：分別於多個所述第一承載區塊形成有多個支撐部，其共同定義為一第一支撐階層；一配置步驟：於至少一個所述第一連接墊之上設置有至少一個第一導電膏，並使至少一個所述第一導電膏的頂緣不低於所述第一支撐階層的頂緣；一置晶步驟：以一治具將一功率晶片設置於所述第一支撐階層與至少一個所述第一導電膏，以使所述功率晶片的至少一個第一接合墊連接於至少一個所述第一導電膏；以及一固化步驟：通過所述治具加熱並燒結至少一個所述第一導電膏，以使所述功率晶片固定於至少一個所述第一導電膏。

本發明實施例也公開一種功率晶片封裝結構，其包括：一第一載板，包含一第一陶瓷板及形成於所述第一陶瓷板的內板面的一第一內金屬層；其中，所述第一內金屬層包含有至少一個第一連接墊、及彼此間隔設置且位於至少一個所述第一連接墊外側的多個第一承載區塊；一第一支撐階層，包含多個支撐部，其分別形成於所述第一內金屬層的多個所述第一承載區塊之上；至少一個第一導電膏，設置於至少一個所述第一連接墊之上；以及一功率晶片，包含：一晶片本體，具有位於相反側的一第一表面與一第二表面，並且所述晶片本體的所述第一表面設置於所述第一支撐階層；及至少一個第一接合墊，形成於所述晶片本體的第一表面；其中，至少一個所述第一接合墊連接於至少一個所述第一導電膏，以使所述功率晶片電性耦接於所述第一載板。

綜上所述，本發明實施例所公開的功率晶片封裝結構及其製造方法，通過於所述第一載板與所述功率晶片之間配置有所述第一支撐階層，以使得所述功率晶片封裝結構於生產的過程中，所述功率晶片能夠受到第一支撐階層頂抵而被維持在預設位置，進而避免所述功率晶片相對於所述第一載板產生傾斜、以維持較佳的可靠度。

為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。

以下是通過特定的具體實施例來說明本發明所公開有關“功率晶片封裝結構及其製造方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。

應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

[實施例一]

請參閱圖1至圖9所示，其為本發明的實施例一。本實施例公開一種功率晶片封裝結構100及其製造方法S100，而為便於說明本實施例，以下將先介紹所述功率晶片封裝結構100的各個元件構造及其連接關係，而後再說明所述功率晶片封裝結構製造方法S100的主要實施步驟。

如圖1至圖3所示，所述功率晶片封裝結構100於本實施例中是採用無打線（wire-less）架構，並且所述功率晶片封裝結構100包含有一第一模組1、間隔於所述第一模組1的一第二模組2、夾持固定於所述第一模組1與所述第二模組2之間的一功率晶片3、及彼此間隔地配置於所述功率晶片3外側的多個接腳4。

所述功率晶片3包含有一晶片本體33、形成於所述晶片本體33一側的兩個第一接合墊31、及形成於所述晶片本體33另一側的一第二接合墊32。於本實施例中，所述晶片本體33具有位於相反兩側的一第一表面331與一第二表面332，並且兩個所述第一接合墊31彼此間隔地形成於所述第一表面331且可以是一源極墊（source pad）與一閘極墊（gate pad），而所述第二接合墊32形成於所述第二表面332且可以是一汲極墊（drain pad），但本發明不受限於此。

需額外說明的是，所述功率晶片3的類型可依據實際需求而加以調整變化，例如：所述功率晶片3可以是絕緣閘極雙極性電晶體（Insulated Gate Bipolar Transistor，IGBT）、功率金氧半場效電晶體（Power MOSFET）、雙極性接面型電晶體（Bipolar Junction Transistor BJT）、碳化矽（SiC）功率元件、氮化鎵（GaN）功率元件、高電子移動率電晶體（High Electron Mobility Transistor， HEMT）、或快恢復二極體（Fast Recovery Diode，FRD）。此外，所述功率晶片3的數量也可依據實際需求而調整為多個。

所述第一模組1於本實施例中包含有一第一載板11、及形成於所述第一載板11的一第一支撐階層12與兩個第一導電膏13、及形成於所述第一支撐階層12的一定位階層14，但本發明不受限於此。舉例來說，於本發明未繪示的其他實施例中，所述定位階層14可以依據實際需求而被省略或是以其他構造取代。

所述第一載板11包含一第一陶瓷板111、形成於所述第一陶瓷板111內板面的一第一內金屬層112、及形成於所述第一陶瓷板111外板面的一第一外金屬層113。於本實施例中，所述第一載板11為一直接鍍銅（direct plated copper，DPC）陶瓷基板，並且所述第一內金屬層112與所述第一外金屬層113是分別鍍於所述第一陶瓷板111的所述內板面與所述外板面，但本發明不以此為限。舉例來說，於本發明未繪示的其他實施例中，所述第一內金屬層112與所述第一外金屬層113也可以是通過直接覆銅（direct bonded copper，DBC）技術或是以活性金屬硬焊（Active Metal Brazing，AMB） 技術，而分別形成於所述第一載板11的所述內板面與所述外板面。

進一步地說，所述第一內金屬層112具有間隔配置的兩個第一連接墊1121、及彼此間隔設置且位於兩個所述第一連接墊1121外側的多個第一承載區塊1122，並且每個所述第一連接墊1121可以是連接於一個所述第一承載區塊1122，而所述第一內金屬層112形成有圍繞於兩個所述第一連接墊1121的多個間隙。換個角度來說，除了兩個所述第一連接墊1121，所述第一內金屬層112的其他部位的佈局可依據實際需求而加以調整變化。

所述第一支撐階層12包含分別形成於多個所述第一承載區塊1122的多個支撐部121，並且每個所述第一連接墊1121能通過其所相連的所述第一承載區塊1122，進而電性耦接於相對應的所述支撐部121。再者，所述定位階層14形成於多個所述支撐部121之上，以使所述定位階層14與多個所述支撐部121共同包圍定義出一定位槽S。於本實施例中，所述定位階層14包含多個突起141，其分別設置於多個所述支撐部121，以構成所述定位槽S的邊界。

進一步地說，所述第一內金屬層112的材質及所述第一支撐階層12的材質皆為導電材料（如：銅）。其中，所述支撐部121及所述第一支撐階層12可以是半導體製程而形成的一體單件式構造，但不以此為限。舉例來說，於本發明未繪示的其他實施例中，所述第一內金屬層112的材質及所述第一支撐階層12的材質可以是彼此相異的導電材料。

再者，所述定位階層14的材質為絕緣材料。其中，所述絕緣材料可以是感光樹脂（Photosensitive Resin，PR）、低模量（low modulus）高分子、及液晶高分子（Liquid Crystal Polymer，LCP），但不以此為限。舉例來說，於本發明未繪示的其他實施例中，在未連接於所述接腳4的任一個所述支撐部121上，其可供導電材質所製成的所述突起141形成於其上。

如圖1至圖3所示，兩個所述第一導電膏13分別設置於所述第一內金屬層112的兩個所述第一連接墊1121之上，並且每個所述第一導電膏13於本實施例中進一步限定為燒結固化的銀膏，但不以此為限。

所述功率晶片3設置於所述定位槽S、並以所述第一表面331設置於所述第一支撐階層12，並且兩個所述第一接合墊31分別連接於兩個所述第一導電膏13，以使所述功率晶片3電性耦接於所述第一載板11。更詳細地說，所述功率晶片3的底部位於所述定位槽S之內，並且所述功率晶片3的頂部突伸出所述定位槽S，而所述第一支撐階層12的多個所述支撐部121頂抵於所述晶片本體33的所述第一表面331，每個所述第一導電膏13未連接於所述第一承載區塊1122。

需額外說明的是，所述第一連接墊1121的數量及所述第一導電膏13的數量於本實施例中各是以兩個來說明，進而對應於所述功率晶片3的兩個所述第一接合墊31，但本發明不以此為限。也就是說，所述第一連接墊1121的數量、所述第一接合墊31的數量、及所述第一導電膏13的數量也可依據實際需求而調整為至少一個。

依上所述，所述功率晶片封裝結構100於本實施例中通過於所述第一載板11與所述功率晶片3之間的所述第一支撐階層12，以使得所述功率晶片封裝結構100於生產的過程中，所述功率晶片3能夠多個所述第一支撐階層12的頂抵而被維持在一預設位置，進而避免所述功率晶片3相對於所述第一載板11產生傾斜、以維持較佳的可靠度。

所述第二模組2包含有一第二載板21、及形成於所述第二載板21的一第二支撐階層22與一第二導電膏23。所述第二載板21包含一第二陶瓷板211、形成於所述第二陶瓷板211內板面的一第二內金屬層212、及形成於所述第二陶瓷板211外板面的一第二外金屬層213。

於本實施例中，所述第二載板21為一直接鍍銅（direct plated copper，DPC）陶瓷基板，並且所述第二內金屬層212與所述第二外金屬層213是分別鍍於所述第二陶瓷板211的所述內板面與所述外板面，但本發明不以此為限。舉例來說，於本發明未繪示的其他實施例中，所述第二內金屬層212與所述第二外金屬層213也可以是通過直接覆銅（DBC）技術或是以活性金屬硬焊（AMB） 技術，而分別形成於所述第二載板21的所述內板面與所述外板面。

所述第二內金屬層212具有一第二連接墊2121、及間隔於所述第二連接墊2121的一第二承載區塊2122，並且所述第二內金屬層212形成有圍繞於所述第二連接墊2121的間隙。換個角度來說，除了所述第二連接墊2121，所述第二內金屬層212的其他部位的佈局可依據實際需求而加以調整變化；例如：所述第二承載區塊2122可以包含有彼此間隔設置的多個部位。

進一步地說，所述第二內金屬層212的材質與所述第二支撐階層22的材質皆為導電材料（如：銅）。其中，所述第二承載區塊2122與所述第二支撐階層22可以是半導體製程而形成的一體單件式構造，但不以此為限。舉例來說，於本發明未繪示的其他實施例中，所述第二內金屬層212的材質與所述第二支撐階層22的材質可以是彼此相異的導電材料。

所述第二導電膏23設置於所述第一內金屬層112的所述第二連接墊2121之上，並且所述第二導電膏23於本實施例中進一步限定為燒結固化的銀膏，但不以此為限。

所述功率晶片3以所述第二表面332設置於所述第二支撐階層22，並且所述第二接合墊32連接於所述第二導電膏23，以使所述功率晶片3電性耦接於所述第二載板21。其中，所述第一載板11的環側緣較佳是切齊所述第二載板21的環側緣。

多個所述接腳4夾持固定於所述第一支撐階層12的多個所述支撐部121與所述第二載板21之間，並且每個所述接腳4的頂緣未突伸出所述功率晶片3的所述第二表面332，每個所述接腳4可以通過導電材料M（如：導電膏）連接固定於相對應的所述支撐部121與所述第二載板21，進而使得每個所述接腳4電性耦接於所述第一載板11與所述第二載板21的至少其中之一，但本發明不以此為限。

舉例來說，如圖4所示，所述定位階層14的多個所述突起141可以是位於多個所述接腳4的內側，並且多個所述接腳4夾持固定於所述第一支撐階層12與所述第二載板21（圖4未示出）之間、但未觸及所述定位階層14。

此外，如圖1和圖2所示，所述功率晶片封裝結構100於本實施例中還包含有一模製封裝體6（molding compound），以使所述第一模組1、所述第二模組2、及所述功率晶片3被埋置於所述模製封裝體6之內，而每個所述接腳4的局部穿出所述模製封裝體6，並且所述第一外金屬層113與所述第二外金屬層213也裸露於所述模製封裝體6之外，據以提升散熱效能。

需額外說明的是，所述第二連接墊2121的數量及所述第二導電膏23的數量於本實施例中各是以一個來說明，進而對應於所述功率晶片3的所述第二接合墊32，但本發明不以此為限。也就是說，所述第二連接墊2121的數量、所述第二接合墊32的數量、及所述第二導電膏23的數量也可依據實際需求而調整為超過一個。

依上所述，所述功率晶片封裝結構100於本實施例中通過於所述第二載板21與所述功率晶片3之間的所述第二支撐階層22，以使得所述功率晶片封裝結構100於生產的過程中，所述功率晶片3能夠受到多個所述第二支撐階層22的頂抵而被維持在所述預設位置，進而避免所述功率晶片3相對於所述第二載板21產生傾斜、以維持較佳的可靠度。

如圖2及圖4至圖9所示，以上為所述功率晶片封裝結構100於本實施例中的構造說明，以下接著大致介紹所述功率晶片封裝結構製造方法S100，其相關技術內容可參酌所述功率晶片封裝結構100的上述說明。但，所述功率晶片封裝結構100並不限於通過實施所述功率晶片封裝結構製造方法S100所製成。

再者，為便於理解本實施例，以下僅說明所述第一模組1與所述功率晶片3之間的製造流程。其中，所述功率晶片封裝結構製造方法S100於本實施例中依序包含有（或實施）一前置步驟S110、一第一增層步驟S120、一第二增層步驟S130、一配置步驟S140、一置晶步驟S150、及一固化步驟S160，但不以此為限。舉例來說，於本發明未繪示的其他實施例中，所述第二增層步驟S130也可依據實際需求而加以省略。

所述前置步驟S110：如圖4至圖6所示，提供一第一載板11，包含一第一陶瓷板111及形成於所述第一陶瓷板111的內板面的一第一內金屬層112。其中，所述第一內金屬層112包含有至少一個第一連接墊1121、及彼此間隔設置且位於至少一個所述第一連接墊1121外側的多個第一承載區塊1122，並且至少一個所述第一連接墊1121連接於至少一個所述第一承載區塊1122。

所述第一增層步驟S120：如圖4至圖6所示，分別於多個所述第一承載區塊1122形成有多個支撐部121，其共同定義為一第一支撐階層12。其中，所述第一連接墊1121能通過其所相連的所述第一承載區塊1122，進而電性耦接於相對應的所述支撐部121。

所述第二增層步驟S130：如圖4和圖7所示，於多個所述支撐部121之上形成有一定位階層14，以共同包圍定義出一定位槽S。

所述配置步驟S140：如圖4和圖8所示，於至少一個所述第一連接墊1121之上設置有至少一個第一導電膏13，並使至少一個所述第一導電膏13的頂緣不低於所述第一支撐階層12的頂緣。其中，至少一個所述第一導電膏13於較佳是進一步限定為一銀膏，並且至少一個所述第一導電膏13於所述配置步驟S140之中能被加熱至130度C，以實施預乾燥（pre-drying），但不以此為限。

所述置晶步驟S150：如圖4和圖9所示，以一治具200將一功率晶片3設置於所述第一支撐階層12與至少一個所述第一導電膏13，以使所述功率晶片3的至少一個第一接合墊31連接於至少一個所述第一導電膏13。其中，所述功率晶片3的底部位於所述定位槽S之內，並且所述功率晶片3的頂部突伸出所述定位槽S。

所述固化步驟S160：如圖4和圖9所示，通過所述治具200加熱並燒結至少一個所述第一導電膏13，以使所述功率晶片3固定於至少一個所述第一導電膏13。進一步地說，所述第一導電膏13的燒結過程於本實施例中可以依據實際需求而採用無壓力（pressure-less）燒結或是以特定壓力值進行壓力輔助（pressure-assisted）燒結，但本發明在此不加以限制。

此外，至少一個所述第一連接墊1121的數量、至少一個所述第一導電膏13的數量、及至少一個第一接合墊31的數量於本實施例中各為兩個，但本發明不受限於此。再者，所述第二模組2與所述功率晶片3之間的封裝流程類似於上述步驟S110～S160，而在所述第二模組2安裝至所述功率晶片3之後，進一步通過一封裝步驟（圖中未示出）形成所述模製封裝體6（如：圖2），具體內容在此不再加以贅述。

[實施例二]

請參閱圖10所示，其為本發明的實施例二。由於本實施例類似於上述實施例一，所以兩個實施例的相同處不再加以贅述，而本實施例相較於上述實施例一的差異大致說明如下：

於本實施例中，所述功率晶片封裝結構100進一步包含一絕緣支撐體5，其位於兩個所述第一連接墊1121之間並夾持於所述第一陶瓷板111與所述晶片本體33的所述第一表面331之間，據以能夠有效地支撐所述功率晶片3、並還能作為擋牆之用。其中，所述絕緣支撐體5可以是通過黃光微影製程所形成的光阻層（photoresist），但本發明不以此為限。

[本發明實施例的技術效果]

綜上所述，本發明實施例所公開的功率晶片封裝結構及其製造方法，通過於所述第一載板與所述功率晶片之間配置有所述第一支撐階層，以使得所述功率晶片封裝結構於生產的過程中，所述功率晶片能夠受到第一支撐階層頂抵而被維持在預設位置，進而避免所述功率晶片相對於所述第一載板產生傾斜、以維持較佳的可靠度。

再者，本發明實施例所公開的功率晶片封裝結構及其製造方法，通過於所述第一支撐階層之上進一步形成有所述定位階層，以使得所述功率晶片能夠準確地設置在所述定位階層與所述第一支撐階層所共同構成的所述定位槽之內。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的專利範圍內。

100:功率晶片封裝結構 1:第一模組 11:第一載板 111:第一陶瓷板 112:第一內金屬層 1121:第一連接墊 1122:第一承載區塊 113:第一外金屬層 12:第一支撐階層 121:支撐部 13:第一導電膏 14:定位階層 141:突起 2:第二模組 21:第二載板 211:第二陶瓷板 212:第二內金屬層 2121:第二連接墊 2122:第二承載區塊 213:第二外金屬層 22:第二支撐階層 23:第二導電膏 3:功率晶片 31:第一接合墊 32:第二接合墊 33:晶片本體 331:第一表面 332:第二表面 4:接腳 5:絕緣支撐體 6:模製封裝體 S:定位槽 M:導電材料 200:治具 S100:功率晶片封裝結構製造方法 S110:前置步驟 S120:第一增層步驟 S130:第二增層步驟 S140:配置步驟 S150:置晶步驟 S160:固化步驟

圖1為本發明實施例一的功率晶片封裝結構的立體示意圖。

圖2為圖1沿剖線II-II的剖視示意圖。

圖3為本發明實施例一的功率晶片封裝結構的俯視示意圖（省略第二模組與封裝體）。

圖4為本發明實施例一的功率晶片封裝結構製造方法的流程示意圖。

圖5為圖4的前置步驟及第一增層步驟、及第二增層步驟的剖視示意圖。

圖6為圖5的俯視示意圖。

圖7為圖4的第二增層步驟的俯視示意圖。

圖8為圖4的配置步驟的剖視示意圖。

圖9為圖4的置晶步驟與固化步驟的剖視示意圖。

圖10為本發明實施例二的功率晶片封裝結構的剖視示意圖。

100:功率晶片封裝結構

1:第一模組

11:第一載板

111:第一陶瓷板

112:第一內金屬層

1121:第一連接墊

1122:第一承載區塊

113:第一外金屬層

12:第一支撐階層

121:外支撐部

13:第一導電膏

14:定位階層

141:突起

2:第二模組

21:第二載板

211:第二陶瓷板

212:第二內金屬層

2121:第二連接墊

2122:第二承載區塊

213:第二外金屬層

22:第二支撐階層

23:第二導電膏

3:功率晶片

31:第一接合墊

32:第二接合墊

33:晶片本體

331:第一表面

332:第二表面

4:接腳

6:模製封裝體

S:定位槽

M:導電材料

Claims (17)

1. 一種功率晶片封裝結構製造方法，其包括： 一前置步驟：提供一第一載板，包含一第一陶瓷板及形成於所述第一陶瓷板的內板面的一第一內金屬層；其中，所述第一內金屬層包含有至少一個第一連接墊、及彼此間隔設置且位於至少一個所述第一連接墊外側的多個第一承載區塊； 一第一增層步驟：分別於多個所述第一承載區塊形成有多個支撐部，其共同定義為一第一支撐階層； 一配置步驟：於至少一個所述第一連接墊之上設置有至少一個第一導電膏，並使至少一個所述第一導電膏的頂緣不低於所述第一支撐階層的頂緣； 一置晶步驟：以一治具將一功率晶片設置於所述第一支撐階層與至少一個所述第一導電膏，以使所述功率晶片的至少一個第一接合墊連接於至少一個所述第一導電膏；以及 一固化步驟：通過所述治具加熱並燒結至少一個所述第一導電膏，以使所述功率晶片固定於至少一個所述第一導電膏。
2. 如請求項1所述的功率晶片封裝結構製造方法，其中，至少一個所述第一連接墊的數量、至少一個所述第一導電膏的數量、及至少一個第一接合墊的數量各為兩個，並且每個所述第一連接墊電性耦接於一個所述支撐部。
3. 如請求項2所述的功率晶片封裝結構製造方法，其中，於所述第一增層步驟與所述配置步驟之間，所述功率晶片封裝結構製造方法進一步包括一第二增層步驟：於多個所述支撐部之上形成有一定位階層，以共同包圍定義出一定位槽；於所述置晶步驟之中，所述功率晶片的底部位於所述定位槽之內，並且所述功率晶片的頂部突伸出所述定位槽。
4. 如請求項3所述的功率晶片封裝結構製造方法，其中，所述第一內金屬層的材質與所述第一支撐階層的材質皆為導電材料，而所述定位階層的材質為絕緣材料，而至少一個所述第一導電膏進一步限定為一銀膏。
5. 如請求項1所述的功率晶片封裝結構製造方法，其中，所述功率晶片進一步包含有： 一晶片本體，具有位於相反側的一第一表面與一第二表面；其中，兩個所述第一接合墊彼此間隔地形成於所述第一表面且分別為一源極墊（source pad）與一閘極墊（gate pad），並且所述晶片本體以所述第一表面設置於所述第一支撐階層之上；及 一第二接合墊，形成於所述第二表面且為一汲極墊（drain pad）。
6. 如請求項1所述的功率晶片封裝結構製造方法，其中，所述第一載板為一直接鍍銅（direct plated copper，DPC）陶瓷基板並包含有一第一外金屬層，並且所述第一內金屬層與所述第一外金屬層是分別鍍於所述第一陶瓷板的所述內板面與一外板面。
7. 一種功率晶片封裝結構，其包括： 一第一載板，包含一第一陶瓷板及形成於所述第一陶瓷板的內板面的一第一內金屬層；其中，所述第一內金屬層包含有至少一個第一連接墊、及彼此間隔設置且位於至少一個所述第一連接墊外側的多個第一承載區塊； 一第一支撐階層，包含多個支撐部，其分別形成於所述第一內金屬層的多個所述第一承載區塊之上； 至少一個第一導電膏，設置於至少一個所述第一連接墊之上；以及 一功率晶片，包含： 一晶片本體，具有位於相反側的一第一表面與一第二表面，並且所述晶片本體的所述第一表面設置於所述第一支撐階層；及 至少一個第一接合墊，形成於所述晶片本體的第一表面；其中，至少一個所述第一接合墊連接於至少一個所述第一導電膏，以使所述功率晶片電性耦接於所述第一載板。
8. 如請求項7所述的功率晶片封裝結構，其中，至少一個所述第一連接墊連接於至少一個所述第一承載區塊，以電性耦接於相對應所述支撐部。
9. 如請求項8所述的功率晶片封裝結構，其中，所述功率晶片封裝結構進一步包括： 一第二載板，包含一第二陶瓷板及形成於所述第二陶瓷板的內板面的一第二內金屬層；其中，所述第二內金屬層具有至少一個第二連接墊、及間隔於至少一個所述第二連接墊的一第二承載區塊； 一第二支撐階層，形成於所述第二內金屬層的所述第二承載區塊之上；及 至少一個第二導電膏，設置於至少一個所述第二連接墊之上； 其中，所述功率晶片包含至少一個第二接合墊，其形成於所述晶片本體的所述第二表面；其中，所述第二支撐階層設置於所述晶片本體的所述第二表面，至少一個所述第二接合墊連接於至少一個所述第二導電膏，以使所述功率晶片電性耦接於所述第二載板。
10. 如請求項9所述的功率晶片封裝結構，其中，所述功率晶片封裝結構進一步包括多個接腳，其彼此間隔地配置於所述功率晶片的外側；其中，每個所述接腳電性耦接於所述第一載板與所述第二載板的至少其中之一。
11. 如請求項10所述的功率晶片封裝結構，其中，每個所述接腳的頂緣未突伸出所述功率晶片的所述第二表面。
12. 如請求項9所述的功率晶片封裝結構，其中，所述第一載板與所述第二載板各為一直接鍍銅（DPC）陶瓷基板，並且所述第一載板包含有一第一外金屬層，所述第二載板包含有一第二外金屬層；其中，所述第一內金屬層與所述第一外金屬層是分別鍍設於所述第一陶瓷板的所述內板面與一外板面；所述第二內金屬層與所述第二外金屬層是分別鍍設於所述第二陶瓷板的所述內板面與一外板面。
13. 如請求項9所述的功率晶片封裝結構，其中，所述第一載板的環側緣切齊所述第二載板的環側緣。
14. 如請求項8所述的功率晶片封裝結構，其中，至少一個所述第一連接墊的數量、至少一個所述第一導電膏的數量、及至少一個第一接合墊的數量各為兩個，每個所述第一連接墊電性耦接於一個所述支撐部，並且兩個所述第一接合墊分別為一源極墊與一閘極墊；其中，所述功率晶片進一步包含有一第二接合墊，形成於所述第二表面且為一汲極墊。
15. 如請求項14所述的功率晶片封裝結構，其中，所述功率晶片封裝結構包含有形成於多個所述支撐部之上的一定位階層，以使所述定位階層與多個所述支撐部共同包圍定義出一定位槽；所述功率晶片的底部位於所述定位槽之內，並且所述功率晶片的頂部突伸出所述定位槽。
16. 如請求項15所述的功率晶片封裝結構，其中，所述第一內金屬層的材質與所述第一支撐階層的材質皆為導電材料，而所述定位階層的材質為絕緣材料，而至少一個所述第一導電膏進一步限定為一銀膏。
17. 如請求項8所述的功率晶片封裝結構，其中，所述功率晶片封裝結構採用無打線（wire-less）架構。

Images