TWI311865B - Clock and data recovery circuit and method thereof - Google Patents

Description

1311865 九、發明說明： 【發明所屬之技術領域】 本發明係關⑥種時脈資料回復器與方法，特別是關 於〆種包含平行且分離之控制路徑之時脈資料回復器與 方法。 【先前技術】 在現代通成系統中，高速序列傳輸信號之方式係逐漸 代以往平行並列傳輪信號之方式。在高速序列傳輸信號 之過程中，首先須將原本低速之並列信號轉換為一高速序 列信號以利傳送，因此須要一時脈產生電路用以產生一高 ϋ時脈信號以對上述高速序列信號進行取樣。而在接收端 B寺’則需要-時脈資料回復H (cl〇ckandDataRec〇very) 用以還原取樣後的咼速序列信號。時脈資料回復器一般 採用鎖相迴路式架構，其係比較取樣後的高速序列信號 (在此稱取樣後的尚速序列信號為資料信號）與一時脈信 號之相位差以達成上述時脈信號與資料信號自行校準，如 此可降低回復資料信號之錯誤產生率。 如圖1所示，其係為一習知時脈資料回復器之區塊 圖。習知之一時脈資料回復器i包含一相位檢測電路U、 一電流幫浦12 (Charge Pump)、一濾波器13以及一電壓 控制震盪器14 (Voltage Control 〇scillat〇r)。相位檢測電 路11係接收一資料信號data與一當地時脈CLK以比較 資料信號DATA與當地時脈CLK間之相位差以產生二控制 6 1311865

信號UP、DN。相位檢測電路η係為一碰碰相位檢測器 (Bang-Bang Phase Detector)或是二位元式相位檢測器 (Binary Phase Detector)。控制信號UP、DN係用以控制電 流幫浦12中的一組開關121導通一組電流源122,俾使這 一組電流源122輸出入的電流I對滤波器13充放電以產生 輸出電壓V。輸出電壓V係控制電壓控制震盪器14調整 當地時脈CLK的相位，俾使當地時脈CLK的能夠與資料 信號DATA保持固定的相位差。其中濾波器π包含一電 阻131與一電容132’用以過濾電流幫浦12產生之電流工， 其中電阻131係與電容132串聯，且電容132之另一端連 接至一接地端。另外，濾波器13更包含一電容133，用以 抑制高頻抖動(High Frequency Jitter)，且電容133之另一 端亦連接至接地端。通常電容133之容值較電容132小很 多’因此在此將電容133忽略不談。 在上述架構中’電壓控制震盪器M主要係受控於一 單一控制路徑（Single Control Path) ’其包含一比^路徑 (Proportional Path)與一積分路徑（integrati〇n ρ&叫其中: 例路徑是指電流I經由電阻131之路徑，而積分路ς是= 電流I經由電容Π2之路徑。電流Ϊ在比例路徑中提供二 比例增益，其係正比於電流Ϊ乘上電阻131之阻值尺八 電流I在積分路徑中提供-積分增益，其―比於 除以電容132之容值C。將比例增益除以積 : 一穩定係數（Stability Factor)，其值愈高' 侍到 定，因此經換算後，上述架構之穩定係數係等於愈= 7 1311865 了得到一較佳的穩定係數，習知技術通常是將R值或/及C 值調大。當增加R值，則比例增益與電壓V將提升，使得 電壓控制震盪器14調整當地時脈CLK的速度加快，因而 當地時脈CLK的相位能夠隨時反應資料信號DATA的相 位。當增加C值，則積分增益與電壓V將減少，因此可避 免電壓控制震盪器14過於敏感地調整當地時脈CLK的相 位0 綜合比例路徑與積分路徑來說，增加電流I將造成比 例增益與積分增益同時增加，於此情況時若要減少積分增 益，則C值勢必增大。若減少電流I則造成比例增益與積 分增益同時減少，於此情況時若要增加比例增益，則R值 勢必增大。然而，不論是增大R值或C值都將增加時脈資 料回復器1的成本。 另外，在上述架構中，由於流經單一控制路徑之電流 I同時影響比例增益與積分增益，使得電流I、電阻131之 R值與電容132之C值較不容易互相搭配設計，因而時脈 資料回復器1較難以調校與最佳化，其效能亦較難以提 升。因此，如何提供一種能夠解決上述問題的時脈資料回 復器，實屬當前重要課題之一。 【發明内容】 有鑑於上述課題，本發明之目的為提供一種具有平行 且分離之控制路徑之時脈資料回復器及相關方法。 本發明提供一種時脈資料回復器，包含一相位檢測電 8 1311865 路、一第一電流幫浦電路、一比例負載電路、一第二電流 幫浦電路、一積分負載電路以及一電壓控制震盪電路，其 中相位檢測電路係分別比較一資料信號與複數個時脈信 號間之一相位差以產生二比例控制信號以及二積分控制 信號，第一電流幫浦電路係受控於上述二比例控制信號而 產生一第一電流，比例負載電路係接收第一電流並輸出與 第一電流呈比例的一比例電壓，第二電流幫浦電路係受控 於上述二積分控制信號而產生一第二電流，積分負載電路 係接收第二電流以輸出一積分電壓，電壓控制震盪電路係 依據比例電壓與積分電壓調整各個時脈信號之相位。其中 該等時脈信號係同頻率且不同相位，且該資料信號之頻率 係倍數於該等時脈信號之頻率。 本發明亦提供一種時脈資料回復方法，包含以下步 驟。首先，分別比較一資料信號與複數個時脈信號間之一 相位差以產生二比例控制信號以及二積分控制信號。接 著，依據上述二比例控制信號控制一第一電流幫浦電路產 生一第一電流，其中第一電流係注入一比例負載電路以比 例地輸出一比例電壓。依據上述二積分控制信號控制一第 二電流幫浦電路產生一第二電流，其中第二電流係注入一 積分負載電路以輸出一積分電壓。最後，依據比例電壓與 積分電壓調整各個時脈信號之相位。其中該等時脈信號係 同頻率且不同相位，且該資料信號之頻率係倍數於該等時 脈信號之頻率。 9 1311865 【實施方式】 以下將參照相關圖式，說明依本發明較佳實施例之時 脈資料回復器及方法。 如圖2所示，其係為顯示依本發明較佳實施例之時脈 資料回復器之區塊圖，其包含一相位檢測電路21、一第一 電流幫浦電路22 —比例負載電路23、—第二電流幫浦 電路24、一積分負載電路乃以及一電壓控制震盪電路 26。相位檢測電路21係分別比較一資料信號data與複 數個時脈信號CLK-CLKn間之一相位差以產生二比例控 制h號UPp、DNp以及二積分控制信號UPi、DNi。其中， 上，之日守脈彳§號CLK^-CLKn係同頻率且不同相位，且資料 k號DΑΤΑ之頻率係倍數於這些時脈信號CLK^_CLK^之頻 率。 一比例控制信號UPP、DNP係用以控制第一電流幫浦 電路22中的一組開關221導通一組電流源222而產生一 • 第一電流1p。而比例負載電路23係接收第一電流Ip，並 輸u出與第一電流ιρ呈比例的一比例電壓。二積分控制 L號UPz、DN][係用以控制第二電流幫浦電路24中的一組 _ ，關241導通一組電流源242而產生一第二電流&。而積 刀負載電路25係接收第二電流Ιι以輸出一積分電壓。 電壓控制震盪電路26係分別接收比例電壓Vp與積分電壓 V! ’且依據比例電壓Vp與積分電壓％調整各個時脈信號 CLKpCLKni相位。 在本實施例中，比例負载電路23係包含一電阻231， 1311865 第一電流Ip注入電阻^ 1之一端以於該端輸出比例電壓 ^積分負載電路25係包含—電容係對 電谷251之端充放電以於讀端輸出積分電壓％，其中電 阻231與電容251之另1係分別連接至-接地端。在本 實施例中，電阻231與電容如之另-端亦可分別連接至 *上述架構中’比例控制信號uPp、叫、第一

^流幫浦電路22、—比例負載電路23以及比例電壓VP ::成-比例路徑，而積分控制信號阳、_、第二電流 接二t 2'積刀負載電路25以及積分電壓Vl係形成- 八刀仅疋以’比例控•徑與積分控制路徑係平行且 刀離且比例控制路彳1與積分控制路徑内的各級電路與增 益係可個別調整。 斜=於電* 251具有保持電位之特性，使得比例電壓Vp 私於-電流Ip較敏感’而積分電壓Vi對於第二電流【I 感。因此，當各個時脈信號^沒㈣定資 二二儿DATA㈤相位時，比例電M Vp係可快速地反應並 =電壓控制震M電路26調整各個時脈信號cLKrCLKn 目位1以時脈資料回復器2係可產生較少的信號抖動 〇A 而虽各個時脈信號CLK「CLKn鎖定資料信號 的相位時，積分電壓Vi係維持電壓控制震盈電路％ :，脈信號CLKi_CLKn ’藉以增加時脈資料回復器 仏號抖動的容忍度（Jitter Tolerance )。 ,^下將舉一實際例子說明時脈資料回復器2的運作情 形。請參考圖3A與圖6，在此一實施例中，電壓控制震盪 11 1311865 電路26係包含四級震盪電路261以產生8個相位不同之 時脈信號CLKl-CLK8。其中，各個時脈信號me% 之頻率皆相同且為資料信號DATA之頻率之四分之…在 圖6中’電壓控制震盪電路％係為一差動式電壓控制震 盡器’其操作於差動模式且各級震盪電路261係接收其上 -級震盈電路261所輪出週期相差18()度的二時脈信號， 並具有二差動輸入端以分別接收比例電壓Vp與積分電壓

Vl ’因而可調整每-級震盡電路261所輸出的二時脈信號 w 之相位。 相位檢測電路21係分別比較資料信號DATA與複數 個時脈仏號CLKi-CLK：8間之一相位差以產生二比例控制 信號UPP、DNP以及二積分控制信號UPi、DNi，其中相位 檢測電路21包含複數個相位檢測器213、一第一邏輯單元 211以及一第二邏輯單元212。在本實施例中，相位檢測 電路21包含8個相位檢測器213,第一邏輯單元211係包 φ 含二或閘（〇Rgate) 211A與211B，第二邏輯單元212係 包含二及閘（AND gate) 212A與212B。各個相位檢測器 213係分別接收一時脈信號CLKi-CLKs#比較資料信號 DΑΤΑ與時脈信號CLKl-CLK8間之相位差而產生控制信號 UPi-UP4與DNVDN4。請同時參考圖3B，其中各個相位檢 測器213係分別包含一 D型正反器（DFF，D Flip-Flop ) DFF以及一互斥或閘X〇R，這些d型正反器DFF係接收 資料信號DATA並分別接收各個時脈信號CLKrCLKs。各 個時脈信號CLKrCLK8係於其上升緣依序觸發各d型正 12 1311865 反器DFF對資料信號DATA取樣。D型正反器DFF對資 料信號DATA取樣後係將取樣結果輸出至互斥或閘x〇R。 各個相位檢測器213中的互斥或閘XOR係電性連接此級 的D型正反器與前一級相位檢測器213之D型正反器，藉 以接收此二D型正反器之輸出而分別輸出控制信號 UPi-UP4 與 DNKDN4。 或閘211A係對控制信號UPrUP4進行OR運算以判 斷控制信號UPi-UP4之一是否致能而致能比例控制信號 UPp。或閘211B係對控制信號DNrDN4進行OR運算以判 斷控制信號DNrDN4之一是否致能而致能比例控制信號 DNP。當比例控制信號UPP或是DNP致能時，第一電流幫 浦電路22產生第一電流Ip。於此，控制信號UP^UPi、 DNn-DlSU以及第一電流Ip的關係曲線係如圖4所示，當控 制信號UPi致能時，比例控制信號UPP係開始致能，此後 當控制信號UP2-UP4連續地致能則比例控制信號UPP亦保 持在致能狀態。相反地，當控制信號DNi致能時，比例控 制信號DNP係開始致能，此後當控制信號DN2-DN4連續地 致能則比例控制信號DNP亦保持在致能狀態。 及閘212A係對控制信號UPi-UPi進行AND運算以判 斷控制信號UP^UP*是否全部致能而產生積分控制信號 U&，而及閘212B係對控制信號DN^-DNa進行AND運算 以判斷控制信號是否全部致能而產生積分控制 信號Dl^。當比例控制信號U&或是D&致能時，第二電 流幫浦電路24產生第二電流I!。於此’控制信號UP 1-UP4、 13 1311865 DNi-DN4以及第二電流&的關係曲線係如圖5所示，當控 制信號UPrUP4全部致能後，積分控制信號Uh方始致 能，於是在控制信號UP4未致能之前即造成盲帶（Dead Zone)，藉以提高抖動的容忍度。此後若控制信號UPrUPi 連續地致能則積分控制信號Uh亦保持在致能狀態。相反 地，當控制信號DNrDN4全部致能之後，積分控制信號 始致能，於是在控制信號DN4未致能之前即造成盲 帶。此後當控制信號DNi-DN4連續地致能則積分控制信號 DN:亦保持在致能狀態。 由於或閘211A與及閘212A係接收相同的控制信號 UPrUP4進行邏輯運算，明顯地，或閘211A產生的比例控 制信號UPP之致能機率係高於及閘212A產生的積分控制 信號UP][之致能機率。或閘211B與及閘212B也係接收相 同的控制信號DNKDN4進行邏輯運算，同樣的，或閘2UB 產生的比例控制信號DNP之致能機率係高於及閘212B產 生的積分控制信號DN〗之致能機率。因此，比例路徑上的 比例控制信號UPP、DNP對於資料信號DATA與時脈信號 CLKi-CLK：8之相位差較敏感。當比例控制信號upp或是 DNP致能時’第一電流幫浦電路22因較第二電流幫浦電路 24常被開啟而輸出第一電流Ip，使得比例電壓vp較積分 電壓Vi快速地反應而驅動電壓控制震盪電路26調整時脈 信號CLKrCLK：8的相位。另一方面，因為積分控制信號 UPr、較不敏感的特性，使得積分電壓較能夠維持 電壓控制震盪電路26所輸出的時脈信號cLKi-CLKg。如 1311865 此一來，時脈資料回復器2更能夠減少信號抖動的產生， 並具有較佳的信號抖動的容忍度。此外，第二邏輯單元212 係可加大圖5所示中關係曲線的盲帶，以減缓積分路徑的 反應速度。 在本實施例中，第一邏輯單元211與第二邏輯單元212 所包含之或閘2ilA、211B與及閘212A、212B皆為四輸 入一輸出，然而本發明之第一邏輯單元211與第二邏輯單 元212係可以其他組合邏輯（Combination Logic)加以實 現。 比例負載電路23係包含一電阻231，而積分負載電路 25係包含一電容251。在本實施例中，第一電流幫浦電路 22與第二電流幫浦電路24係差動式電流幫浦。於此，第 一電流幫浦電路22係依據比例控制信號UPP、DNP產生一 第一電流Ip，第一電流Ip係注入電阻231以在電阻231之 兩端產生差動的比例電壓VP作為電壓控制震盪電路26的 輸入。另外，第二電流幫浦電路24係依據積分控制信號 UP:、DN!產生一第二電流I!，第二電流h係對電容251充 /放電以在電容251之兩端產生差動的積分電壓V!作為電 壓控制震盪電路26的輸入。為了有較佳穩定的工作點， 第一電流幫浦電路22係可電性連接一共模回授電路，第 二電流幫浦電路24係可電性連接另一共模回授電路。與 習知技術相較之下，自相位檢測電路21之後的電路如第 一電流幫浦電路22、第二電流幫浦電路24與電壓控制震 盪電路26皆以差動電路實現，因而時脈資料回復器2的 15 1311865 穩疋性’例如電源供應抑制率(PSRR)，係可提高 差動模式中，電容251之值係相當於習知技㈣且在 式時電容132之值的—半，所以藉由差動^ =模 容251之一半之面積。 、兀了即省電 在本實把例中’第一電流Ip在比例路徑中 增益係正比於第一電流㈣上電阻231之 二之比例 電流I!在積分路經中提供之積分增祕正比於P_=第二 除以電容251之宠枯0 _ 第一電流1[ 并一在叙甘合值Cl。將比例增益除以積分增益會彳日$ 思疋，、，、值愈高則代表系統愈穩定，因此敏換算^丨 本實施例之穩定係數係為对為了得到—較佳的穩定 係數以及縮減電阻231與 φ 容251可同時读丨興電合之成本’電阻231和雷 笛一㈣寺減並利用第一電流幫浦電路22 h電 來驅動電壓控：盪=高的比例電壓ν1 能夠較快速地調整時脈信號clk:clk=:盪電路26 !信號抖動的產生。與習知技術相較之C再減 ::電流係可分別調整，電阻231 :流4 病整’因此’本發明之時脈資料回復 251亦可分別 以取得較佳的效能。 σ '、較容易最佳化 有二：輸電路26中各級震還電路〜 里動輸4’因此可利用此特性再 略261具 =益，以得到—較佳的穩定 =例略徑的 為電麗控制震逢電路26中之一震盘電路：:示，其係 <詳細電路 16 1311865 圖。在本實施例中，震盪電路261中的比例電壓VP的輸 入端之電晶體的寬長比係為積分電壓V!的輸入端之電晶 體的寬長比之m倍，且電壓控制震盪電路26本身之增益 為Kvc〇 ’因此電壓控制震盡電路26貢獻至比例控制路徑 之增益為，而電壓控制震盪電路26貢獻至積分控 m + 1 制路徑之增益為」。經換算後，穩定係數係為 w + 1 及，其中Π1值越大，穩定係數則越高，系統亦趨穩 〃 1 I, 定。為了得到一較佳的穩定係數，可在每一級震盪電路261 中調高比例電壓VP的輸入端之電晶體的寬長比。 圖8所示為依本發明較佳實施例之一種時脈資料回復 方法，其包含下列步驟S01-S04。 步驟SOI :分別比較一資料信號與複數個時脈信號間 之一相位差以產生二比例控制信號以及二積分控制信 號。其中，上述各個時脈信號係同頻率且不同相位，且資 料信號之頻率係倍數於上述各個時脈信號之頻率。 步驟S02 :侬據上述二比例控制信號以控制一第一電 流幫浦電路產生一第一電流，其中第一電流係注入一比例 負載電路以比例地輸出一比例電壓。 步驟S03 :依據上述二積分控制信號控制一第二電流 幫浦電路產生一第二電流，其中第二電流係注入一積分負 載電路以輸出一積分電壓。 17 1311865 步驟S04 :依據比例電壓與積分電壓調整上述各個時 脈信號之相位。 綜上所述，因依本發明之時脈資料回復器與方法係產 生互不影響之比例控制信號與積分控制信號，藉以分別控 制第一電流幫浦電路與第二電流幫浦電路而產生獨立的 第一電流與第二電流，且第一電流與第二電流係分別注入 比例負載電路與積分負載電路而產生獨立的比例電壓與 積分電壓來調整時脈信號之相位，所以本發明之比例控制 路徑與積分控制路徑係平行且分離，且比例控制路徑與積 分控制路徑内的各級電路與增益係可個別調整，因而可克 服習知技術中比例增益與積分增益難以各自調校之缺 點，使得時脈資料回復器與方法係較容易地最佳化，進而 提升電路的操作效能。 以上所述僅為舉例性，而非為限制性者。任何未脫離 本發明之精神與範疇，而對其進行之等效修改或變更，均 應包含於後附之申請專利範圍中。 【圖式簡單說明】 圖1為顯示習知時脈資料回復器之一區塊圖； 圖2為顯示依本發明較佳實施例之時脈資料回復器之 區塊圖， 圖3A為顯示依本發明較佳實施例之時脈資料回復器 之另一區塊圖； 圖3B為顯示圖3A中之各個相位檢測器之詳細區塊 18 1311865 圖； 圖4為顯示依本發明較佳實施例之時脈資料回復器 中，控制信號UPi-UP#、DNKDN4以及第一電流Ip的關係 曲線， 圖5為顯示依本發明較佳實施例之時脈資料回復器 中，控制信號UPrUP*、DNKDN4以及第二電流I〗的關係 曲線； 圖6為顯示依本發明較佳實施例之時脈資料回復器中 電壓控制震盪電路之電路圖； 圖7為顯示依本發明較佳實施例之時脈資料回復器中 電壓控制震盪電路中之震盪電路之電路圖；以及 圖8為顯示依本發明較佳實施例之時脈資料回復器方 法之實施步驟。 元件符號說明： 11、21 :相位檢測電路 213 :相位檢測器 121、221、241 :開關 13 :濾波器 132、133、251 :電容 261 :震盪電路 211A、211B :或閘 212A、212B :及閘 23 :比例負載電路 1、2:時脈資料回復器 DATA :資料信號 12 :電流幫浦 122、222、242 :電流源 131、231 :電阻 14 :電壓控制震盪器 211 :第一邏輯單元 212 :第二邏輯單元 22 :第一電流幫浦電路 19 1311865 221、241:開關 222、242:電流源 24 :第二電流幫浦電路 25 :積分負載電路 26 :電壓控制震盪電路 CLK ··當地時脈 CLK^CLKg ' CLK^CLKn ： 時脈信號 Ip ·第一電流 L:第二電流 Vp :比例電壓 Vi :積分電壓 V :電壓 I :電流 DFF : D型正反器 XOR :互斥或閘 UP、DN、UPfUP#、DNi-DN4 :控制信號 UPP、DNP :比例控制信號 U&、DK :積分控制信號 20

Claims (1)

1311865 、申請專利範圍： 一種時脈資料回復器，包含： -相位檢測電路，係分別比較—資料信衆與複數 脈信號間之—相位^產生二比例_信號以及二 積分控制信號； 一第一電流幫浦電路’係受控於上述二比例控 而產生一第一電流； 二

信號 一比例負載電路’係接收該第—電流並輪出與該第— 電流呈比例的一比例電壓； 一第二電流幫浦電路，係受控於上述：積分控制信號 而產生一第二電流； 一積分負載電路，係接收該第二電流以輪出 壓；以及 積分電 一電壓控㈣盪電路，係依據該關電壓與該積分電 >1調整該等時脈信號之相位；

其^該科脈信縣關率且不同相位，且該資料信 號之頻率係倍數於該等時脈信號之頻率。 2、如申料利範圍第！項所述之時脈資料回復器，其中 該比例負载電路係包含一電阻，其中該第一電流係注 入該電阻之一端以於該端輸出該比例電壓。 如申明專利範圍第1項所述之時脈資料回復器，其中 該積分負载電路係包含-電容，其中該第二電流係對 21 1311865 該電容充放電叫_積分電壓 4 明專利辄圍第i項所述之時脈資料回復器，其中 幫浦電路與該第二電流幫浦電路係為差動 5、 如申請專利範圍第1項所述之時脈㈣回復器，其中 該比例電壓與該積分電壓係差動式信號，該電壓控制 震盪電路係為一差動式電壓控制震盪器，並具有二差 動輸入端以分別接收該比例電壓與該積分電壓。 6、 如申清專利範圍第1項所述之時脈資料回復器，其中 該相位檢測電路包含： 複數個相位檢測器，係分別比較該資料信號與該等時 脈信號間之相位差以產生複數個控制信號； 一第一邏輯單元’係接收該等控制信號，當該等控制 信號之一致能則產生該比例控制信號；以及 一第二邏輯單元，係接收該等控制信號，當該等控制 信號全部致能則產生該積分控制信號。 7、 如申請專利範圍第6項所述之時脈資料回復器，其中 該第一邏輯單元包含至少一或閘（ORgate)，該第二邏 輯單元包含至少一及閘（AND gate )。 22 1311865 8、 如申請專利範圍第6項所述之時脈資料回復器，其中 該第一邏輯單元皆由或閘（OR gate)所組成，該第二 邏輯單元皆由及閘（AND gate )所組成。 9、 一種時脈資料回復方法，包含： 分別比較一資料信號與複數個時脈信號間之一相位以 產生二比例控制信號以及二積分控制信號； 依據上述二比例控制信號控制一第一電流幫浦電路產 # 生一第一電流，其中該第一電流係注入一比例負載 電路以比例地輸出一比例電壓； 依據上述二積分控制信號控制一第二電流幫浦電路產 生一第二電流，其中該第二電流係注入一積分負載 電路以輸出一積分電壓；以及 依據該比例電壓與該積分電壓調整該等時脈信號之相 位； 其中該等時脈信號係同頻率且不同相位，且該資料號 * 之頻率係倍數於該等時脈信號之頻率。 10、 如申請專利範圍第9項所述之時脈資料回復方法，其 中該比例負載電路係包含一電阻，其中該第一電流係 注入該電阻之一端以於該端輸出該比例電壓。 11、 如申請專利範圍第9項所述之時脈資料回復方法，其 中該積分負載電路係包含一電容，其中該第二電流係 23 1311865 對該電容充放電以輸出該積分電壓。 12、 如申請專利範圍第9項所述之時脈資料回復方法，其 中該第一電流幫浦電路與該第二電流幫浦電路係為 差動式電流幫浦。 13、 如申請專利範圍第9項所述之時脈資料回復方法，其 中該比較步驟更包含： ⑩ 分別比較該資料信號與該等時脈信號間之一相位差 以產生複數個控制信號； 當該等控制信號之一致能則產生該比例控制信號；以 及 當該等控制信號全部致能則產生該積分控制信號。 24