[go: up one dir, main page]

CN118337203B - 上电自动校正vco增益的cdr电路 - Google Patents

上电自动校正vco增益的cdr电路 Download PDF

Info

Publication number
CN118337203B
CN118337203B CN202410757568.1A CN202410757568A CN118337203B CN 118337203 B CN118337203 B CN 118337203B CN 202410757568 A CN202410757568 A CN 202410757568A CN 118337203 B CN118337203 B CN 118337203B
Authority
CN
China
Prior art keywords
variable capacitor
vco
circuit
comparator
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410757568.1A
Other languages
English (en)
Other versions
CN118337203A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Nuowanxin Microelectronics Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202410757568.1A priority Critical patent/CN118337203B/zh
Publication of CN118337203A publication Critical patent/CN118337203A/zh
Application granted granted Critical
Publication of CN118337203B publication Critical patent/CN118337203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种上电自动校正VCO增益的CDR电路。为解决VCO增益存在差异或变化的技术问题，本发明中的CDR电路，通过镜像VCO中的多个可变电容，并以恒定的电流和预设时长对镜像可变电容进行充电，通过比较镜像可变电容的电压的值和参考电压的值，获得一组比较器输出信号的翻转信息，由此确定VCO中的一个可变电容为选定可变电容，并将该选定可变电容接入VCO。本发明消除了VCO增益存在的差异或变化问题，改善了CDR电路的输出信号抖动性能。本发明适于集成电路领域。

Description

上电自动校正VCO增益的CDR电路
技术领域
本发明涉及集成电路领域，具体涉及一种上电自动校正VCO增益的CDR电路。
背景技术
时钟数据恢复（Clock Data Recover，CDR）电路应用于高速互联芯片中，数据信号经过信道衰减后，数据信号质量已经严重变形，数据信号的误码率大大增加。这需要通过CDR电路将数据信号和时钟信号恢复出来并整形后送到下级模块，提升信号质量。
CDR电路是一种用于从输入数据流中提取和重建时钟信号的电子电路。CDR电路在通信系统、存储系统和高速数据传输中具有重要作用。
CDR电路主要包括如下步骤：（1）锁相过程；CDR电路常用锁相环来锁定输入数据流中的频率和相位，生成一个与数据流同步的时钟信号。（2）数据采样；利用恢复的时钟信号对输入数据进行采样，以提取出准确的数据信号。（3）误差检测和校正；通过检测时钟和数据之间的相位误差，调整时钟以确保采样点与数据的中心对齐，从而最小化误码率。
图1展示了CDR电路在前级芯片和后级芯片间所起作用的示意图。为了不让信号传输质量变差，在前级芯片和后级芯片之间插入CDR电路，用于恢复和整形信号波形，提升信号质量。
CDR电路中包括压控振荡器（Voltage Controlled Oscillator，VCO），而VCO则受工艺、电源电压和温度的变化影响，导致VCO增益发生变化或存在差异，从而影响CDR电路的稳定性和带宽大小，数据抖动增大，降低数据恢复时的误码率。
目前现有技术中，尚没有较好的可以改善CDR电路中数据抖动的方法。
发明内容
为了缓解或部分缓解上述技术问题，本发明的解决方案如下所述：
一种上电自动校正VCO增益的CDR电路，包括：VCO，所述VCO包括n个可变电容，分别为：第一可变电容至第n可变电容，第i可变电容是所述n个可变电容中的任一个，n为正整数，i属于1至n中任一个正整数；工艺偏差检测电路，所述工艺偏差检测电路包括n个电路单元，分别为：第一电路单元至第n电路单元；其中，所述n个电路单元的电路结构均相同，且第i电路单元包括第i镜像可变电容和第i比较器，所述第i镜像可变电容与VCO中的第i可变电容在规格上相同；所述工艺偏差检测电路连接所述VCO，并向VCO输出用于指示选定可变电容的信息；根据用于指示选定可变电容的信息，VCO将选定可变电容接入VCO；此外，当CDR电路上电时，在预设时长内以恒定的电流对第i镜像可变电容充电，并将第i镜像可变电容的电压和参考电压作为第i比较器的输入，第i比较器输出第i比较器输出信号，所述工艺偏差检测电路共获得n个比较器输出信号；根据所述n个比较器输出信号，所述工艺偏差检测电路将所述n个可变电容中的一个可变电容确定为所述选定可变电容。
进一步地，从第一可变电容的电容值至第n可变电容的电容值，电容值依次减小或增加。
进一步地，在预设时长内以恒定的电流对第i镜像可变电容充电之前，先对第i镜像可变电容放电。
进一步地，若所述n个比较器输出信号中的第j比较器输出信号是最后一个发生翻转的比较器输出信号，则选择第j可变电容为选定可变电容；其中，j为一个正整数且j不大于n。
进一步地，所述CDR电路还包括鉴相器、电荷泵、低通滤波器和采样电路；CDR电路接收的数据信号和VCO输出的时钟信号被送入鉴相器，鉴相器输出误差信号至电荷泵，电荷泵的输出信号被低通滤波器过滤后所生成的控制信号被送入VCO；所述数据信号和VCO输出的时钟信号还被送入采样电路，以获得恢复的数据。
进一步地，所述恒定的电流是由电流源提供。
本发明技术方案，具有如下有益的技术效果之一或多个：
（1）提供了一种可以对抗温度、电压、工艺等变化而消除VCO增益差异的技术方案。
（2）改善CDR电路输出信号抖动性能。
此外，本发明还具有的其它有益效果将在具体实施例中提及。
附图说明
图1是CDR电路在前级芯片和后级芯片间所起作用的示意图；
图2是VCO的电路结构图；
图3是本发明CDR电路的系统框图；
图4是工艺偏差检测电路的电路结构图；
图5是根据本发明的第一芯片中n个比较器输出信号波形图；
图6是根据本发明的第二芯片中n个比较器输出信号波形图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。
本发明的CDR电路包括VCO，VCO则包括n个可变电容，分别为：第一可变电容至第n可变电容。不失一般性，第i可变电容是所述n个可变电容中的任一个，n为正整数，i属于1至n中任一个正整数。
图2是一个示例中的VCO的电路结构图。VCO包括可变电容V0、可变电容V1、可变电容V2、……和可变电容Vn，以及电感和跨导器件，其中n为正整数。此外，通过开关S11、S21、S12、S22、……、S1n和S2n可以控制可变电容1、可变电容2、……和可变电容n在VCO中的接入情况，可变电容V0则属于固定接入VCO的电容。
VCO的增益主要则由可变电容的大小和接入情况决定。接入的可变电容越多，VCO的增益越大，可以用来定量、定向地调整CDR电路的增益和带宽，以适应不同工艺下因制造偏差而导致CDR电路的增益和带宽的变化所带来的影响。
图3展示了本发明CDR电路的系统框图。CDR电路接收的数据信号和压控振荡器输出的时钟信号被送入鉴相器，鉴相器输出误差信号至电荷泵，电荷泵的输出信号被低通滤波器过滤后，所生成的控制信号被送入压控振荡器。数据信号和压控振荡器输出的时钟信号还被送入采样电路，以获得恢复的数据。
进一步地，CDR电路还包括工艺偏差检测电路。工艺偏差检测电路在CDR电路上电时，自动判断CDR电路的增益和带宽是否有偏差，定量地判断CDR电路的增益和带宽变化的方向和大小。
工艺偏差检测电路，用于判断CDR电路的实际参数和设计值之间的偏差，从而可以控制VCO的可变电容V1至可变电容Vn的接入情况。
本发明中，工艺偏差检测电路连接VCO，并向VCO输出用于指示选定可变电容的信息。根据用于指示选定可变电容的信息，VCO将选定可变电容接入VCO。选定可变电容，是VCO中的n个可变电容中的某一个，具体的如何获得选定可变电容，将在后文中描述。
图4展示了工艺偏差检测电路的电路结构图。工艺偏差检测电路包括n个电路单元，分别为：第一电路单元至第n电路单元。图4中详细展示了其中第一电路单元和第n电路单元，n为正整数。此外，所述n个电路单元的电路结构均相同。
不失一般性，第i电路单元（未示出）包括第i镜像可变电容、第i电流源和第i比较器，所述第i镜像可变电容与VCO中的第i可变电容在规格上相同；其中，i属于1至n中任一个正整数。第i电路单元的具体结构和第一单路单元和第n电路单元均相同，在此不再赘述。
示例地，对于第一电路单元，包括：第一电流源、开关T11、镜像可变电容C1、开关T21和第一比较器。其中，第一电流源可以通过开关T11接入镜像可变电容C1的第一端，镜像可变电容C1的第二端接地。开关T21跨接在镜像可变电容C1的第一端和镜像可变电容C1的第二端。镜像可变电容C1的第一端接入第一比较器的第一输入端，第一比较器的第二输入端接入参考电压，第一比较器输出的比较结果为第一比较器输出信号。
示例地，对于第n电路单元，包括：第n电流源、开关T1n、镜像可变电容Cn、开关T2n和第n比较器。其中，第n电流源可以通过开关T1n接入镜像可变电容Cn的第一端，镜像可变电容Cn的第二端接地。开关T2n跨接在镜像可变电容Cn的第一端和镜像可变电容Cn的第二端。镜像可变电容Cn的第一端接入第n比较器的第一输入端，第n比较器的第二输入端接入参考电压，第n比较器输出的比较结果为第n比较器输出信号。
不失一般性，对于第i电路单元（未示出），包括：第i电流源、开关T1i、镜像可变电容Ci、开关T2i和比较器i。其中，第i电流源可以通过开关T1i接入镜像可变电容Ci的第一端，镜像可变电容Ci的第二端接地。开关T2i跨接在镜像可变电容Ci的第一端和镜像可变电容Ci的第二端。镜像可变电容Ci的第一端接入比较器i的第一输入端，比较器i的第二输入端接入参考电压，比较器i输出的比较结果为第i比较器输出信号。其中，i属于1至n中任一个正整数。
第一时间段是先于第二时间段的一个时间段。在第一时间段，通过断开开关T11至T1n，导通开关T21至T2n，对镜像可变电容C1至镜像可变电容Cn放电。在第二时间段，通过断开开关T21至T2n，导通开关T11至T1n，对镜像可变电容C1至镜像可变电容Cn充电。
在本发明中，可变电容V1和镜像可变电容C1大小相同。具体可以通过相同的尺寸、规格来制造可变电容V1和镜像可变电容C1。类似地，可变电容V2和镜像可变电容C2大小相同、……、可变电容Vn和镜像可变电容Cn大小相同。
通过第一电流源至第n电流源所输出的可靠的恒定电流，对镜像可变电容C1至镜像可变电容Cn进行充电，若某个可变电容经过第二时间段充电后，该可变电容的电压超过了参考电压，则对应的比较器的输出信号就会发生翻转。本发明将利用这种翻转信息，获得选定可变电容。
当CDR电路上电时，在预设时长内以恒定的电流对第i镜像可变电容充电，并将第i镜像可变电容的电压和参考电压作为第i比较器的输入，第i比较器输出第i比较器输出信号。工艺偏差检测电路共可获得n个比较器输出信号。
图5是根据本发明的第一芯片中n个比较器输出信号波形图。第一芯片中包括图2中所示的VCO以及图4中的n个电路单元及电路单元中的比较器。这里的第一芯片和第二芯片均是包括CDR电路的芯片成品。
在第一芯片及VCO上电过程中，n个比较器分别根据经第二时间段充电后的镜像可变电容C1的第一端的电压的值至镜像可变电容Cn的第一端的电压的值与参考电压的值之间大小关系，输出比较结果。其中，第二时间段具有预设时长。
示例中，第一芯片中的第6比较器输出信号发生了翻转，而第5比较器输出信号则没发生翻转。
图6是根据本发明的第二芯片中n个比较器输出信号波形图。第一芯片中也包括图2中所示的VCO以及图4中的电路单元及电路单元中的比较器。但是由于芯片制造工艺的偏差，基于相同的第1电流源至第n电流源输出具有相同电流值的电流和相同长度的第二时间段，但第二芯片中的第6比较器输出信号并未发生了翻转，而是从第8比较器输出信号才开始发生了翻转。
换言之，第一芯片中的第6比较器所对应的镜像可变电容C6和可变电容V6，与第二芯片中的第8比较器所对应的镜像可变电容C8和可变电容V8，在电容值上是最接近的，可视为相等。
本发明中，优选地，若所述n个比较器输出信号中的第j比较器输出信号是最后一个发生翻转的比较器输出信号，则选择第j可变电容为选定可变电容；其中，j为一个正整数且j不大于n。
优选地，在第一芯片中，可以将最后一个翻转的第6比较器在VCO中所对应的可变电容V6作为选定可变电容，接入VCO。具体地，可以通过导通开关S16和开关S26。在第二芯片中，可以将最后一个翻转的第8比较器在VCO中所对应的可变电容V8作为选定可变电容，接入VCO。具体地，可以通过导通开关S18和开关S28。
优选地，从可变电容V1至可变电容Vn，电容值依次减小或增加。图5和图6是电容值依次减小的一个示例。
对应地，从镜像可变电容C1至镜像可变电容Cn，电容值依次减小或增加。
基于此，虽然第一芯片和第二芯片在制造上或所处的环境存在差异，但是通过上述方案，可以保障VCO的增益在上电时即被校正。
进一步地，第二时间段的长度在每颗芯片每次上电启动时，均相同。
进一步地，每颗芯片的第1电流源至第n电流源所输出的电流的电流值均相等。
为了更好的说明本发明，在上文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种上电自动校正VCO增益的CDR电路，其特征在于，包括：
VCO，所述VCO包括n个可变电容，分别为：第一可变电容至第n可变电容，第i可变电容是所述n个可变电容中的任一个，n为正整数，i属于1至n中任一个正整数；
工艺偏差检测电路，所述工艺偏差检测电路包括n个电路单元，分别为：第一电路单元至第n电路单元；其中，所述n个电路单元的电路结构均相同，且第i电路单元包括第i镜像可变电容和第i比较器，所述第i镜像可变电容与VCO中的第i可变电容在规格上相同；
所述工艺偏差检测电路连接所述VCO，并向VCO输出用于指示选定可变电容的信息；根据用于指示选定可变电容的信息，VCO将选定可变电容接入VCO；
当CDR电路上电时，在预设时长内以恒定的电流对第i镜像可变电容充电，并将第i镜像可变电容的电压和参考电压作为第i比较器的输入，第i比较器输出第i比较器输出信号，所述工艺偏差检测电路共获得n个比较器输出信号；
根据所述n个比较器输出信号，所述工艺偏差检测电路将所述n个可变电容中的一个可变电容确定为所述选定可变电容；并且，
从第一可变电容的电容值至第n可变电容的电容值，电容值依次减小或增加；
若所述n个比较器输出信号中的第j比较器输出信号是最后一个发生翻转的比较器输出信号，则选择第j可变电容为选定可变电容；其中，j为一个正整数且j不大于n。
2.根据权利要求1所述的上电自动校正VCO增益的CDR电路，其特征在于：
在预设时长内以恒定的电流对第i镜像可变电容充电之前，先对第i镜像可变电容放电。
3.根据权利要求2所述的上电自动校正VCO增益的CDR电路，其特征在于：
所述CDR电路还包括鉴相器、电荷泵、低通滤波器和采样电路；
CDR电路接收的数据信号和VCO输出的时钟信号被送入鉴相器，鉴相器输出误差信号至电荷泵，电荷泵的输出信号被低通滤波器过滤后所生成的控制信号被送入VCO；
所述数据信号和VCO输出的时钟信号还被送入采样电路，以获得恢复的数据。
4.根据权利要求3所述的上电自动校正VCO增益的CDR电路，其特征在于：
所述恒定的电流是由电流源提供。
CN202410757568.1A 2024-06-13 2024-06-13 上电自动校正vco增益的cdr电路 Active CN118337203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410757568.1A CN118337203B (zh) 2024-06-13 2024-06-13 上电自动校正vco增益的cdr电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410757568.1A CN118337203B (zh) 2024-06-13 2024-06-13 上电自动校正vco增益的cdr电路

Publications (2)

Publication Number Publication Date
CN118337203A CN118337203A (zh) 2024-07-12
CN118337203B true CN118337203B (zh) 2024-10-08

Family

ID=91780541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410757568.1A Active CN118337203B (zh) 2024-06-13 2024-06-13 上电自动校正vco增益的cdr电路

Country Status (1)

Country Link
CN (1) CN118337203B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274401A (ja) * 1998-03-19 1999-10-08 Fujitsu Ltd 容量制御回路
CN118118014A (zh) * 2024-04-28 2024-05-31 成都电科星拓科技有限公司 包含温度传感器的cdr电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739351B2 (ja) * 2002-11-14 2006-01-25 沖電気工業株式会社 キャパシタンス調整回路
CN103294093B (zh) * 2012-02-22 2015-12-02 联咏科技股份有限公司 无电流误差的电阻电容校准电路
JP2015023409A (ja) * 2013-07-18 2015-02-02 スパンション エルエルシー 容量制御回路、半導体装置及び容量制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274401A (ja) * 1998-03-19 1999-10-08 Fujitsu Ltd 容量制御回路
CN118118014A (zh) * 2024-04-28 2024-05-31 成都电科星拓科技有限公司 包含温度传感器的cdr电路

Also Published As

Publication number Publication date
CN118337203A (zh) 2024-07-12

Similar Documents

Publication Publication Date Title
TWI311865B (en) Clock and data recovery circuit and method thereof
US11233627B2 (en) System and method for providing fast-settling quadrature detection and correction
JP6382292B2 (ja) 組み込みｔ２ｖ ａｄｃを有する混合信号ｔｄｃ
US8804888B2 (en) Wide band clock data recovery
CN112242842B (zh) 包括子采样电路的锁相环（pll）电路和时钟发生器
US6389092B1 (en) Stable phase locked loop having separated pole
US20110025385A1 (en) Power Supply Noise Rejection in PLL or DLL Circuits
US6266522B1 (en) Apparatus and methods for tuning bandpass filters
JP2001057548A (ja) クロックおよびデータ回復システム
CN110233621B (zh) Pll电路及cdr装置
US6538518B1 (en) Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
US20170244545A1 (en) Signal recovery circuit, electronic device, and signal recovery method
US20030107420A1 (en) Differential charge pump
CN117559992B (zh) 时钟数据恢复电路及芯片
US20030103591A1 (en) Phase locked loop circuit and clock reproduction circuit
CN118337203B (zh) 上电自动校正vco增益的cdr电路
CN113364452A (zh) 时钟数据恢复装置与时钟数据恢复方法
KR102247301B1 (ko) 클럭 데이터 복원 회로 및 이의 동작 방법
CN112840569B (zh) 具有直接前馈电路的锁相环路(pll)
KR20120131845A (ko) 클럭 데이터 복원 회로
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US9083357B2 (en) Frequency locking system
JPH11261547A (ja) オーバーサンプリング型クロックリカバリ回路
CN120691879A (zh) 滤波电路、时钟数据恢复方法、电路及接收器
US7468629B2 (en) Tuning circuit for transconductors and related method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 610096 Sichuan Province, Chengdu City, No. 399, West Section of Fucheng Avenue, Chengdu High-tech Development Zone, China (Sichuan) Free Trade Pilot Zone, Building 7, Unit 3, 14th Floor, Room 1409

Patentee after: Chengdu Xingtuo Microelectronics Technology Co.,Ltd.

Country or region after: China

Address before: No. 1409, 14th Floor, Unit 3, Building 7, No. 399 Fucheng Avenue West Section, High tech Zone, Chengdu City, Sichuan Province

Patentee before: Chengdu CETC Xingtuo Technology Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20260104

Address after: 311215 Zhejiang Province, Hangzhou City, Xiaoshan District, Yingfeng Street, Shixin North Road No. 857, Room 695

Patentee after: Hangzhou Nuowanxin Microelectronics Technology Co.,Ltd.

Country or region after: China

Address before: 610096 Sichuan Province, Chengdu City, No. 399, West Section of Fucheng Avenue, Chengdu High-tech Development Zone, China (Sichuan) Free Trade Pilot Zone, Building 7, Unit 3, 14th Floor, Room 1409

Patentee before: Chengdu Xingtuo Microelectronics Technology Co.,Ltd.

Country or region before: China