[go: up one dir, main page]

TWI310972B - Cluster processing apparatus - Google Patents

Cluster processing apparatus Download PDF

Info

Publication number
TWI310972B
TWI310972B TW095142991A TW95142991A TWI310972B TW I310972 B TWI310972 B TW I310972B TW 095142991 A TW095142991 A TW 095142991A TW 95142991 A TW95142991 A TW 95142991A TW I310972 B TWI310972 B TW I310972B
Authority
TW
Taiwan
Prior art keywords
gas
chamber
layer
valve
cavity
Prior art date
Application number
TW095142991A
Other languages
English (en)
Other versions
TW200744145A (en
Inventor
Chen Hua Yu
Ming Hsing Tsai
Yi Li Hsiao
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200744145A publication Critical patent/TW200744145A/zh
Application granted granted Critical
Publication of TWI310972B publication Critical patent/TWI310972B/zh

Links

Classifications

    • H10P95/00
    • H10P72/0464
    • H10P72/0402
    • H10W20/037
    • H10W20/056

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

1310972 九、發明說明: 【發明所屬之技術領域】 種 本發明係有關於-種製程設備,特別是 半導體晶圓之製程設備組。 κ ' 【先前技術】 隨著電子產品的進步,半導體技術已廣泛庫 如記憶體、中央處理器、液晶顯示器、發光二極 射體、其他元件或晶片組的製造。為達到高华積; 及速度的要求,半導體積體電路的尺寸已被縮減吏ς 例如銅及具有超低介電常數的各種材料, : 材料及需求相關的問題。 凡服ι:^上 第1圖為傳統介層窗結構的剖面 層110形成於一基板1〇〇上一 旬金屬 形成於銅金屬層110上。^二"電層120 常數介電層U0中。若鈉人=層齒130形成於低介電 銅介層窗13。:上 興空軋中的氧氣 應,形成銅氧化層140。納^ 7 钱座生虱化反 齊no卜本^ 層140會嚴重影響銅介層 接因此 形成其上的導電層(未圖示)間的電性連 必須避免半導體結構在進行重要 於空軋中,例如製作介# 才才'路 銅金屬層、純學^ ㈣銅晶㈣、形成 的步驟。 4研磨騎歧低介f常數介電層 傳統上’於重要步驟後,基板1〇〇會從該完成重要 0503-A32268TWF/david 5 1310972 步驟的製程腔室移至晶舟(cassette)或晶圓傳送盒设 opening unified pod,F0UP)暫時存放,待下一個製I程步驟 開始。當晶舟或晶圓傳送盒的閘門打開置入基板時,琿 境中包含氧氣的空氣會趁隙進人晶舟或晶圓傳送盒内: 待閘門關閉後,空氣即與基板一起封閉在晶舟或晶圓傳 送盒的空間内。此時’氧氣就會與形成在基板1〇〇上的 銅金屬層110產生氧化反應,形成銅氡化層140。而濕氣 則會被介質120所吸收。 ’ 為解決上述問題,在半導體製程重要步驟後設計有Q 時間是必要的。下一個基板製程必須在一設定的預定時 間週期或Q時間内實施’例如2〜4小時。若下一個牛驟, 例如形成阻障層的步驟’沒有在該時間週期内發生,則 須實施一清洗步驟,以移除任何形成在_金屬層11〇上 的銅氧化層140。 由於基板10 0上具有局集積度的半導體裝置,為伴 護基板’半導體製程通常在每個重要步驟均有結合Q時 間的設計’然卻複雜化了製程步驟。此外,若疏漏Q時 間,則須增加額外例如清洗的步驟,亦增加製程時間及 複雜性。
Nogami於美國專利US 2002/0074664中揭露一種半 導體製造方法。其形成一銘鎢填化物膜(cobalt tungsten phosphor film)於一銅金屬層上,以避免暴露的銅金屬層 被氧化。然而,在形成銅金屬層後及鈷鎢磷化物膜形成 之前,此包含銅金屬的基板會從製程腔室移出而暴露在 0503-A32268TWF/david 6 -1310972 衣兄中,使鈷鎢磷化物膜未 上形成-銅氧化爲门 先在銅金屬層 --全保護鋼金屬層免於被氧化。 ’方法亚不 來說!!要Γ進步的的製程設備及方法對半導體製程 【發明内容】 包含供—種製程設備組,包括:-密閉腔體, 體至少一閘門,該閘門係用來關閉一形成於 =閉腔體内之開口,該氣體包含至1 :成: =氣體或惰性氣體;至少—製程腔室,設::; 腔體内;一傳給壯罢^ ^ ^ 置在閉 門盥… '置於該密閉腔體内,以於該閘 π與該製程腔室之間傳輸一 接至該密_體。 及至少—閥門,麵 為讓本發明之上述目的、特徵及優點能更明顯易 .、,下文特舉—較佳實施例,並配合所_式,作詳細 說明如下: 【實施方式】 第2圖係為本發明—貫施例製程設備組的剖面示意 圖。製程設備組包括一密閉腔體2〇〇、至少一製程腔室 21〇(較佳為複數個)、至少—傳輸裝置22〇以及:或多個 閥,例如閥230與240。-平台2〇1、桌面或其他支撐裝 置,設置於密閉腔體200内,以支撐承載-基板270的 傳輸裝置22G與製程腔室21G。在—實施例中,傳輸裝置 0503-A32268TWF/david 7 1310972 220沿著設置在平台201上的一軌道或引導路徑225移 動。 密閉腔體200包括一充滿氣體的封閉空間。在實施 例中,上述封閉空間以密閉腔體200的壁205及平台201 的上表面2〇la包圍之。密閉腔體200亦包括至少一閘門 203,用來關閉密閉腔體200的開口。在實施例中,閘門 203設置於密閉腔體200的至少一面壁205上。由於閘門 203的設置,使基板270可傳輸於製程腔室210與一界面 • 280之間。傳輸裝置220沿著引導路徑225移動,從鄰近 閘門203的位置移動至鄰近製程腔室210的位置或在鄰 近製程腔室210的位置之間移動。傳輸裝置220在製程 腔室210之間傳輸基板270或穿過閘門203在製程腔室 210與界面280之間傳輸基板270。在實施例中,密閉腔 體200内提供複數個傳輸裝置220,以增加製程腔室210 間或製程腔室210與界面280間的傳輸速度。 密閉腔體200内提供至少一閥門。在實施例中,製 ® 程設備組包括一氣體注入閥230與一壓力排出閥/氣體排 出閥240,以分別提供氣體至密閉腔體2〇〇内及自密閉腔 體200排出氣體。一壓力表25〇,可耦接至閥門23〇與 240,以控制之。在實施例中,閥門23〇及/或24〇耦接至 至少一夤流控制器(mass flow controller, MFC),以控制排 氣速度、流量及/或惰性氣體或混合氣體的導入速度。在 實施例中’閥門240控制密閉腔體200内的壓力。 基板270,例如為一晶片基板或例如作為液晶顯示 0503-A32268TWF/david 8 1310972 器、電漿顯示器、陰極射線管顯示器、電激發光顯示器 或發光二極體的顯示器基板。 密閉腔體200包括一氣體,此氣體包含至少一還原 氣體及一與基板270不反應的氣體其中之一。當基板270 在製程腔室210間或製程腔室210與界面280間傳輸時, 還原氣體可還原或避免基板270表面因暴露於空氣中而 產生的氧化物。在實施例中,基板270包括一暴露的銅 金屬層(未揭露於第2圖,請參閱第1圖),還原氣體包括 • 氫氣、胺氣或其他還原氣體或上述氣體的混合氣體。不 反應氣體可包括例如氦氣、氖氣、氬氣、氪氣、氙氣或 氡氣的惰性氣體或例如氮氣的其他氣體,其與基板270 表面均不起反應,不會產生氧化物。在實施例中,氣體 為氮氣與氫氣的混合氣體,其中氫氣約佔4%〜10%v/v。 若選擇的還原氣體具易爆性,則還原氣體的量必須 加以控制,以避免發生爆炸或其他活潑性的反應。例如, 若氫氣為密閉腔體200内的還原化學物質,則氫氣的量 ® 必須控制在等於或低於4%v/v,較佳量大約為 1 Oppm〜4%v/v。在實施例中,若胺氣為密閉腔體200内的 還原化學物質,則胺氣的量必須控制在等於或低於 15.5%\^,車交佳量大約為1(^卩111〜15.5%¥/¥。 在一實施例中,密閉腔體200内的壓力維持高於密 閉腔體200周圍環境的壓力,以避免或降低氣體從外部 環境流入密閉腔體200内。例如,若外部環境壓力為1 大氣壓,則密閉腔體200内的壓力須維持高於1大氣壓, 0503-A32268TWF/david 9 1310972 因此,密閉腔體200内的壓力可隨外部環境壓力變化而 改變。在實施例中,密閉腔體200内的壓力大約介於5 大氣壓。 在實施例中,密閉腔體200内的氣體會漏出或流出 至周圍環境,若此氣體對人體有害,例如胺氣,則必須 控制氣體漏出量,使其不會對人體造成傷害。例如,| 境中胺氣的量必須控制在低於25ppm以下。同時,可調 節密閉腔體200内氣體例如胺氣的量,以降低這—方面 的顧慮。 在實施例中,密閉腔體200與界面280連接,以允 許基板270傳輸至一與界面280耦接的載體(未圖示),例 如一晶舟(cassette)或晶圓傳送盒(front opening unified pod, FOUP),如習知美國專利(No. 60/747,445)所述。界 面280的壓力與氣體狀態可相似或不同於密閉腔體200 内的狀態。 閥230與240設置在密閉腔體200其中一面壁205 上’當密閉腔體200内的壓力低於一預定壓力時,例如1 大氣壓,閥230可被操作導入一從一或多個氣體源(未圖 不)釋出例如包含還原氣體的氣體至密閉腔體2〇〇内,以 調節内部的氣體量及/或壓力。在實施例中,藉閥23〇導 入的氣體包括一氮氣與氫氣的混合氣體,其中氫氣約佔 4%〜10%v/v。當密閉腔體2〇〇内的壓力高於另一預定壓 力時,例如2.5大氣壓,閥24〇可被操作使氣體從密閉腔 體200内排出’以調節壓力。在實施例中,可同時或不 0503-A32268TWF/david 1310972 同時使用閥230與240,或僅使用其中之一。在實施例中, 當密閉腔體200内的壓力低於一預定壓力時,閥230或 240可導入氣體至密閉腔體200内,而當密閉腔體200内 的壓力高於一預定壓力時,閥230或240可使氣體從密 閉腔體200内排出。 在實施例中,壓力計250耦接至閥230或240或兩 者。壓力表250送出一信號,以驅動閥230導入氣體至 密閉腔體200内及驅動閥240使氣體從密閉腔體200内 • 排出。在實施例中,閥230與240分別設定導入與排出 氣體的時間,或藉由本身的壓力感測或儀表進行作動。 在實施例中,壓力計250或其他儀表感測密閉腔體 200内、外的壓力。若密閉腔體200内的壓力高於外部壓 力至一預定値時,壓力計250會送出一信號,以驅動閥 240釋放密閉腔體200内的混合氣體,待獲得理想壓差為 止。 閥門230可用來導入還原氣體或包含還原氣體的混 _ 合氣體,當然,可提供一或多個閥門230,以供從相同或 多個氣體源釋出的氣體導入密閉腔體200内,過程中只 要使密閉腔體200内混合氣體的壓力及/或體積百分率維 持在上述揭露的狀態即可。 在實施例中,當還原氣體的分子量大於密閉腔體200 内氣體的分子量時,為了使還原氣體完全進入密閉腔體 200内,閥230設置在鄰近密閉腔體200的底部位置而排 氣閥240則設置在鄰近密閉腔體200的頂部位置。舉例 0503-A32268TWF/david 11 1310972 來說,由閥230導入的還原氣體為胺氣,密閉腔體200 内的氣體為胺氣與氦氣的混合氣體。胺氣的分子量為 17,氦氣的分子量為2。若混合氣體包含10%的胺氣與 90%的氦氣,其分子量為3.5,小於17。則閥230設置在 鄰近密閉腔體200的底部位置而排氣閥240則設置在鄰 近密閉腔體200的頂部位置,當閥230啟動,胺氣即會 有效率地擴散至密閉腔體200内。相反地,當還原氣體 的分子量小於密閉腔體200内氣體的分子量時,閥230 • 則設置在鄰近密閉腔體200的頂部位置而排氣閥240則 設置在鄰近密閉腔體200的底部位置。舉例來說,還原 氣體為氮氣’密閉腔體200内的氣體為氮氣與氮氣的混 合氣體。氫氣的分子量為2,氮氣的分子量為28。若混 合氣體包含1%的氫氣與99%的氮氣,其分子量為27.74, 大於2。則閥230設置在鄰近密閉腔體200的頂部位置而 排氣閥240則設置在鄰近密閉腔體200的底部位置,當 閥230啟動,氫氣即會有效率地擴散至密閉腔體200内。 ® 此處的頂部區域並不限定為第2圖的頂部牆面,亦可為 密閉腔體200侧壁的上部分,同樣的,底部區域可為密 閉腔體200侧壁的下部分。在實施例中,閥230設置在 平台201内,還原氣體藉由平台201上表面的開口(未圖 示)進入密閉腔體200内。 閥230與240設置的位置並不限定於上面的描述或 圖式中,只要氣體可以有效避免與基板270產生氧化反 應或其他化學反應的方式進入密閉腔體200内,閥230 0503-A32268TWF/david 12 •1310972 及240可設置在任何理想的位置。 在實施例中,密閉腔體200為初始狀態,例如壓力1 大氣壓,且包含空氣、水氣。此初始狀態並非一理想態, 必須使密閉腔體200内達到上面描述的理想狀態。在實 施例中,至少需進行一淨化步驟及抽氣步驟,以獲得一 理想狀態。淨化步驟導入如上述的還原氣體或混合氣體 至密閉腔體200内。抽氣步驟則從密閉腔體200内排出 空氣或氣體。在實施例中,抽氣步驟例如藉由閥240的 • 作動而完成,從密閉腔體200内排出空氣,使密閉腔體 200内的壓力下降至一預定壓力,例如0.7大氣壓。待抽 氣步驟停止後,例如藉由閥230的作動實施淨化步驟, 以導入還原氣體或混合氣體至密閉腔體200内。在實施 例中,淨化步驟及抽氣步驟重複數次,以使密閉腔體200 内達到理想狀態,此時含氧計及濕度計的讀值皆已控制 在要求條件之下。 在其他實施例中,係同步實施淨化步驟及抽氣步 ® 驟,以使密閉腔體200内的空氣更有效率地被排出。在 實施例中,若閥230導入一例如氫氣的還原氣體至密閉 腔體200内,由於氫氣(分子量2)較空氣(分子量大約29) 輕,遂閥230可設置於密閉腔體200頂部,閥240設置 在密閉腔體200底部,使得空氣可藉由設置在密閉腔體 200底部的閥240有效率地排出。若閥230導入一例如氫 氣與氪氣(分子量36)的混合氣體至密閉腔體200内,閥 230可設置於密閉腔體200底部,閥240設置在密閉腔體 0503-A32268TWF/david 13 1310972 200頂部,以有效地排出密閉腔體200内的空氣。在實施 例中’淨化步驟及抽氣步驟可藉由供應至閥230及240 的開關氣體來完成。例如,如上所述,閥230設置在密 閉腔體200底部,以導入一包含氫氣的混合氣體。閥240 設置在密閉腔體200頂部,以維持密閉腔體200内的理 想狀態。為了移除密閉腔體200内的初始狀態,淨化步 驟藉由閥230將氳氣導入密閉腔體200内,而抽氣步驟 則藉由閥240加以完成。 製程腔室210包括隔間閘門215。在實施例中,製程 腔室210包括金屬製程設備及/或覆蓋層形成設備。腔室 可為濕式或乾式製程腔室。在實施例中,製程腔室21〇 包括如第1圖所示形成介層窗的設備。在實施例中,金 屬製程腔室至少包括下列設備其中之一。一例如洗滌器 (scrubber)的濕式清洗台(wet clean bench)、一例如銅還原 濕式工作台的金屬還原濕式工作台(metal reduction wet bench)、一例如銅還原乾式腔室的金屬還原乾式腔室 (metal reduction dry chamber)、一例如銅電鍵槽或銅無電 鍍槽(electroless plating bath)的金屬電鍍槽(metal plating bath)、一乾式钱刻腔室(dry etch chamber)、一例如化學 機械研磨設備的金屬研磨設備(metal polish apparatus)、 一例如化學氣相沈積設備、旋轉塗佈設備或低壓化學氣 相沈積設備的低介電常數介電層沈積腔室(l〇w-k dielectric deposition chamber)、一 {列士口回火月空室(anneal chamber)的熱處理設備(thermal treatment apparatus)以及 0503-A32268TWF/david 14 1310972 的:Ϊ在ΐίΐ形成若暴露在環境中會引起反應的物質 Γ列中,覆蓋層形成腔室可用來形成例如 =化層㈣ah silieide)、鎢耗層(tungsten s編^、 t層㈣niUmSiHei岭氮化鈦層、峨化鈦層、知 曰、鼠化㈣或其他形成在金屬連續層上可保護金屬爲 避免氧化的材料層。 曰
第3A〜3C圖係為於-銅介層窗上移除銅氧化層及步 2覆蓋層的剖面示意圖。請參閱第3A_,形成一低介電 吊數;丨電層273於一基板270上。在〜銅電鑛設備中, 形成一鋼介層窗275於低介電常數介電層273中。此電 鑛設備並沒有設置在密閉腔體200内。之後,將基板27〇 從銅電鍍設備移至一載體(未圖示)存放,如第1圖所述。 由於基板270在載體中沒有氣體保護,遂在銅介層窗275 暴露於環境後,即形成一銅氧化層271於銅介層窗275 上。此銅氧化層271將嚴重影響銅介層窗275與上層金 屬層(未圖示)間的電性連接。為了移除銅氧化層271,將 載體連接至界面280,以使基板270得藉由傳輸裝置220 從界面280穿過閘門203傳輸至密閉腔體200内,如第2 圖所示。接著,藉由傳輸裝置220將基板270傳輸至密 閉腔體200内的製程腔室210之一,例如銅還原腔室。 在銅還原腔室中,對形成在基板270上的銅氧化層271 進行銅還原步驟,以移除銅氧化層271,如第3B圖所示。 之後,藉由傳輸裝置220將基板270從還原腔室移至密 閉腔體200内的另一製程腔室210,例如覆蓋層形成腔 0503-A32268TWF/david 15 1310972 室。在兩製程腔室210之間傳輸的過程,基板27〇如上 所述暴露在密閉腔體200内的氣體中。暴露的銅介層窗 275在兩製程腔室210間傳輸的過程,受到密閉腔體2〇〇 内的氣體保護而免於被氧化。接著,在一覆蓋層形成腔 室中,形成一例如鈷矽化層的覆蓋層277於銅介層窗275 上,如第3C圖所示。當基板270從腔室密閉腔體2〇〇送 出,經界面280傳輸至載體時,覆蓋層277可保護銅介 層窗275上表面免於暴露在環境中。形成覆蓋層277後, 藉由傳輸裝置220將基板270從覆蓋層形成腔室中移 出。之後’將基板270傳輸至界面280並存放在與界面 280連接的載體中。 除了金屬還原腔室’在其他實施例中,亦可藉由設 置在密閉腔體200内的化學機械研磨設備移除銅氧化層 271。移除銅氧化層271後,藉由傳輸裝置220將基板270 傳輸至一覆蓋層形成腔室’以如上所述形成覆蓋層277。 由於基板270在密閉腔體200内傳輸,遂銅介層窗275 可受保護,免於被氧化。接著,形成覆蓋層277於銅介 層窗275上,以保護銅介層窗275不暴露於環境中。 在其他實施例中,設置在密閉腔體200内的製程腔 室210之一可為一金屬電鍍腔室’例如銅電鍍或無電鍍 腔室。銅介層窗275藉由銅電鍍腔室形成’沒有暴露在 環境中。之後’藉由傳輸瓜置220將基板270從铜電鑛 腔室移至覆蓋層形成腔室。由於基板270在密閉腔體200 内傳輸,遂銅介層窗275可受保護,免於被氧化。如上 0503-A32268TWF/david 1310972 所述,接著,形成覆蓋層277於 銅介層窗275從密閉腔體200移出時1^75上’以使 環境中。 ?夕出時文保護,不暴露在 在實施例中,密閉腔體2〇〇 ^ 以測量形成在基板27〇上各材料Ρ包括一!測設備’ 由於美拓97Π产 層的物理或電學特性。 體2〇。内傳輸,遂上述材料層可 二㈣免、被乳化。因此,在密閉腔體200内,可制 乍亚進行物理或電學特性的測量,不須擔料 層被乳化的問題。 T 丁叶 第4 Α圖係為本發明另一實 μ ^ ^ 圖,一一剖面線== 程腔。:弟?及4Β圖?一區域227定義於兩排製 之間,並以一遮蔽或封閉結構26〇封 腔體。傳輸裝置22〇可在關閉結構遍封閉的區^ 7内的引導路徑225上移動。引導路徑225的形狀可 例如線形執道、平行線軌道、U形執道、〇形執道' 8米 執道、-曲形執道或其他形狀的執道,使傳輸裝置咖 正確地在製程腔室210之間傳輸基板27〇或在製程腔室 21〇與界面280之間傳輪。在實施例中,傳輸裝置22〇可 為Ή如°又置在岔閉腔體200或遮蔽結構260内的的機 械手臂。機械手臂可在無轨道的情況下,在製程腔室 之間或製程腔室21〇與界面28〇之間傳輸基板27〇。 請參閱第4Β圖,將閥230、釋放閥240及壓力計25〇 叹置於遮蔽結構260内。在實施例中,分別將輸送管或 °5〇3-A32268TWF/david 17 1310972 導官231及241連接至閥23〇盥 提供如第2圖所述的混气閥⑽。輸送管加 人Μ 肢或還原氣體至閥23〇,而混 二=:體藉由輸送管241從釋放闕24。排出。 L: Γ厂 壓力控制器(未圖示),以控制遮蔽結構
=謂及壓力表25〇的位置亦可與第”所述的位I
下的Ϊ =構26G可使轉如上所述理想壓力/氣體狀態 小’降低製造及操作成本。遮蔽結構並 ==Γ4β圖所示的位置。在實施例中,遮蔽結 構260。除可關閉如4Α、4Β圖所示的區域奶夕卜,亦可關 閉製程腔室210。區域227被遮蔽結構26()及平台加的 上表面2〇la所包圍。舉例來說,舰結構260所圍空間 域227,但須小於密閉腔體2〇〇。遮蔽結構26〇 關閉區域227,使傳輸裝置22q卩正確地在製程腔室加 之間傳輸基板270或在製程腔室21()與界面28◦之間傳 輸。 第JA〜=圖係為形成雙鑲嵌結構的剖面示意圖。 請參閱第5A ®,形成-介電層51〇於一基板5〇〇 上。形成一導電層520於介電層51〇中。形成一呈有一 開口 54G的介電層別於介電層5ig上,以露出導電層 520部分上表面。開口 54〇包括—介層窗與一溝槽。介電 層510與基板500類似於上述介電層2乃與基板27〇。導 電層520可為例如銅金屬層、銘銅金屬層、㉝金屬層或 0503-A32268TWF/david 18 1310972 其他暴露在空氣中會被氧化的導電層。介電層530可為 例如氧化層、氮化層、說氧化層、低介電常數介電層, 超低介電常數介電層或其他可隔離不同導電層的氧化 〇 之後,順應性地形成一阻障層550於介電層530與 開口 540上,如第5B圖所示。阻障層550可為例如组層、 氮化钽層、鈦層、氮化鈦層或其他材料層。阻障層5 5 0 可藉由例如物理氣相沈積設備或化學氣相沈積設備形 ®成。 接著,順應性地形成一晶種層560於阻障層550上, 如第5C圖所示。形成晶種層560的目的係為後續化學電 鍍製程於其上形成連續的金屬層作預備,例如銅金屬 層。晶種層560可為例如藉由物理氣相沈積設備形成的 薄銅金屬層。 形成一例如銅金屬的材料層570於晶種層560上, 如第5D圖所示。材料層570可藉由例如電化學電鍍設備 或無電化學電鑛設備形成。 移除部份的阻障層550、晶種層560及材料層570, 以形成包含阻障層550a、晶種層560a及材料層570a的 雙鑲嵌結構。移除部份阻障層550、晶種層560及材料層 570的步驟可藉由例如化學機械研磨法或蝕刻製程。 傳統上,在形成如5A圖的開口 540後,即將基板 500從蝕刻設備傳輸至物理氣相沈積設備,以沈積如5B 圖的阻障層550。然而,從蝕刻設備傳輸至物理氣相沈積 0503-A32268TWF/david 19 1310972 導電層52q上表面暴露於環境中, (Pr c;、t:上會形成有氧化物。遂須實施-預、、先 -步驟’以移除輪 例如低介電常數介電 匕 於%境中,而相同吸收了瑗伴七 j暴路 程上,必須對如5A圖的处^的水氣。因此’傳統製 在沈積阻障層550之前,除氣咖㈣步驟,以 據上述密閉腔體200的使用=θ 530中移除水氣。根 可同時在密閉腔體200内實於5Α、5Β的製程步驟, 由於密閉腔體200内含有: 2、4A及4B圖所述。 或惰性氣體組成的混合氣體或由還原氣體與氮氣 層別的上表面,不會H因^,導電層似與介電 除氣步驟。 曰恭路在每境中,而省去了預洗及 此外’傳統製程上,在形士、 形成材料層(如5〇圖的導電圖的晶種層细後, Q時間的長度從4小時到有—段Q時間。 望的氧化物形成在晶種層56==,以避免過多不期 200,可省去Q時間,節者SA表面。而使用密閉腔體 間。 $ A〜5D圖製程步驟花費的時 移除部份阻障層550 a 即將基板從例如化學日,材料層570後, 沈積腔室’以在雙鑲嵌結構切::空:傳輸至化學氣相 上,在傳輸基板500的過程中電層。傳統製程 同樣地會暴露在環境中,而h層57如與介電層53〇 衣兄中而必須實施另一預洗及除氣步 〇5〇3-A32268TWF/david 20 1310972 :層以5 ::中移、除形成在導電層5 7 〇 &上表面的氧化物及介 續:化學!如上所述,化學機械研磨步驟與後 板可在密:t程可在密閉腔體綱内實施,使基 m 腔體2〇〇内傳輸,不會暴露在環境中。 Q此:省去預洗及除氣步驟。 形的預洗、除氣步驟及域Q時間移除後, 性。、…路的製程時間可被縮減,且使製程更有彈 預由於沒有預洗、除氣步驟及/或Q時間,相關 放基板吏可用因的設ί或腔室及/或為Q時間而供存 小 ’、σ因此郎省下來。隨著設備數量的減 ν ’工廠:用的空間可大大減少,例如三分之一以上。 施例中,密閉腔體200可與如美國專利(us 體Υ χ所述的載體及簡單的界面作結合。而藉由載 、間早界面與密閉腔體雇的結合,可達到上述的理 4結果並使製程設備更有效率。 雖然本發明已以較佳實施例揭露如上,然其並非用 ㈣定本發明’任何熟習此項技藝者’在不脫離本發明 之精神和範_,當可作更動與潤飾,因此本發明之保 護乾圍當視後附之申請專利範圍所界定者為準。 0503-A32268TWF/david l3l〇972 【圖式簡單說明】 第1圖係為傳統介層窗結構之剖面示意圖。 第2圖係為本發明製程設備組之剖面示意圖。 第3A〜3C圖係為移除銅氧化層及於銅介層窗上 覆蓋層步驟之剖面示意圖。 戍 圖第4A圖係為本發明之一實施例,製程設備組之上視 •音同第犯圖係為第4八圖沿仙,爿面線所得之剖面示 音第5A〜5E圖係為形成雙鎮般結構製程步驟之剖面示 【主要元件符號說明】
本發明第2〜5E圖 200〜密閉腔體; 201a〜平台上表面; 205〜密閉腔體壁; 215〜隔間閘門; 225〜引導路徑; 習知第1圖 100〜基板; 120〜低介電常數介 130〜銅介層窗; 110〜銅金屬層; 電層; 140〜銅氧化層。 201〜平台; 203〜閘門; 210〜製程腔室; 220〜傳輸裝置; 0503-A32268TWF/david 22 1310972
227〜製程設備組内之 230、240〜閥; 250〜壓力表; 270、500〜基板; 273〜低介電常數介電 275〜銅介層窗; 2 8 0〜界面, 520〜導電層; 550、550a〜阻障層; 570、570a〜材料層。 一區域; 231、241〜輸送管; 260〜關閉結構; 271〜銅氧化層; 層; 277〜覆蓋層; 510、530〜介電層; 5 40〜開口; 560、560a〜晶種層;
0503-A32268TWF/david 23

Claims (1)

1310972 十、申請專利範圍: 1. 一種製程設備組,包括: 一密閉腔體,包含一氣體及至少一閘門,該閘門係 用來關閉一形成於該密閉腔體内之開口,該氣體包含至 少一還原氣體、非反應氣體或惰性氣體; 至少一製程腔室,設置於該密閉腔體内; 一傳輸裝置,設置於該密閉腔體内,以於該閘門與 該製程腔室之間傳輸一基板;以及 至少一閥門,耦接至該密閉腔體。 2. 如申請專利範圍第1項所述之製程設備組,其中 該製程腔室包括至少一金屬製程腔室與一覆蓋層(cap layer)形成腔室其中之一。 3. 如申請專利範圍第2項所述之製程設備組,其中 該金屬製程腔室包括至少一濕式清洗台(wet clean bench)、一金屬還原濕式工作台(metal reduction wet bench)、一金屬還原乾式腔室(metal reduction dry chamber)、一金屬電鑛槽(metal plating bath)、一 乾式餘 刻腔室(dry etch chamber)、一 金屬研磨設備(metal polish apparatus)以及一低介電常數介電層沈積腔室(1〇w_k dielectric deposition chamber)其中之 __ 0 4. 如申請專利範圍第2項所述之製程設備組,其中 該覆盍層形成腔室係用來形成鈷矽化層(c〇balt silicide)、鶴石夕化層(UmgSten silicide)、鈦矽化層(出—謹 silicide)、氮化鈦層、鈦/氮化鈦層、钽層或氮化钽層。 0503-A32268TWF/david 24 1310972 兮門請專利範圍第1項所述之製程設備組,其中 闕門與-第二閥門,當該密閉腔體: =低於-弟-狀壓力値時,該第_閥門可被摔作 =體至該密閉腔體内,當該密閉腔體内之 ::二;預定壓力値時’該第二闕門可被操作使該氣 體自该畨閉腔體内排出。
6·如申請專利範圍第5 該第一預定壓力値大體為j 大體為2.5大氣壓。 項所述之製程設備組,其中 大氣壓,該第二預定壓力値 1如巾請專利範圍第5項所述之製程設備組,其中 日之分子量小於該密閉腔體内該氣體之分子量 閥門之位置係鄰近於該密閉腔體之頂部區 量日士 二體之分子量大於該密閉腔體内該氣體之分子 祕T eH門之位置則鄰近於該密閉腔體之底部區 n 〇 5青專利範圍帛1項所述之製程設備組,1中 "礎原氣體包括至少—氫氣與-胺氣其中之一。八 "如申清專利1巳圍第8項所述之製程設備組,其中 餘大體4%v/v,^A係料或低於大 10.如申請專利範圍帛4戶斤述之製程設備組,其中 體内之該氣體更包括至少一惰性氣體與一氮氣 u.如申請專利範圍第丨項所述之製程設備組,其中 〇503-A32268TWF/david 25 1310972 該密閉腔體内之壓力係高於該密閉腔體周圍環境之壓 力。 12. 如申請專利範圍第11項所述之製程設備組,更 包括耦接至該密閉腔體之裝置,以維持在一選擇壓力範 圍内該密閉腔體内之壓力。 13. 如申請專利範圍第12項所述之製程設備組,其 中該選擇壓力範圍大體介於1〜2.5大氣壓。 14. 如申請專利範圍第1項所述之製程設備組,更包 • 括一遮蔽結構,包含一通道,以該傳輸裝置橫跨該閘門 與該製程腔室之間,其中該閥係設置於該遮蔽結構之壁 上,該氣體係置於該遮蔽結構包圍之一區域内。 15. —種製程設備組,包括: 一密閉腔體,包含一氣體及至少一閘門,該閘門係 用來關閉一形成於該密閉腔體内之開口,該氣體包含至 少一氮氣、氦氣、氖氣、氬氣、氪氣、氙氣、氡氣、氫 氣與胺氣其中之一,該密閉腔體内該氣體之壓力係高於 •該密閉腔體周圍環境之壓力; 至少一金屬製程腔室與至少一覆蓋層形成腔室,設 置於該密閉腔體内; 一傳輸裝置,設置於該密閉腔體内,以於該閘門與 該等腔室之間及/或於該等腔室之間傳輸一基板; 一第一閥與一第二閥,設置該密閉腔體内,其中當 該密閉腔體内之壓力低於大體1大氣壓時,該第一閥可 被操作導入該氣體至該密閉腔體内,當該密閉腔體内之 0503-A32268TWF/david 26 1310972 撼力π於-預定氣壓時,該第二閥可被操作使該氣體 自該密閉腔體内排出;以及 至少-壓力表,耦接至該第—與該第二閥。 16.如申請專利範圍帛15項所述之製程設備組,其 中4金屬製程腔室包括一銅還原濕式工作台㈣ρρ以 reduction wet bench)或一銅還原乾式腔室(c〇pper reduction dry chamber),該覆蓋層形成腔室係用來形成钻 矽化層⑽ah silicide)、鎮石夕化層(啊伽siHcide)、欽 石夕化層⑽ani職silicide)、氮化鈦層、鈦/氮化鈦層、组層 或氮化麵層。 、,17·如申請專利範圍第15項所述之製程設備組,其 中畜該+氣體之分子量小於該密閉腔體内氣體之分子量 時,忒第一閥之位置係鄰近於該密閉腔體之頂部位置區 域,當,氣體之分子量大於該㈣腔體内氣體之分子量 時省第閥之位置則鄰近於該密閉腔體之底部區域。 丨 18.如申請專利範圍第15項所述之製程設備組,豆 中該氫氣係等於或低於大M4〇/〇v/v,該胺氣係等於或低於 大體15.5%v/v,該密閉腔體内之該氣體更包括至少一惰 性氣體與一氮氣其中之一。 19·如申請專利範圍第15項所述之製程設備組,更 包括:遮蔽結構,包含一充滿該氣體之通道,以該傳輪 裝置松跨該等腔室之間’其中該等閥魏置於該遮蔽姓 構之壁上。 'σ 2〇.—種製程設備組,包括: 〇503-A32268TWF/david 27 1310972 一密閉腔體,包含一氣體及至少一閘門,該閘門係 用來關閉一形成於該密閉腔體内之開口,該氣體包含一 大體4%v/v或更低之氫氣及一惰性氣體或一氮氣,該密 閉腔體内之壓力係高於該密閉腔體周圍環境之壓力; 至少一銅化學還原設備與至少一覆蓋層形成設備, 設置於該密閉腔體内; 一傳輸裝置,設置於該密閉腔體内,以於該閘門與 該銅化學還原設備之間或於該覆蓋層形成設備與該銅化 學還原設備之間傳輸一基板; 一第一閥與一第二閥,設置該密閉腔體内,其中當 該密閉腔體内之壓力低於大體1大氣壓時,該第一閥可 被操作導入該氣體至該密閉腔體内,當該密閉腔體内之 該壓力高於大體2.5大氣壓時,該第二閥可被操作使該氣 體自該密閉腔體内排出;以及 一壓力表,耦接至該第一與該第二閥。
0503-A32268TWF/david 28
TW095142991A 2006-05-17 2006-11-21 Cluster processing apparatus TWI310972B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74744206P 2006-05-17 2006-05-17
US11/419,933 US8322299B2 (en) 2006-05-17 2006-05-23 Cluster processing apparatus for metallization processing in semiconductor manufacturing

Publications (2)

Publication Number Publication Date
TW200744145A TW200744145A (en) 2007-12-01
TWI310972B true TWI310972B (en) 2009-06-11

Family

ID=38608161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095142991A TWI310972B (en) 2006-05-17 2006-11-21 Cluster processing apparatus

Country Status (7)

Country Link
US (1) US8322299B2 (zh)
JP (1) JP4637081B2 (zh)
KR (1) KR100839653B1 (zh)
DE (1) DE102006058814B4 (zh)
FR (1) FR2901405B1 (zh)
SG (1) SG137731A1 (zh)
TW (1) TWI310972B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708529B1 (ko) * 2005-12-14 2007-04-16 동부일렉트로닉스 주식회사 구리 배선 증착 방법 및 장치
FR2913145B1 (fr) * 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US7758338B2 (en) * 2007-05-29 2010-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate carrier, port apparatus and facility interface and apparatus including same
US8827695B2 (en) * 2008-06-23 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer's ambiance control
US20110226324A1 (en) * 2010-03-16 2011-09-22 Grain Free Products, Inc. System for the Production of Single Crystal Semiconductors and Solar Panels Using the Single Crystal Semiconductors
JP5699297B2 (ja) * 2010-04-28 2015-04-08 株式会社ユーテック 基板処理装置及び薄膜の製造方法
US20140183051A1 (en) * 2013-01-02 2014-07-03 International Business Machines Corporation Deposition of pure metals in 3d structures
US10593593B2 (en) * 2018-07-27 2020-03-17 Globalfoundries Inc. Methods, apparatus, and system for protecting cobalt formations from oxidation during semiconductor device formation
KR102801539B1 (ko) 2019-06-14 2025-05-02 삼성전자주식회사 열분해막을 이용한 반도체 소자의 제조 방법, 반도체 제조 장비 및 이를 이용하여 제조된 반도체 소자
TWI885128B (zh) * 2020-04-28 2025-06-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、半導體製造裝置及系統
JP7578429B2 (ja) * 2020-07-15 2024-11-06 株式会社Screenホールディングス 基板処理装置
CN112708926A (zh) * 2020-12-16 2021-04-27 上海华力微电子有限公司 一种用于铜电镀机台的缓冲装置及铜电镀机台
US20250149351A1 (en) * 2022-01-24 2025-05-08 Hpsp Co., Ltd. High-pressure wafer processing method using dual high-pressure wafer processing facility

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628717A (en) 1969-11-12 1971-12-21 Ibm Apparatus for positioning and bonding
JPS61291032A (ja) * 1985-06-17 1986-12-20 Fujitsu Ltd 真空装置
US4718975A (en) * 1986-10-06 1988-01-12 Texas Instruments Incorporated Particle shield
US6288561B1 (en) 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
JP2002009088A (ja) * 1990-11-16 2002-01-11 Seiko Epson Corp 薄膜半導体装置とその製造方法及びシリコン膜
EP0497281B1 (en) * 1991-01-29 1998-12-30 Shinko Electric Co. Ltd. Wafer airtight keeping unit
JP3486821B2 (ja) * 1994-01-21 2004-01-13 東京エレクトロン株式会社 処理装置及び処理装置内の被処理体の搬送方法
US5620560A (en) * 1994-10-05 1997-04-15 Tokyo Electron Limited Method and apparatus for heat-treating substrate
US5911560A (en) 1994-10-31 1999-06-15 Saes Pure Gas, Inc. Getter pump module and system
US5685963A (en) 1994-10-31 1997-11-11 Saes Pure Gas, Inc. In situ getter pump system and method
JP3266492B2 (ja) 1995-03-02 2002-03-18 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
TW333658B (en) * 1996-05-30 1998-06-11 Tokyo Electron Co Ltd The substrate processing method and substrate processing system
JPH11307481A (ja) 1998-04-24 1999-11-05 Sony Corp 電解めっき装置および電解めっき方法
US6610150B1 (en) * 1999-04-02 2003-08-26 Asml Us, Inc. Semiconductor wafer processing system with vertically-stacked process chambers and single-axis dual-wafer transfer system
WO2000070666A1 (en) * 1999-05-14 2000-11-23 Tokyo Electron Limited Method and apparatus for processing
US6178660B1 (en) * 1999-08-03 2001-01-30 International Business Machines Corporation Pass-through semiconductor wafer processing tool and process for gas treating a moving semiconductor wafer
KR100742473B1 (ko) * 1999-11-02 2007-07-25 동경 엘렉트론 주식회사 제 1 및 제 2 소재를 초임계 처리하는 장치 및 방법
JP2001190945A (ja) 2000-01-13 2001-07-17 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造装置に於ける排気方法
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
US6559070B1 (en) * 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
JP2002043315A (ja) 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP4753224B2 (ja) 2000-08-22 2011-08-24 日本エー・エス・エム株式会社 ガスラインシステム
US6485248B1 (en) * 2000-10-10 2002-11-26 Applied Materials, Inc. Multiple wafer lift apparatus and associated method
JP2002147811A (ja) * 2000-11-08 2002-05-22 Sharp Corp クリーンルーム
JP4821074B2 (ja) * 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
JP3605692B2 (ja) * 2001-10-24 2004-12-22 東京エレクトロン株式会社 搬送処理方法及び搬送処理装置
US20030194877A1 (en) 2002-04-16 2003-10-16 Applied Materials, Inc. Integrated etch, rinse and dry, and anneal method and system
DE10228998B4 (de) 2002-06-28 2004-05-13 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren zum elektrochemischen Behandeln eines Substrats bei reduzierter Metallkorrosion
US20040072450A1 (en) * 2002-10-15 2004-04-15 Collins Jimmy D. Spin-coating methods and apparatuses for spin-coating, including pressure sensor
JP2004241420A (ja) 2003-02-03 2004-08-26 Toshiba Matsushita Display Technology Co Ltd 処理装置
JP4245996B2 (ja) 2003-07-07 2009-04-02 株式会社荏原製作所 無電解めっきによるキャップ膜の形成方法およびこれに用いる装置
US7465358B2 (en) * 2003-10-15 2008-12-16 Applied Materials, Inc. Measurement techniques for controlling aspects of a electroless deposition process
JP2005175068A (ja) 2003-12-09 2005-06-30 Hitachi Kokusai Electric Inc 基板処理装置
US7256111B2 (en) 2004-01-26 2007-08-14 Applied Materials, Inc. Pretreatment for electroless deposition
JP2005228814A (ja) * 2004-02-10 2005-08-25 Sharp Corp 搬送システム
WO2005117697A2 (en) * 2004-05-28 2005-12-15 Narayanan Ramasubramanian Unified indigestion package and process for patient compliance with prescribed medication regimen
KR20060016563A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 반도체 제조장치 및 그를 이용한 웨이퍼 상의 폴리머제거방법

Also Published As

Publication number Publication date
DE102006058814B4 (de) 2010-04-08
JP2007311745A (ja) 2007-11-29
FR2901405A1 (fr) 2007-11-23
US8322299B2 (en) 2012-12-04
KR20070111312A (ko) 2007-11-21
KR100839653B1 (ko) 2008-06-20
US20070267461A1 (en) 2007-11-22
DE102006058814A1 (de) 2007-11-22
TW200744145A (en) 2007-12-01
JP4637081B2 (ja) 2011-02-23
SG137731A1 (en) 2007-12-28
FR2901405B1 (fr) 2013-09-13

Similar Documents

Publication Publication Date Title
KR100839653B1 (ko) 클러스터 처리 장치
US7918251B2 (en) Substrate carrier and facility interface and apparatus including same
KR100938528B1 (ko) 반도체 장치의 제조 방법
US20190145641A1 (en) Method for manufacturing semiconductor
CN101970315B (zh) 用于控制衬底污染的方法和设备
KR20240060779A (ko) 멀티-스테이지 핵생성 억제와 함께 피처 충진
TWI431693B (zh) A semiconductor manufacturing apparatus, a manufacturing method of a semiconductor device, and a memory medium
TW201222637A (en) Substrate processing apparatus and semiconductor device manufacturing method
KR101358114B1 (ko) 산화 망간막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
US20080122102A1 (en) Semiconductor device having oxidized metal film and manufacture method of the same
US20120064717A1 (en) Method for forming cvd-ru film and method for manufacturing semiconductor devices
JP5805461B2 (ja) 基板処理装置および半導体装置の製造方法
KR101817833B1 (ko) 텅스텐막의 성막 방법
JPWO2013191065A1 (ja) マンガン含有膜の形成方法
JP2011029598A (ja) 基板処理方法及び基板処理装置
JP2012049290A (ja) 半導体装置の製造方法及び半導体装置
US20150240344A1 (en) Ruthenium film forming method, ruthenium film forming apparatus, and semiconductor device manufacturing method
CN100466166C (zh) 制程设备组
KR20140038298A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
JP5350329B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP2014232816A (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
JP2006066587A (ja) シリコン酸化膜の形成方法
KR101800271B1 (ko) 로드락 챔버
JP2007113041A (ja) 基板処理装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees