TWI305941B - Method for forming transistor of semiconductor device - Google Patents

Description

1305941 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種形成半導體元件之電晶體的方 法，更特別是有關一種在單一基板上形成具有均勻厚度 間隙壁氧化物膜的半導體元件製作方法。其中所實施的 積係使用自由基輔助CVD設備以產生帶有來自反應室夕1 給之氣體的電漿。 【先前技術】 就半導體元件之電晶體而言，特別是包括有PMOS NMOS之鄰接電晶體，其具有會高度影響到閘極厚度转 性的電子特性。也就是說，於單獨晶圓或複數個不同曰1 形成厚度均勻的閘極，可一致地改善整個半導體元件庄 子特性，因此而使得半導體元件之操作更趨穩定以及另 的良率也獲得改善。 接著，傳統中形成具有如上所述之閘極之半導體另 的電晶體的方法，描述如下。 首先，於半導體基板上形成複數個閘極堆疊結構， 每一閘極堆疊結構至少包括閘極絕緣膜，閘極導電膜必 硬質罩幕層。加入低濃度的雜質於半導體基板內，藉Jtt 成輕摻雜汲極區於複數個閘極堆疊結構之兩側的基板內 之後，使用化學氣相沈積（例如低壓化學氣相沈穆 LPCVD)在複數個閘極堆疊結構上沉積間隙壁氧化物膜 如是四乙基矽酸鹽，TEO S薄膜）。實施氈式蝕刻於間賴 氧化物膜，藉此於閘極堆疊結構兩側側壁上形成閘極間 之 沉 供 與 勻 圓 電 件 件 而 及 形 (例 ί壁 丨隙 1305941 壁。因此，在半導體基板上形成複數個具有閘極堆疊結構 與閘極間隙壁的閘極。 然後，加入高濃度的雜質於閘極兩側的半導體基板 內，藉此形成源極/汲極。因此而獲得具有輕摻雜汲極（LDD) 結構之半導體元件之電晶體。 上述傳統方法已被適用於具有需要高速操作之PMOS 與NMOS之鄰接半導體的製造方法，以及適用於其他各種 半導體元件的製造方法。 隨著半導體元件近來之發展朝向較高的積體與超精細 的趨勢，於相同尺寸半導體基板上所形成閘極堆疊結構的 密度便會增加。再者，在同一半導體基板上同時顯現多數 之閘極堆疊結構密集地配置於某一區域上，以及少數之閘 極堆疊結構分散地配置於另一區域上，也就是在這二區域 中之閘極堆疊結構的密度是不同的。 因此，不管閘極堆疊結構之密度如何，具有均勻厚度 之閘極間隙壁形成在所有區域中閘極堆疊結構之側壁上， 以及包括上述之閘極堆疊結構與閘極間隙壁的複數個閘極 形成在半導體基板上以達成均勻的厚度。因此，一致地改 善半導體元件之電晶體的電子特性，而半導體元件包含複 數個閘極。 然而，當使用化學氣相沈積（例如低壓化學氣相沈積， LPCVD)而形成間隙壁氧化物膜以及對間隙壁氧化物膜實 施氈式蝕刻而形成閘極間隙壁，在半導體基板上依據密度 不同的區域而配置有複數個閘極堆疊結構，而使用化學氣 1305941 相沈積於其上形成的間隙壁氧化物膜是無法有均勻厚度 的。也就是說，當使用化學氣相沈積而形成間隙壁氧化物 膜，多數閘極堆疊結構密集地配置的區域其所在之間隙壁 氧化物膜的厚度較小；反之，少數閘極堆疊結構分散地配 置的區域其所在之間隙壁氧化物膜的厚度較大。因此’氈 式蝕刻單一半導體基板上之間隙壁氧化物膜而獲得之閘極 間隙壁會依據基板內之區域而具有不同的厚度。形成在不 同半導體基板上之閘極間隙壁也具有不同的厚度。 因爲閘極間隙壁厚度的改變，具有閘極堆疊結構與閘 極間隙壁之閘極的厚度也會隨著改變。因此，半導體元件 之電晶體的電子特性就不能均勻一致，例如PMOS之臨界 電壓Vt。換句話說，在PMOS區域間之Vt壓差會增加。 因此，在上述傳統的方法中，半導體元件之電晶體的 電子特性（例如PMOS之臨界電壓特性）會不均勻以及半導 體元件之良率也大大地降低。此外，半導體元件之電晶體， 特別是鄰接電晶體，將會受損而無法穩定地操作。 爲了解決上述問題，使用原子層沉積技術（Atomic Layer Deposition，ALD)取代化學氣相沈積（例如LPCVD)而 形成間隙壁氧化物膜，以致於形成具有均勻厚度的閘極間 隙壁與閘極。 然而，明顯的如熟悉此技藝的人士所知，原子層沉積 技術具有低的沉積速度以致於在避免大量生產之每一 ALD 週期中只有單一原子層成長。因此’ ALD實質上並無法應 用於半導體元件之大量生產製程。 1305941 因此，不管複數個閘極堆疊結構之密度如何，高速製 程以形成具有均勻厚度之間隙壁氧化物膜的發展將是令人 嚮往的。 【發明內容】 本發明之實施例是有關於一種形成半導體元件之電晶 體的方法。其中半導體元件中具有均勻厚度之間隙壁氧化 物膜的形成是使用自由基輔助CVD設備而產生帶有來自反 應室外供給之氣體的電漿。 一種形成半導體元件之電晶體的方法，包括形成複數 個閘極堆疊結構於半導體基板上；以及使用單一型式自由 基輔助CVD設備而形成間隙壁氧化物膜於其上具有複數個 閘極堆疊結構之半導體基板上。 該方法更包括在閘極堆疊結構形成之後，氧化複數個 閘極堆疊結構的表面；在複數個閘極堆疊結構之兩側的半 導體基板內形成輕摻雜汲極區（LDD regions);以及在複數 個閘極堆疊結構上相繼地形成緩衝氧化物膜以及間隙壁氮 化物膜。 依據本發明之實施例，一種形成具有複數個電晶體之 半導體元件的方法，包括下列步驟：形成第一閘極堆疊結 構於基板之第一區域上，第一區域具有高密度之閘極堆 疊，第一閘極堆疊結構係與第一電晶體相連接；形成第二 閘極堆疊結構於基板之第二區域上，第二區域具有低密度 之閘極堆疊，第二閘極堆疊結構係與第二電晶體相連接； 以及分別於第一及第二閘極堆疊結構的側壁上至少形成 1305941 第一與第二閘極氧化間隙壁，其中，形成閘 的步驟包括：將第一氣體流入沉積設備之電 利用第一氣體產生電漿與複數個自由基；將 電漿產生室分隔之薄膜成長室中以使自由基 所提供之第二氣體反應而在第一及第二閘極 成間隙壁氧化物膜；以及蝕刻間隙壁氧化物 第二閘極堆疊結構分別定義第一與第二閘極 其中，在第一區域與第二區域中，第一 與提供大體上相同厚度之間隙壁膜的第二氣 於與第一及第二閘極間隙壁連接之第一及第 降低的臨界電壓差。 在第一電晶體之第一臨界電壓與第二電, 界電壓之間的壓差不超過165 mV。其中165 基板上之電晶體中的最大臨界電壓差，而此 片。 【實施方式】 爲讓本發明之上述和其他目的、特徵、 此技藝者而言能更明顯易懂，下文特舉一較 配合所附圖式，作詳細說明如下。雖然本發 施例揭露如上，然其並非用以限定本發明， 藝者，在不脫離本發明之精神和範圍內，當 動與潤飾，因此本發明之保護範圍當視後附 圍所界定者爲準。其中，在整個發明實施內 同功能之元件係以相同的編號代表，即使它 極氧化間隙壁 獎產生室中以 自由基流入與 與薄膜成長室 堆疊結構上形 膜且於第一及 氧化間隙壁。 氣體之自由基 體反應，以致 二電晶體具有 晶體之第二臨 mV是形成在 基板可以是晶 和優點對熟悉 佳實施例，並 明已以較佳實 任何熟習此技 可作些許之更 之申請專利範 容中，具有相 們描繪在不同 1305941 的圖示中。 爲了形成本發明較佳實施例中半導體元件之電晶體， 首先，如第1圖所示，在半導體基板100上形成複數個閘 極堆疊結構1 1 0。 更特別的是，聞極堆疊結構110的形成係藉由依序地 形成閘極絕緣膜102(例如氧化物膜），閘極導電膜1〇4(例如 多晶系膜）’金屬砂化物膜1 0 6 (例如砂化鎢膜），以及硬質 罩幕層1〇8(例如氮化物膜）於半導體基板1〇〇上，並且使用 光敏感性薄膜（圖未顯示）藉由黃光蝕刻製程依序地圖案化 硬質罩幕層108，金屬矽化物膜106，閘極導電膜104以及 閘極絕緣膜1 0 2。 在複數個閘極堆疊結構1 1 0形成之後，輕微地氧化鬧 極堆疊結構11 0的表面以致於在蝕刻製程中減輕對於閘極 堆疊結構1 1 0的損害。然後，加入低濃度的雜質於半導體 基板100內，而在閘極堆疊結構110之兩側的半導體基板 100內形成輕摻雜汲極區（圖未顯示）。 之後，如第2圖所示，相繼地形成緩衝氧化物膜1 1 4 與間隙壁氮化物膜11 6於包括複數個閘極堆疊結構11 〇之 半導體基板100的表面上。緩衝氧化物膜114是用以避免 因高應力的產生而使間隙壁氮化物膜1 1 6接觸半導體基板 1 00。在依序地實施雜質注入與蝕刻步驟中，間隙壁氮化物 膜1 1 6提供作爲障礙層。 如第1圖與第2圖所示之上述步驟，也就是從複數個 閘極堆疊結構11 〇的形成至形成間隙壁氮化物膜1 1 6的步 -10- 1305941 . 驟’皆與傳統製作電晶體的方法相同，對於熟悉此技藝人 士而言係爲顯而易見的，遂其中的詳細描述將被省略。 ' 如第3圖所示，在間隙壁氮化物膜1丨6形成之後，沉 積間隙壁氧化物膜1 1 8於包括複數個閘極堆疊結構1 1 〇,緩 衝氧化物膜1 1 4及間隙壁氮化物膜1 1 6之半導體基板1 〇〇 的表面上。 更特別的是，並非藉由如傳統使用的CVD(例如LPCVD) 或ALD等方式形成實施例中的間隙壁氧化物膜1 1 8，而是 ®使用自由基輔助CVD設備。 以下，將詳細描述此自由基輔助CVD設備。 第5圖及第6圖是用以形成本發明方法中之間隙壁氧 化物膜118的自由基輔助CVD設備的剖面示意圖。 如第5圖及第6圖所示之自由基輔助CVD設備，係使 用四乙基石夕酸鹽（TEOS，Tetra-ethyl-ortho-silicate)作爲氣體 源，而在一般半導體基板的上表面成長二氧化矽薄膜作爲 間隙壁氧化物膜1 1 8。 β 當利用自由基輔助CVD設備成長間隙壁氧化物膜1 1 8 時，自由基輔助CVD設備之真空儲槽1 2的內部因排氣器 1 3而維持在一真空狀態。排氣器1 3係與真空儲槽1 2的排 氣口 12b-l相連接。 由導電材料製成的隔膜1 4水平地裝置於真空儲槽1 2 內，隔膜1 4的外觀爲矩形形狀，以及該隔膜14的邊緣被 導電固定單元22之下表面擠壓，因而在真空儲槽12的內 部形成密封地狀態。 -11- 1305941 因此，真空儲槽12的內部被隔膜14區分爲兩室。上 室的空間作爲電漿產生室1 5以及下室的空間作爲薄膜成 長室16。 隔膜14具有指定的厚度以及與真空儲槽12之水平橫 截面的全平面外形類似。隔膜1 4設有內室24。 半導體基板11置於裝置在薄膜成長室16內的基座17 上，而成長於半導體基板11之表面的薄膜係與隔膜14平 行。 基座1 7的電位設定爲接地電位，相當於受接地裝置4 1 控制之真空儲槽1 2的電位。再者，加熱器1 8安裝於基座 1 7內，此加熱器1 8維持半導體基板1 1預定之溫度。 爲了有助於真空儲槽12的裝配，真空儲槽12係由形 成電漿產生室15的上儲槽室12a以及形成薄膜成長室16 的下儲槽室12b所構成。當上儲槽室12a與下儲槽室12b 裝配置入真空儲槽12中，隔膜14裝置於上儲槽室12a與 下儲槽室12b之間。 當安裝高頻電極20，由於二絕緣構件21a與21b內置 於上儲槽室12a與隔膜14之間，使得導電固定單元22邊 緣之下表面擠壓隔膜1 4的邊緣，上表面接觸下絕緣構件 2 1 b，詳細配置描述如後。 因此，真空儲槽12的內部被隔膜14區分爲兩室，分 別在隔膜1 4的上下。上室的空間形成電漿產生室1 5以及 下室的空間形成薄膜成長室16。電漿產生室15係由隔膜 14與上儲槽室12a所定義。 -12- 1305941 依據本發明之方法，使用自由基輔助CVD設備而形成 間隙壁氧化物膜118，電漿產生室15中電漿產生區域之定 義係由隔膜14，上儲槽室12a以及大致配置於其二者間中 間位置的平面高頻電極20所定義。透過高頻電極20而形 成複數個孔洞20a。沿上儲槽室12a之內側表面裝配的二絕 緣構件21a與21b固定支撐著隔膜14與高頻電極20。 電源供應桿29連接至裝置於上儲槽室1 2a之頂板上的 高頻電極20,高頻電源藉由電源供應桿29供應給高頻電極 20 = 電源供應桿2 9被覆有絕緣材料3 1，因而與其他金屬部 件絕緣。 隔膜14透過導電固定單元22連接至接地裝置41，因 此具有與接地電位相等的電位。氧氣供應管路23a自室外 供應氧氣至電漿產生室15中，以及裝配於絕緣構件21a內 之清洗氣供應管路2 3 b供應清洗氣體，例如氟化物氣體。 真空儲槽12的內部被隔膜14區分爲電獎產生室15以 及薄膜成長室16。複數個穿通孔25的形成係規律地遍及所 有隔膜14’而其中的內在空間24無法形成。每—個穿通孔 2 5具有特定長度與直徑的大小以及一種防止τ e 〇 S氣體（導 入作爲進入薄膜成長室16之原料氣體）逆擴散進入電漿產 生室15中的結構。電漿產生室15與薄膜成長室16唯獨經 由穿通孔25而彼此互相連接。 下文’將描述一種利用上述自由基輔助C V D設備形成 間隙壁氧化物膜1 1 8的方法。 -13- 1305941 利用搬運機器手臂（圖未顯示）傳送半導體基板n於真 空儲槽12的內部並置放於基座17上。使用排氣器13將真 空儲槽12之內部的空氣排出至真空儲槽12的室外而將真 空儲槽12之內部減壓至指定的程度。 然後，透過氧氣供應管路23a供應氧氣，包括氦氣或 氮氣，供應至真空儲槽12的電漿產生室中。主流量控制器 (MFC)可調整包括氦氣或氮氣之氧氣的組成分率。 透過原料氣體供應管路28將作爲原料氣體之TEOS氣 體供應給隔膜1 4之內在空間24。 TEO S氣體首先供應給隔膜1 4之內在空間24的上部 位，透過勻相均等板27b的均勻化使TEOS氣體流通至隔膜 1 4之內在空間24的下部位。然後，透過未接觸電漿之擴散 孔26將TEOS氣體直接供應至薄膜成長室16。用以固定半 導體基板11之基座17設置在薄膜成長室16中，此基座17 內裝設有加熱氣18以預先維持基座17的預定溫度。 實施例中，透過不同的入口分別地供應輸送氧氣（包括 氦氣或氮氣）以及TEOS氣體。然而’包括氮氣或氮氣之氧 氣可被用以作爲TEOS氣體之載子氣體。 在上述之狀態下，藉由電源供應桿29將高頻電源供應 至高頻電極20，藉由電源供應桿29供應給高頻電極20。 由於高頻電源以及在電漿產生室15中高頻電極20周圍產 生的氧氣電漿19都將會導致放電的發生。因此’產生自由 基（活性物質，例如中性受激物質）並且透過穿通孔25供應 至薄膜成長室16。同時地’如上所述’藉由內在空間24 -14- 1305941 與隔膜14之擴散孔26將作爲原料氣體之TEOS氣體供應給 薄膜成長室1 6。 '結果，相對應之自由基接觸薄膜成長室16中作爲原料 氣體之TE0S氣體而引起化學反應。然後，二氧化矽沉積 於其上具有閘極堆疊結構之半導體基板1 1上，因此而形成 間隙壁氧化物膜1 1 8。 薄膜成長室16內部的壓力設定在1至300 Torr之間， 以致於所沉積的間隙壁氧化物膜1 1 8具有全面均勻的厚度。

B 在間隙壁氧化物膜1 1 8的形成期間，氧氣供加速TE0S 之分解以及揮發在間隙壁氧化物膜形成期間所產生的副產 物。氧氣的流速爲5〜2000 seem。 TEO S氣體的流速會依據實驗的條件不同而有變化’當 採用上述條件時，TE0S的流速是120~3000 seem。 爲了形成具有均勻厚度之間隙壁氧化物膜1 1 8且遍及 半導體基板1 1上所有閘極堆疊結構，有一旋轉軸連接至基 座17以致於基座17能夠以指定的速度旋轉，基座17的旋 B 轉速度是1~1〇轉/秒（相當於60~600rpm)。 雖然氧氣係使用〇2氣體，然而亦可使用〇3氣體。再 者，雖然氮氣是使用N2氣體，然而亦可使用NO，N2〇或 N 0 2氣體。 裝設於薄膜成長室16的基座17並非一種可同時裝載 好幾片基板的批次式基座，而是一種一次只裝載一片基板 的單一型式基座以致於在使用上述沉積條件之基板上形成 具有均勻厚度的間隙壁氧化物膜η 8。 -15- 1305941 低壓化學氣相沈積（LPCVD)會對一基板造成熱 及電漿輔助化學氣相沈積（PECVD)會引起電漿而直 害基板’因此造成基板的缺陷。所以’可在低溫下 積以及可避免電漿直接侵害基板的自由基輔助CVD 用以沉積本發明之間隙壁氧化物膜1 1 8。 如上所述，間隙壁氧化物膜11 8並非沉積在複 導體基板上，而是使用自由基輔助CVD設備而沉積 半導體基板上。在這點上，形成具有均勻厚度之間 ® 化物膜1 1 8且遍及一個半導體基板1 1上之所有閘極 構是有可能的，只要藉由調整下列參數即可達成’ 爲原料氣體之TEOS氣體的流速，薄膜成長室16中6 載子氣體之流速與種類，加熱器1 8的溫度以及基g 旋轉速度。 下文，將再詳細描述一種形成半導體元件之電 方法。 關於第4圖，在間隙壁氧化物膜1 1 8形成之後 胃 地蝕刻緩衝氧化物膜1 1 4與間隙壁氮化物膜1 1 6以 傳統電晶體的形成方法對間隙壁氧化物膜1 1 8實施 刻，因此在複數個閘極堆疊結構1 1 〇之兩側壁上形 間隙壁1 20。所以，包括閘極堆疊結構1 1 0與閘極 120之複數個閘極130形成在半導體基板100上。二 複數個閘極1 3 0之兩側的半導體基板1 00內注入高 質，因此而形成源極/汲極（圖未顯示）。結果，獲得具 結構之電晶體。

衝擊以 接地侵 實施沉 設備被 數個半 在單一 隙壁氧 堆疊結 例如作 β壓力， I 17的 晶體的 ，相繼 及依據 氈式蝕 成閘極 :間隙壁 二後，在 丨濃度雜 有LDD -16- 1305941 依據實施例中上述形成半導體元件之電晶體的方法， 不管閘極堆疊結構11 0之密度如何，具有均勻厚度之間隙 壁氧化物膜118遍佈地形成在半導體基板100的所有區 域。因此，氈式蝕刻間隙壁氧化物膜1 1 8而獲得之閘極間 隙壁120與包括此閘極間隙壁120之閘極130都有均等的 厚度，因而改善半導體元件之電晶體的電子特性，例如 PMOS之臨界電壓（Vt)特性。 之後，依據本發明實施例利用自由基輔助CVD設備而 形成半導體元件的間隙壁氧化物膜，其臨界電壓差（△ V t) 與負載效應的改善將透過實驗的例子而有完整的描述.。至 於當中未描述之其他對於熟悉此技藝人士而言爲顯而易知 的內容，以及其詳細的描述都將因此省略而不再贅述。 第7圖的示意圖是列舉使用TEOS形成的間隙壁氧化 物膜與依據本發明方法形成的間隙壁氧化物膜之間的臨界 電壓差與負載效應。 如第7圖所示，當使用傳統的CVD(例如LPCVD)方式 形成間隙壁氧化物膜，具有不均等厚度之閘極間隙壁與閘 極的結構將在半導體基板上之區域形成。在基板之不同區 域內其PMOS電晶體間之臨界電壓最終壓差達到-203mV。 另一方面，當使用自由基輔助CVD設備之本發明的方 法而形成大體上都具有相同厚度且遍及半導體之所有不同 區域的間隙壁氧化物膜、閛極間隙壁與閘極。在基板之不 同區域內其PMOS電晶體間之臨界電壓壓差爲-1 56mV ;也 就是說，相較於使用傳統的CVD方式形成的間隙壁氧化物 -17- 1305941 膜，本發明使用自由基輔助CVD設備而形成間隙壁 膜的方法，降低了臨界電壓壓差約47mV。此外，臨 之間的壓差不超過-165mV或-160mV。 再者，使用傳統CVD的方式形成之間隙壁氧化 其PMOS之不同區域間負載效應的差値達到-192mV 據本發明方法使用自由基輔助CVD設備形成的間隙 物膜，其PMOS之不同區域間負載效應的差値達到-也就是說，相較於使用傳統的CVD方式形成的間隙 物膜，本發明使用自由基輔助CVD設備而形成間隙 物膜的方法，改善了負載效應的差値約170mV。 從以上描述可以明顯知道，本發明提供一種形 體基板之電晶體的方法，不管複數個閘極堆疊結構 如何，具有均勻厚度之閘極間隙壁與閘極遍及於半 板之所有區域。 因此，改善了半導體元件之電晶體的電子特性 半導體元件可被穩定地操作，藉此改善其品質與可 以及改善半導體元件的良率。 雖然本發明已以較佳實施例揭露如上，然其並 限定本發明，任何熟習此技藝者，在不脫離本發明 和範圍內’當可作些許之更動與潤飾，因此本發明 範圍當視後附之申請專利範圍所界定者爲準。 【圖式簡單說明】 第1圖至第4圖的剖面示意圖是用以列舉依據 實施例中一種形成半導體元件之電晶體的方法。 氧化物 界電壓 物膜， :而依 壁氧化 22mV ° 壁氧化 壁氧化 成半導 之密度 導體基 ，並且 靠度， 非用以 之精神 之保護 本發明 -18- 1305941 第5圖、第6圖是用以形成本發明之間隙壁氧化物膜 的自由基輔助CVD設備的剖面示意圖。 第7圖的示意圖是列舉使用TEOS形成的間隙壁氧化 物膜與依據本發明方法形成的間隙壁氧化物膜之間的臨界 電壓差與負載效應。 【主要元件符號說明】

100 半 導 體 基 板 102 閘 極 絕 緣 膜 104 閘 極 導 電 膜 106 金 屬 矽 化 物 膜 108 硬 質 罩 幕 層 1 10 閘 極 堆 疊 結 構 1 14 緩 衝 氧 化 物 膜 116 間 隙 壁 氮 化 物 膜 118 間 隙 壁 氧 化 物 膜 120 閘 極 間 隙 壁 130 閘 極

Claims (1)

1305941 年月日修(瘦)正替換頁 第95 1 25 089號「形成半導體元件的電晶體之方法」專利案 (2008年9月修正） 十、申請專利範圍： 1. 一種形成具有複數個電晶體之半導體元件的方法，該方 法包括： 形成第一閘極堆疊於基板之第一區域上，該第一區 域具有高密度之閘極堆疊，該第一閘極堆疊係與一第一 電晶體相連結； 形成第二閘極堆疊於基板之第二區域上，該第二區 域具有低密度之閘極堆疊，該第二閘極堆疊係與一第二 電晶體相連結；以及 至少於該第一及第二閘極堆疊的側壁4上分別形成 第一與第二閘極氧化間隙壁，其中，該第一與第二閘極 氧化間隙壁的形成步驟包括： 將第一氣體流入沉積設備之電漿產生室中，以利用 該第一氣體產生電漿與複數個自由基； 將該等自由基流入與該電漿產生室分隔之薄膜成 長室中，以使該些自由基與該薄膜成長室所提供之第二 氣體反應而在該第一及第二閘極堆疊上形成間隙壁氧 化物膜；以及 蝕刻該間隙壁氧化物膜且於該第一及第二閘極堆 疊結構分別界定該第一與第二閘極氧化間隙壁。 2. 如申請專利範圍第1項之方法，更包括： 氧化該第一與第二閘極堆疊的表面； 1305941 ίΛ»Ύ U \ ------- jJ j * C7 . AW

在複數個閘極堆疊之兩側的基板內形成輕摻雜汲 極（LDD)區；以及 在該等複數個閘極堆疊上相繼地形成緩衝氧化物 膜以及間隙壁氮化物膜。 3 .如申請專利範圍第2項之方法，其中該第二氣體包括四 乙基矽酸鹽（TEOS，Tetra-ethyl-ortho-silicate)作爲矽源。 4. 如申請專利範圍第3項之方法，其中該TE0S係首先供 應至該電漿產生室之後才供給該薄膜成長室，其中於該 電漿產生室內使用一載子氣體供給該TE0S，該載子氣 體包括He或N2亦或二者之混合。 5. 如申請專利範圍第1項之方法，其中該薄膜成長室的壓 力設定在1至300 Torr。 6. 如申請專利範圍第1項之方法，其中該第一氣體包括 〇2,流入該電漿產生室中之該第一氣體係以5〜20 00 seem 的流速加速TE0S的分解以及揮發在間隙壁氧化物膜形 成期間所產生的副產物。 7. 如申請專利範圍第 3項之方法，其中該 TE0S係以 1 20~ 3 000 seem的流速流進該些沉積設備。 8. 如申請專利範圍第1項之方法，其中該些沉積設備之加 熱器的溫度設定在400〜600°C，以增加間隙壁氧化物膜 的沉積密度與沉積速率。 9. 如申請專利範圍第1項之方法，其中該間隙壁氧化物膜 是在旋轉用以支撐該基板之該些沉積設備的基座的條 件下形成，以形成大體上具有相同厚度之間隙壁氧化物 -2- 9*7 y j[ 5 ψ h曰修(烫)正替換頁 1305941 膜。 10.如申請專利範圍第9項之方法’其中該基座的旋轉速度 是 60〜600 rpm。 1 1.如申請專利範圍第1項之方法，其中在該第一電晶體之 第一臨界電壓與該第二電晶體之第二臨界電壓之間的 壓差不超過165 mV。 12.如申請專利範圍第11項之方法，其中該165 mV爲形成 在該基板上之該第一與第二電晶體中之最大臨界電壓 差。 1 3 ·如申請專利範圍第12項之方法，其中該基板爲一晶圓。 14 _一種形成具有複數個電晶體之半導體元件的方法，該等 複數個電晶體大體上具有相同閘極氧化間隙壁厚度，該 方法包括： 形成第一閘極堆疊於基板之第一區域上，該第一區 域具有高密度之閘極堆疊，該第一閘極堆疊係與一第— 電晶體相連結； 形成第二閘極堆疊於基板之第二區域上，該第二區 域具有低密度之閘極堆疊，該第二閘極堆疊係與—第二 電晶體相連結；以及 至少於該第一及第二閘極堆疊的側壁上分別形成 第〜與第二閘極氧化間隙壁，其中形成該閛極氧化間隙 襞的步驟包括： 將一第一氣體流入沉積設備之電漿產生室中，以利 用該第一氣體產生電漿與複數個自由基； -3- 1305941 ί'…HT5—..........................— I -ή;· l-: iv·：-: *..... - —.................. 將該些自由基流入與該電漿產生室分隔之薄膜成 長室中，使得該些自由基與該薄膜成長室中所提供之第 二氣體反應，以在該第一及第二閘極堆疊上形成間隙壁 氧化物膜；以及 蝕刻該間隙壁氧化物膜，且於該第一及第二閘極堆 疊分別界定該第一與第二閘極氧化間隙壁， 其中，在該第一與第二區域中，該第一氣體之該些 自由基與提供大體上相同厚度之間隙壁膜的第二氣體 反應，以致於與該第一及第二閘極間隙壁連結之該第一 及第二電晶體具有一降低的臨界電壓差。 1 5 .如申請專利範圍第1 4項之方法，其中該第一氣體包括 氧，以及該第二氣體包括矽。 -4-